CPUアーキテクチャについて語れ 50
レス数が1000を超えています。これ以上書き込みはできません。
!extend:checked:vvvvv:1000:512
!extend:checked:vvvvv:1000:512
↑
次のスレを立てる時に上の文字をコピーしてください
前スレ
CPUアーキテクチャについて語れ 49
https://egg.5ch.net/test/read.cgi/jisaku/1594936892/
VIPQ2_EXTDAT: checked:vvvvv:1000:512:: EXT was configured ダブったか・・・。だから聞いたんだが・・・。
まあ再利用するまでも無く落ちるな。投機実行のペナルティだな。 落ちねーよ、スレ一覧見てみろ
ECSの重複スレなんか1年以上前に立てられてレス数7だぞ 今更向こう告知するのアレだからこっちでいいよ。
で、950超えた時点で向こうが残ってたら向こう使う事にしよう。 QualcommのNuvia買収についてここでは話題になってないね
やっぱりCortexでは競争力に欠けると見て独自コアに再参戦するのだろうか 最近のcpu情勢って
Apple M1 >>>>AMD Ryzen > intel Core
って認識でOK Apple A7からA12Xまでの開発の中心人物3人が立ち上げた会社>Nuvia
Cortexとコア設計で競争して欲しいな >>11
どうしてもnVIDIAのパチモンにしか見えないw >>13
いやまあ、知識としてはそういうベンチャーがニュースに出てたなというのは知ってるよ。
それ以上あまりよく知らんのでなんとも
あとnVIDIAのパチもんには見える。うん。 ヌヴィアってアフリカにあったローマの属州かなんかではと検索したら遊戯王ばっか出てくる >>11
Nuvia って創立者が古巣の Apple でヘッドハンティング等の怪しい活動して(個人として)訴えられた会社す
こんな胡散臭い会社を買収したということわ、Apple 退職の段階で Qualcomm との間でほとぼりが冷めた頃に買収する等の密約があったと疑われても仕方が無いような気が… >>15
塩野七海婆さんの同人誌（）だとヌミディア表記だったな
ハンニバルの切り札となる騎兵を供給していた遊牧民族
後スキピオがパクった >>16 のソース貼り忘れす
https://gigazine.net/news/20191212-apple-sues-chip-upstart-nuvia/
ーーー
Appleは「ウィリアムズ氏はAppleに勤務している最中に、自分のビジネスを開始するという計画を隠して準備を進め、新企業設立時にもAppleの同僚を引き抜こうと画策した」と主張しています。
ーーー >また、ウィリアムズ氏はAppleが忠実義務違反の証拠として提出した、自分がほかのApple従業員やNuviaの設立メンバーと交わしたメッセージについて、「Appleによって違法に収集されたものです」と主張。「Appleは従業員のいずれかがテキストメッセージの記録に同意したことを示していません」と述べ、Appleのメッセージに証拠能力はないと抗弁しています。
”盗聴”はツイやスカイプが草分けの10年以上前から公然の秘密だけど
裁判に証拠として提出はさすがに草
やっぱり林檎ってゴミだわ……
IT業界で最低最悪の企業の地位をグーグルと争っているだけあるな ヌミディアというとザファルのイメージしかない
杖ついてセスタスに厳しいの >>21
アップルがCMでプライバシー云々ほざいてて思わず笑ってしまったのは俺だけじゃないはずだw >>26
1984のビッグブラザーのCMとかな
ビッグブラザーはお前やー、と言いたいｗ macOSってApple製アプリだとVPNやファイヤーウォールを回避できる糞仕様だからな
対処したとか言ってるけど信用してない だから驚愕の消費税率30パーセントも余裕で維持できたわけだ
3,000円のウェブマネーが実質2,000円ちょいの価値しかないって、詐欺だよねえ Ryzen関係のスレで「IPC上げるにはトランジスタ素子の数を
増やさないとならない」とあるが、その一方で初期のRISCは
トランジスタ素子数が同世代のx86より少ないのにIPCは
上だった。
これ如何に IPCといってもarmとx86だと演算密度が違うんじゃないのー RISCに変換した命令でIPCを計算？
やっぱりアホだ 最近のCPUは命令をμOPに変換しちゃうので、命令セットの差はデコード部分が大半かなと思ってる。
命令密度に関してはそもそもL1のサイズとか違うし、デコード後キャッシュもあるから比較してもなと RISC-Vのmacro op fusionの論文だけどSPEC2006でのRISC-V, ARM, x86の比較が載ってる
ttps://www2.eecs.berkeley.edu/Pubs/TechRpts/2016/EECS-2016-130.pdf
ttps://riscv.org/wp-content/uploads/2016/07/Tue1130celio-fusion-finalV2.pdf
SPEC2006のDynamic Instructions(実際に実行した命令数)について、x86_64の命令数を基準の1とした場合、
x86_64のmicro opが1.14(1個のx86_64命令を複数のmicro opにする場合があるから少し増える), ARMv8が
1.06、ARMv8のmicro opが1.10、RISC-V RV64GVが1.16、RISC-V RV64Gのmicro opが1.09(メモリロード
関係の複数のRV64G命令をfusionして1つのmicro opにするから少し減る)
SPEC2006では、ARMv8はx86_64より6%命令数が多いだけで大きな差はなく、micro opで比較するとむしろ
ARMv8のほうが少ない命令数で処理できるようになっている 計算すると、x86_64とARMv8で同じIPC(Instructions Per Cycle)ならARMv8はx86_64の
1/1.06=約94%の性能だからARMv8はx86_64より少し劣り、同じmicro ops per cycleなら
ARMv8はx86_64の1.14/1.10=約103%の性能だからARMv8はx86_64より少し上回るはず 入手性のよさそうなRISC-Vのオモチャ、Beagle-VのSiFive U74って、DMIPSだとラズパイ2の二倍くらいだけんど、どれくらいの使用感なんだかピンとこないな。
構成的にIoTのエッジAI向けで、CPUパワー自体はあまり重視されていない感じだけど。 プリフィクスだらけの上レジスタが少なくで効率の悪いx64ですらRISCより効率が良いという。 >>38
なるほど面白い。
>>40
この調査だとプリフィックスの複雑さは関係なくない？ 素直に
クロックあたりの処理量
を比較すれば済む話なのに
わざわざ一旦IPCを経由してわざわざ複雑にする
だからアホ IPCを
クロックあたりの処理量
だと思ってる人があまりに多い
この板だけかもしれんが 自作は基本的にx86しかなかったから、IPC=性能みたいな流れが出来ちゃったよね Pen4とbullのせいでクロックは見かけだけの物になっちゃったし、Intelも未だに一瞬だけのターボクロックで売ってるしなあ アーキテクチャ比較するときに命令あたりの処理性能がわかってたほうがやりやすいとは思う。
こんだけ演算機あってこれだけ同時に命令実行できて、分岐予測がうんたらパーセント良いなら、性能はこんなもんかな。みたいな >>46
公式にもいろんな情報が出てるし
測定結果もいろいろと出てる
知りたきゃ自分で勉強して >>47
x86 ARMにRISC-Vもか？
はそういう情報あるけど
Power Sparcあたりは少ないな しかし今のRocketのAV512ってかつてのPowerPCG4のAltivecだよな
素の性能じゃライバルに勝てないからSIMD持ち出して互角と宣伝 >>45
教科書的には、issue-widthを4倍にしてもIPCは1.5倍弱しか上がらない
なのでクロックは未だ、決定的に重要なのだ
結局Ice Lakeが大苦戦したのもクロックが上がらなかったからだし
Tiger Lakeはローンチ以降アホみたいに売れてるからね クロックは上がらない
IPCも上がらない
多コアでも性能は頭打ち
だからAVX512など命令をリッチに
普通の発想 >>51
今はxPUだな
AMDもXilinxを買収したし >>53
いろんなソフトがぐちゃぐちゃに動く中で使えるの？ 最終的には命令の1個に取り込まれる
なんてことになりそうな >>53
AMDのNPU取り込みは遅れてるよな。AIやりたきゃCDNA使えって方針なんだろうけど。
お手軽なエッジAIには今のところなす術がない。 avxとか命令体系自体を見直せと思うわ。
命令長が無駄に長すぎて、ループだとあっという間にショートブランチが使えなくなる。キャッシュにあらかじめデータを突っ込む命令もほぼ意味がない。
同じ演算を複数同時に実行できてもただそれだけの話で、高速演算アルゴリズムを使うには、異なる符号の数値かつ異なる四則演算を複数同時に実行する必要がある。
同じ演算の並列化だけでは劇的に速くはならんからね。 >>57
命令体系は新しいだけあって良くできてると思う
命令長があるのは後から追加したのだからしょうがない
キャッシュにあらかじめデータを突っ込む命令は今はNOPじゃなかったかな？
別の演算は
一番良く使う加減算交互はADDSUBがある
それ以外はBLENDするしかない
AVX512ならマスクレジスタが使える
SIMDなんだから
基本は同じ演算ですむようなデータ配置にするのが基本
AoSではなくSoAの形にする
AVX/AVX2は128bitをまたぐ並び替えが非常に不便だが
AVX512ではその辺が強力になったので
使いやすくなったかと ショートブランチ？
そんなもの使わなきゃ良いだけ
パフォーマンス上のメリットは無い x86-64v2みたいなISAを作って整理できないもんかねえ。AMD64では手打ちしたんだから。 RISC-Vは圧縮命令の方じゃないとパフォーマンス出なそう、なんとなく RISC-VはRISCなだけあって命令がチープ
もうちょっと今の規模に合った命令セットじゃないとねえ >>59 プログラム童貞乙。
ショートブランチを何のために使うか全く理解してなくて草
不要な命令が実装されてるわけ無いわ。 rel32なジャンプ命令に命令長が長くなる以外のデメリットってあるんかいな >>43 >>44
えーつまり、こういうこと？
単純な命令を1クロックで3つ実行できるCPUと複雑な命令を1クロックで3つ
実行できるCPUはIPCは同じだが「処理性能という視点で見れば。複雑な
命令を1クロックで3つ実行できるCPUの方が上であると
RISCの話で昔のSparcなんかがベンチでは486に勝ってるが 実際に
それを搭載したSparcStationが486搭載PCより特別速さを感じられない
という話は上で述べたようなことが関係してるとか？ 486 とSPARCstationで同じ作業をしてた人なんて、あんまりいないと思うが
1989年 SPARCstation1 80486
1993年 P5
1994年 SPARCstation5 P54C NetBSD1.0
1995年 Windows95 値段が違い過ぎるしグラフィックは486PCが勝ってるからなあ。 >>70
486時代にグラフィックって何?
VoodooとかS3すらなかったろ。
ET4000とかだけどダムバッファへの書き込みはまあ確かに速かったかな。 でもappreの方がJPEGの処理が圧倒的に速かったな 初期のSparcチップが25～30Mhzぐらいの周波数だったか？
486は5段パイプライン＆ワイヤードロジック実行&FPU内蔵 VLバスはほぼ486依存だったような
VIPER VL-BUSとかあったから80486時台にS3あった記憶
会社に導入された初代FMVでものっそい苦労した >>75
PowerPC方じゃなく68系MACでか？ >>70
当時のUNIX-WSがやたら高価だったのは
メーカーによる保守サービスも含めて
あの価格と聞いたけど。 P6コアが出るまではFPU性能でRISCがx86の倍以上の差があったのは
大きい。 AlphaマシンにはFX32エミュあったけど。
Solarisのwabiは実用性どの程度だった？ 懐かしくなって、エミュで再体験したいと思ってもold UNIXはなかなか無いんだよな。
PCなら割と簡単に再現できるんだが。 PCほど市場が大きくないし、メーカーごとの縛りもあるからのと
ある程度専門的な使われたするから、100万越えでもいいよね？
が昔のRISC搭載Unix-WSメーカーの本音 >>79
PowerPCの方ね、少なくとも展開が速かった。そんで自宅用に買ったんだけど殆ど使わなたっか。 >>85
起動画面までは拝めたw。さすがにOSのCDは持ってないからそこまでだが。NeWSのエミュモあんだね。 >>89
つか日本で作れよとしか……
個人的にはルネサスも28nmまではやるべきだったと思っている。
諦めるにしても32より先にいけるかどうかは違いが大きい。 Intelが14nmのキャパシティを未だに増やしていて謎だったんだが
（ロードマップではもう14nmの新製品はRocket Lakeくらいしかない）
PC以外の需要増があったのか
10年くらい前から何でも屋みたいになってて動向が読みにくいね 最先端狙いでなく28nmや16nm狙いでも設備投資額はやっぱまだ馬鹿高い？ 16nmは旧世代と言っても世界で数社しか量産できてないからね >>87
初期のＰowerPCはSIMDないけど
どうしてだろうね？JPEG展開 28nmはHigh-Kメタルがほぼ必須で高そうだな
日本勢で唯一32nmとHigh-KやったPanasonicも大規模な量産には至らなかったし
>>93
GFはSamsungのコピーだし、実質3社だな X86な自作PCがこの時代になってもかつてのSparcやらシリコングラフィックス
のようなUnixワークスにあったような「エリートイメージ」がない件
なんでだろうね？ ウェハ月産2万枚以上の大規模なファブでゼロからスタートだと
32/28nmが先端だった当時は5,000億円くらい必要だった気がする
昔より製造機器やらの価格がこなれてても3,000億円は普通に必要じゃないかな
製造プロセスそのものの開発にも同程度のスケール感で金がかかるだろうから
その他の諸々考えると今から起業しようと思えば、1兆円くらい必要なんじゃね？ >>91
14nmで8コアや10コアの製品の出荷比率が増えるならウェハあたりの出荷個数も減るから
需要が一定だったとしてもウェハ生産力を上げないと維持ができないんじゃない >>97
ルネサスが更新できないもんかと妄想したが、無理ですねこれは･･･
ありがとう TSMCの来年度投資額見たらほんと設備産業って投資額かかるなぁと思わざるを得ない 水平分業されてるから全体の企業数はそれなりに多いが、ファブという一つの
段階について見たら、五指にも満たない数の企業しか作ってない。
全人類的に高い普及率のスマートフォンのような道具に必要な
プロセッサやメモリなどの部品でそれってどうなんだろうな。
少数の趣味人しか買わないものなら別に気にならないが。 みんな大好きジム・ケラー氏の移った先が作ってるプロセッサ
今はGF 12nmプロセスで作ってるとかでちょっと笑ってしまった なにげに12nmはコストがお得で人気あるんだよね。
中華泥Tab用の中華SoCがミドルまで性能上がってきててびっくりした。 GF12nmFDXは２年後に本格稼働を目指している（コスト的にまだ客が付かない）なので今は22nmFDXが主力 >>98
コア数＝トランジスタ数が増える製品ラインは10nmに移すのが正着手だし、それを阻害する要因がちょっと思いつかない
2018～2019年は10nmがどうなるかわからんかったから14nmに投資するしかなかったのだが
そして2020年に設備投資した分は即ち、2021～2023年（あるいはそれ以降）に製品を売って投資を回収する
ってことなんだけど、この時期に14nmのCPUが売れる気がしねぇ……ってことで疑問だった
で、一晩経ってふと思いついたんだが、「IntelのEUVが7nmから」って公式の情報だっけ？
理論的にはSAQPなら5nm（他社の3nm）まで引っ張れるはずで
仮に5nmまでArF多重露光で行くなら、2020年の14nmに対する投資は後のプロセス転換まで込みの計画じゃね？ 紫光は倒産寸前ではなかった？
Intelは主要は内製する(主要ってどの範囲を指すか疑問) >>106
まさか味の素なんてパラメーターがあるとは >>107
IBM→STMicroelectronics→samsung、GF（FDX） 省エネ系（組込み系）
↓
TSCM、samsung→GF（samsung） 高性能系(モバイル含む) なんで味の素ビルドアップフィルム、増産できないんだろ 単に7nmDUVのラインを今更増やしたくないだけやろ
フィルムどうこうは後付だと思うわ いや7nmDUVは今後も需要増えていくだろうから余裕があればもっと増やすと思うぞ Intelに続いてSamsungも7nm以降やらかしてるおかげでTSMCしか選択肢がない
Qualcommは5nmでSamsungに戻してるけどわざわざ875出してきたりCEO交代してたりあやしい
GFの7nm撤退は吉だったのか？ >>113
ABF自体は、その下の層のプロセスルールには関係ない必需品だろ。 GFは米軍どうするんだろと思うわ
一時期GFのラインでアメリカ国籍の人間しか働かせない契約で米軍向け作ってたでしょ TSMCがアメリカに5nmの工場を建てるのを
約束したのも軍関係の需要に応えるためだと
思ったけど、実際はどうなんだろ？ 軍需品は、宇宙線対策で最新プロセスは採用しない傾向なんじゃないっけ。 いや今から5nm工場作ってたら完成する頃には最新ではないんよ 宇宙用のPentiumが1個でカローラ230台分だったよ。
製造はハリスだったけれどね。
シリコンインゴットの1/4位から1個か？
NASAは台車1台分の半導体を重量選別してから製品チェックして選別していたよ。
全品チェックする時間が惜しいのと不良品に当たり易いからだそうな。
プロセッサだと命令の処理時間が適切かチェックするんだろうか？ IBMのプロセス買ったんだからGF頑張れよ
今じゃTSMC様がくしゃみしたら大混乱する 今やTSMCがIntelばりの足踏みしたら世界の進歩が足踏みする https://www.phoronix.com/scan.php?page=article&;item=power9-epyc-xeon&num=4
Power9のベンチらしいけど、RISC最強もこの程度？
なお金融系演算では10進数演算がハードウェアサポートされてるおかげで
同世代のx86より速い ラボで出来ることを詰め込みました的な実験だね
実際にこの規模はいくらHPC向けとはいえコスト的に無理だよね この先微細化が行き詰まったら、ダイサイズあたりの単価下げてこういう2D方向か3D方向という道は必要だよね。
ちょっと違うけどNANDみたく Xeonの最上位品種は200万円くらいだけど（今は値下げした）
Optane persistent memoryは最大構成で2,000万円を軽く超える
金を出す顧客は出すし、Ponte Vecchioもそういう顧客向けの製品やで
コストより寧ろ、性能が望ましかった場合は供給が追い付かなくなりそう >>126
面白いな
今までのGPUとは違うところが多すぎる これまでの情報通りならExaのAuroraはPonte Vecchioで組まれることになってる。
落札額は既に決まってるが、黒字になるのかな 発表時大々的にぶち上げて結末はこれかよ
ヨイショ記事書きてたテック系のやつら赤っ恥だな
Google、Stadia専用ゲームの開発を中止、チームは解散
＞GoogleはまだStadiaブランドのゲームを1本もリリースしていないうちに、同スタジオを終えることになる。 家庭用ゲーム業界って20年プレーヤー変わらずようやってるわって思う CPUは、x86とArmに集約されたけどな。PowerPCとかMIPSは死んだわ。 富士通からも見捨てられた(？)SPARCさん…
RISC-Vは精々組み込み向けでの活躍しか今の所無いしなぁ… 64bitARMの出来が良かったのでRISC勢が軒並み乗り換えたのが大きい。RISC-Vはちょっと遅かった。 >>136
富士通SPARCはARMのフロントエンド変えてまだ作るだろう。
それもじきに誰も買わなくなってラインナップはすれど生産はされずとかになったりして
RISC-VはEPIのプロジェクトで採用されるとかで。 富士通のSPARCは保守部品生産だけになりそうな予感 >>138
看板のスパコンから降ろされたあたりこのまま縮小って読んでる
需要も小さいだろうしね >>141
それにはARMの汎用機が必要になるんじゃないか >>142
あ、確かに 今の所富士通のラインアップには無いんだっけ >>143
その辺詳しくないけど、どうも富士通は今までの汎用機用とSPARCと技術共有しているようで
そこにARMを投入しないとSPARC切れないんじゃないかと。
……まあ投入しそうな気がする。 そもそもOracleがSolarisともども終了させる予定だから消えるんじゃないかなあ >>145
初代のSparc64のチップ出したころに
それまでの汎用機と技術共有させる路線を
取った。京のCPU設計に携わった富士通の
本車田技術部長はこの時に初めて。プロセッサー
の設計に関与 現行のSparc64系でエンジニアリングワークステーション
作ればいい。
名前もSparc64Stationで レジスタウインドウがなく積和算命令がある現代版SPARC
Armでいいな https://www.fujitsu.com/jp/products/computing/servers/unix/sparc/featurestories/technology/performance/processor/
現行のSpac64Ⅻ(12コア96スレ)のスペック
UltraSparc-Tシリーズと違い、スレッド性能全振りじゃなく1コア当たりの
シングル性能も高そう
動作周波数も現行のCoreやRyzenと同等の3-4Ghz 現行のPower・Sparc
「Winのソフト？動きませんPCゲー動きません
当然、動画編集 DTM フォトショ イラレ動くわけない」
でもクロック周波数は現行のx86と同等レベルで、
研究室でやるような科学技術計算のソフトは対応していて
インテリでエリートな気分を味わえます
intelやAMDが入ったオタ臭いチー牛なコンピューティングじゃなく
PowerやSparcでエリートでインテリジェンスなコンピューティング
だな 無駄に鼻っ柱高ぇと多勢に無勢でポッキリやられちまうのが世の常ってもんでさぁ。 CPUの製造プロセスの優位性はトランジスタ密度だけでは測れないね。
クロックが高いマシンが結局かなり有利というの最近痛感した。
28nmのブリストロリッジなのにCeleronJ3160よりずっと速い わざわざ性能制限してるローエンドに性能で勝利宣言て情けなくね？ で、なんで現行のx86は1コア8スレッドがないの？ 1コアの能力を多少非効率な方法で分割してるだけだし論理スレッド数増やしてもデスクトップ用途じゃ意味が無いんじゃないの
デスクトップPCだとゲームやら動画編集やら、各スレッドをフルに使うようなのばっかりで分割するほど余力ないでしょ Xeonだって1C2T止まりだが
内部でRISC風命令に分解してる限界だろ メモリ回りが弱いとレイテンシ隠蔽のためにSMTのTを増やす必要がある。
GPUはSIMTだが8どころじゃない数のTを1物理コアで動かすようになってる。
x86系はレガシー対策で多階層大容量キャッシュを中心にメモリ回りを鬼強化してるからTを増やしても効果が薄い。 POWER9は120MB以上のキャッシュ積んで12C96Tやってるけど 演算器の効率が良いほどTを増やす効果が薄い
Tを増やして効果があるのは効率が悪い証拠 L1キャッシュが大容量＝遅いってこと分かってないのがいるようだな。それに8Tで120MBは別に多くもない。むしろギリギリ。 >>163
同じ用途でも使われている
TOP500だと上位はRISC勢
>>165
RISC風に分解しないと演算できない時点で非効率
で、IA-64に転換したかったけど失敗した
>>166
POWER9のL1は64KB/coreで、Skylakeと変わらない >>167
スーパーコンピューターに搭載のCPUは
RISCとは程遠いリッチな命令を備えたARMと思う
あと
RISCかどうか関係なく
1スレッドでは演算器をうまく使えないから
やむを得ずスレッドを増やす
ってこと モダンなRISCだとInstruction Fusionを備えてるからRISCの弱点である演算器の利用効率が悪いってのも緩和されてるよね >>168
CISCじゃ高速化が無理だったから、内部でRISCに変換して処理してるんだが
その変換効率に限界がある そう遠くない時期にx86-64での1コア4Tはやるんじゃないかと思っている。
8Tが必要になるころには既存のコンピューターのあり方変わってるだろうからわからんけど。 それお言うならPenthiamの時代からそうなんだけど 仕組みを複雑にするよりは多コア化を進める方向の方が強そう
3D積層でヘテロジニアスも進めやすくなりそうだし そう思ってたところでAppleが演算器ガン積みの面積食いCPU出してきてクロックあたりの性能上げたので話がややこしくなった 林檎の前にx86以上の拡張はSamusungもやってたけどね
それはさておきSMTは基本的にハードウェア屋のエゴだろう
ソフトウェア開発者からしたらSMTより物理コアをきちんと実装して欲しいに決まっている パイプラインはSkylakeでもスカスカっていう研究論文もあるし（もちろんアプリによるんだが）
SMTを4に増やせば現行のプロセッサでも性能は上がる
AVX512以上のベンチマーク番長になるだろうってだけ
ああでもAVX512は既存のアプリの性能を下げたりはしないから、やっぱりSMTは毒性が強いわ ・人が稼働してても機械は待ち 一部を除く手元のコンピューターのほとんど
・時と場合により、どちらか クラウドデータセンター？
・人が待ち、機械はフル稼働 スーパーコンピューター、メインフレームもここかも
スーパーコンピューターの要求はスループット、
手元コンピューターの要求はレスポンス・瞬発力
どちらにも使えるCPUよりも、どちらかを重視したCPUを作る方が容易 用途に応じた最適化がされてるんだから、
単純なプロセッサ性能の比較はレーシングカー対一般乗用車みたいな不毛な比較になりかねないって理解で良い？ HPC-ACEのレジスタが64bit幅なのは何かわけあり？
それ以前のx86のSSEが128bit幅レジスタでHPC-ACEと同世代のAVXで
256bit幅のレジスタ。
ループアンローリング用に大幅にFPUレジスタを追加してるけど
(元の32本+拡張分224本)
これをbit幅256にして、本数を少なめにする方法もあったはず
(AVX512はHPC-ACEとは対照的に一つレジスタ幅が512と大きい
が本数は少なめの32本 命令のレイテンシが長いならSMTはあったほうがいいだろ
a64fxはSMTなくてレジスタも少ないしレイテンシも長いし隠蔽きつい ARMはメモリオーダーが緩いからSMTいらんのでしょ >>171
今のPowerやSparc64系の8Tはどういう
用途では必要？ スレッドを一杯展開して軽い処理のトランザクションを同時に大量にさばく業務、パイプラインの空き待ちが出ると8SMTの意味が無くなる ウェブと金融トランザクションみたいな科学とは真逆のうんちみたいな実務向けだろうな それの刷新用途向けの需要しかないだろうし 安ければどっちも乗せたらいい。
armならそれも出来る Xeonなどのx86な鯖を使う、仕事に就いてる自作民はいるが
PowerやSparcの鯖使うような仕事してる自作民はいないな
ここらへんで、x86を知ってる階層とPowerやSparcなどのハイエンド
鯖用RISCを知ってる階層で格差がある 自分もそうだが、過去にPA-RISCやAlphaなどの使用経験があり今でもx86の自作を
やってるという人間ならいると思うよ。かなりの年齢になるが。
x86 は安いが（倍精度実数が）遅い、という時期があったからな。 https://page.auctions.yahoo.co.jp/jp/auction/o455756577
税込み 即決148500円のPower7マシン
スペック Power7 8core/16スレッド 3Ghz
メモリー32GB HDD SAS2.5インチ300GB*2
GPU GXT145P LINUXインストモデル
148500円のRyzen3マシンより速いかも？
IPCがZen2から19%上がったといっても、それはx86での範疇だからな ちなみにＰC工房で148500円前後の組み合わせだと
Ryzen５-3600 3.6Ghz 6C12T メモリー32GB DDR4
GTX1660 500GB-SSD 1TBHDD/2機 500w銅電源
Win10プロ
って感じの構成になるな
なおIBM-Power7マシンの方は基本省電力機能がないので
動作時アイドル時共に67dbに動作音 でもPowerマシンを扱うエリートの脅威的集中力なら
67dbぐらい適度な静音だな というかその轟音のなか働くのは所謂IT土方ってやつなのでは >>196
そういう職場はx86鯖だろ？
SparcやPower系は大企業の研究センター
にあるようなハード 148500円のPower7鯖 誰も落札しなかったな >169
Instruction Fusion って何ですか？
ググっても英語でよく分からんかった >>201
付け焼き刃の知識で申し訳ないんだけど関連性のある命令をくっつけて1回…というか1個の命令として処理できるようにする奴 https://pc.watch.impress.co.jp/docs/column/kaigai/1188094.html
この後藤記事より
>Armの現在のパフォーマンスCPUマイクロアーキテクチャでは、ArmのCPU命令は単純な内部命令「マイクロオペレーション(uOP:Micro-Operation)」に変換されて実行される。命令スケジューラからはuOPが実行エンジンに発行される。しかし、命令デコーダからは、一部のuOPが融合(Fused)したオペレーションのかたちでデコードされる。このフューズドuOPは「Macro-OP(マクロOP)」と呼ばれる場合もある。 コンパイラの仕事のような気もするがな
命令セットの出来が良ければ不要な機能にも思う RISCにおいては複数の命令をひとまとまりのものして扱うことで実質的に可変長命令を実現するものと考えればよい。
簡単なところではプリフィクス命令を使ってオペコードを増やす命令や分岐や即値演算など命令中にリテラルを持つ命令とリテラルを拡張する命令を組み合わせて32bitリテラル命令を実現するものがある。 >>204
でも最新のRISC-Vも融合やってるからなあ >>206
命令セットが古ければ効果が出るということだろうと思う
やりすぎるとVLIWみたいになるなｗ ARM1983 Sparc1985(Sparcは命令セットが発表された年)
登場時期はARMが古いか。 ヘネパタのころだからな
今また設計すればもうちっといいものができるだろう
普及は無理だが 命令融合ってそれこそSparcみたいなアーキなら効果あると思うけど
今のSparc64系でもないからなあ
知らないだけ？
それとも、レジスタウィンドウが邪魔で実装できないとか？ 命令フェッチのサイクル数がでっかいから
あまりそこ上げても意味がないような希ガス
1次キャッシュに入る量はたかが知れてるし
命令ステップ減らして機能を盛るVLIWに行きつくような 基本的な整数命令がリッチな方が良い
3項論理演算とかアドレス計算用の簡単な積和とか
x86やRISCは1命令の実行コストに対して
処理量が少なすぎる
AVX512みたいな超リッチ命令は
回路規模や熱の問題があるが
演算の中身にコストを費やすという
本来あるべき形にはなってる
命令長やエンコード方法は昔ほど影響はない
いろんなキャッシュがあって変換して保存するわけで 3項論理演算てほぼグラフィック専用だからCPUに載せても意味がない。 大した回路規模じゃないし
2項論理演算すべてカバー出来るし
入れておけば良いんだよ mov a, (a & b)^c | b
アセンブラだと
こんな感じに記述出来るようにして そういう命令があることが重要なんであって
記述はまあどうでも良い
アセンブラで書くことはマレだし >>204
オンザフライじゃないとできない融合もたくさんあるから これを期に日本でCPUやGPUの組み立て企業出てきてくれないかな
アスクぶっつぶしてほしい 昔はFab業者なんて馬鹿にされてたのに今では立場逆転してるから時代は変わるものやね 馬鹿にしてたというか、
アーキの設計ができる>>ファブ業者って感じだったかと
SUNやMipsってCPUに関しては設計オンリーのファブレス
だけど、CPUを語る際にintelやIBMと同等レベルな扱いだったし 単純に、マイクロアーキは素人目に面白い話題だが物理設計は専門的過ぎてな…… スレとは関係ないがよく言われる理系離れって、半導体の物理設計のような
ガチで専門レベルなことを知らない。理解できないもあるが
それより、もう少し下のレベル。「ここで言うマイクロアーキやら
エンジン等の機械類の大まかな構造とか」そのレベルのことすら
理解できない、知ろうとしないというやつが増えてるのが問題だと思う。
何もガチで勉強して、専門レベルでやらなくてもちっと、雑学やらうんちく
知識的な感じで覚えるだけでも結構違うと思うのに、それすらないからなあ
いわば、科学や技術に関するリテラシーが専門家と素人の間で、格差が
開き過ぎてると 後、自作民って一部RISCコンプあるやつがいるな
ここでRISC関係のスレ立てすると叩くやついるし
つーか中古とかヤフオクでRISC系の鯖とか買えるんだから
買ってx86とは何が違うのか調べてみりゃあいいのに。 今のCPUってRISCもCISCも変わらんでしょ
ARMもx86もdecoderから先は同じような実装してるし RISCとかCISCとかってのは
オワコンな分類
歴史的には重要だが
今のCPUの分類に使うのはアホ >>231
でも現実、現行のx86とPowerやSparcの
間でバイナリ互換ないし命令数も違うから
一緒にするのってどうなのと？ 後、実装に関してもPentium～PentiumProのあたりでCISCであるx86系と
RISCで違いがあまり違いがない状態になっていた。
どっちも多少時期にずれがあるが、スーパースカラ・パイプライン
投機実行、分岐予測とかあったわけだし
それでも、CISCとRISCは別の物として扱われていた。 IPCが単純な性能指標にならないのと同じような感じやねぇ 上の148500円のPower7マシンまた出品されてるな
これ、LIUNXインスト済みだけど「PCしか知らないやつに渡して
それがx86なハードじゃないことに気付くのかな？
Winをインストしようとして弾かれた時？
でも、その際もCPUアーキというモノが存在するってことを知らずに
必死にPowerマシンにWinをインストしようとするかもな。 国内 パソコン保有世帯 スマートフォン保有世帯（モバイル端末）
1999年 38% --（携帯68%）
2009年 87% --（96%）
2014年 78% 64%（95%）
2019年 69％ 83%（96%）
2020年のパソコンはテレワークで少し増えたかもな ぶっちゃけ今のRISCってその特性はさておいて命令が少ないだけのような気がせんでもない
VLIWの流れというか VLIWの失敗は未熟なコンパイラ技術のせいという話も聞くけど、今でもそうなのかねえ。 >>236
テレワーク需要 + GIGAスクールのコンボで増えてる
https://pc.watch.impress.co.jp/docs/news/1302595.html
> 一般社団法人電子情報技術産業協会(JEITA)によると、
>2020年(2020年1月～12月)の国内のパソコン出荷実績は、前年比7.4%増の1,045万5,000台となった。
>同調査において1,000万台を上回ったのは、2014年度以来6年ぶり。 VLIWなISAをソフトウェア側に露出させるとマイクロアーキテクチャの拡張が困難になるから
実用的には何らかの変換レイヤをかまして使うしかない
ISA側に工夫を加えてその欠点を克服しようとしたのがEPICだが結果はご覧の通り
VLIWは本質的にはトランジスタを節約するためのアーキテクチャだが
現代のCPUに関して言えばトランジスタは余っている
超多コアの領域を狙って設計するとかじゃないと特性は生きないだろう 勝ったのはスーパースカラのリッチISAプロセッサ。多数の演算パイプラインを動的にスケジューリングするアウトオブオーダーのスーパースカラ技術が確立したことで静的スケジューリングを前提としたVLIWや遅延スロットを持つMIPSやSPARCは滅び去るしかなくなった。
RISCとしては後発でISAの汚いARMが生き残ったのはビジネスモデルだけではなくそういう技術背景もある。
古いISAでもx86だけは限定した命令を内部でRISCに変換して実行することで実質的にRISCとして機能することで生き残った。x64では使われることのなくなったいかにもCISC的なレガシー命令が削除されている。 ARMが生き残ったのって、白亜紀大絶滅で鼠みたいな哺乳類が生き残ったみたいなイメージだよな。 >>227
詳しい説明してくれる人がいないから何となくの理解なんで教えて欲しいのだが、
Intel系はデータを流すと浮動小数演算と扱い自動で結果が出てくる回路や整数として
扱い自動で答えが出て来るような回路が大量にあって、armは処理回路がやや少なめなので
intel系にあってarmにはない命令はビット操作なんかの命令を複数実行することで
同一の命令を実行することになるので同クロックだと劣るって認識で合ってる？ 命令一覧やコンパイル結果を眺めるとよく分かる
同じクロック同士だとIPCが異なるのでなんとも
同じクロック同じIPCではARMよりx86系の方が普通は処理が速い >>244
クロックとサイクル数のツッコミだけだったので、物理回路の認識は概ねあっていたのかな？
整数演算以外の物理回路はよく知らないし、なんとなくの推測でイマイチ自信がなかったのでサンクス >227
全く知ろうとしないのもだが、ちゃんと知ろうとしないのも気になる。自身の力量について
慎重になることをがなく、序の口で自信過剰、わかったつもりになって怠る。
他人を見くびり、あなどり、ちゃんと理解できてない誤った判定で頓珍漢なこき下ろしを放つ。
少数で声が大きいだけなのか数も多いのか、わからないが。 >>245
なんか違うとおもって以下を書いたつもり
> 命令一覧やコンパイル結果を眺めるとよく分かる
x86系はアドレッシングが強力で
例えば以下のようにアドレス計算、メモリアクセス、演算が1命令でできる
ADD [RSI + RDX*8+16], RAX
汎用整数演算は2オペランドが基本で
演算対象を上書きする
この辺は弱点
ADD RAX, RDX
AVXやAVX512などSIMD命令が非常に強力
特にAVX512は512bitのレジスタに対して
3オペランド+即値(一部は4オペランド)の演算が可能
さらに、512bitの一部だけを演算するためのマスクレジスタも指定可能
VFMADD132PD zmm1 {k2}, zmm2, [RSI+RDX*8+16]
(レジスタ5個使う例)
32bitまでは汎用整数レジスタが8個と非常に少ないのが弱点だったが
64bitで16個数に増えた
SIMDレジスタは最新では512bitが32個 AVX512を使うならARM-SVEを使えばよい。 ARMの命令は非常にシンプル
3オペランドが基本
ADD r1, r2, r3
アドレッシングに使うレジスタの値を変えながらメモリアクセスが可能
LDR r1, [r2, #8]
(x86系だとPUSH/POPやSTR命令に限定)
並び替えと複数レジスタへのメモリ読み書きを同時に行う事が可能
LD2/LD3/LD4
ST2/ST3/ST4
32bitまではほぼ全ての命令に
フラグによる条件がつけられるのが大きな特徴であったが
64bitで普通になった
ADDEQ r1, r2, r3
SIMDのNEONは128bitとチープ
富岳搭載の強力なSIMD命令は普通のARMとは別物と思って良い 富士通以外のSVEは鯖向けARMベンダーが実装宣言したらしいがものが出たという話はまだない。
出てくるかもしれんが、もうちょっと待たなきゃならない。 今のARMのリッチな方向性見てると256bitSIMDもそろそろ来そうだと思うな。
https://monoist.atmarkit.co.jp/mn/spv/2012/03/news022_2.html
と思ったらNeoverse V1は256bitだったのね（V2は128bit） SVEは上手く考えられてるね
Intelの失敗をよく研究したんだろうなあ この流れにもかかわらずほとんど話題にならないAMXくん
単なるISAの拡張じゃなくてスレ的にも面白いはずなのに ベクタ幅に依存しないSIMDコードって
使える用途が非常に限られるから
一般のCPUには流行らないと思う
かつてのベクトル計算機がどうなったかを
考えればわかると思うけど >>247
Thanks
命令文レベルだとx86は引数に複雑な計算式を入れられるから1回の処理で2回分の処理を込めることも可能
armだと引数枠を一つ使って簡単な位置補正とかだけって感じか ベクトルマシンが活躍してた頃、スーパーコンピューターの技術（メインメモリが
SRAMとか、高速な化合物半導体とか）が将来はパソコンにも降りて来るんだろう、なんて
楽観的に考えてたな。そんなことはなかった。 AVX512の動くマシンはヤマダ電機でも買えるけど、SVE搭載機なんかどこで買えるんだよw NeoverseにSVE載るソースが付いたなら秋葉原の鯖やでは買えるようになる（可能性がある）
しかし鯖専用なんでこれがWindows向けとかスマホ向けに出てくる事は当面なさそうだ スマホにSVEなんていらんだろう
NEONで十分や ARMがデスクトップとかハイエンドノートにも入ってきたらSVE対応の製品も簡単に手に入るようになるでしょ そうなるかはわからないけど 3オペランドが無駄にレジスタを消費するってのはどうなんだろう ごめん、ようやく理解したわ
加算回路があればビットシフトを組み合わせて浮動小数だろうと整数だろうと全部できた
脳内で整理が出来た、ありがとう しかしOSの対応予定あるんやろか？
SVE
MSとGoogleの反応を見た記憶がない Linuxが対応してるんやからAndroidは行けるやろ（てきとう） スマホは専用回路増やしてく方向に進んでるから汎用SIMDはいらんのでは？ >>262
何が無駄なのかさっぱりんからん
不要なら3個とも同じレジスタにも出来るし
3個別の方が良ければそれは無駄じゃない >>266
汎用は汎用と言うだけあって利用頻度が高い 次元を持つ平面や立体などのオブジェクトを表現するためにはスカラではなく複数のスカラ型データをまとめたベクタ型のデータ表現が必要になる。それを効率よく扱えるのがSIMDで画像を扱うGPUでは当たり前のようにSIMDが扱えるようになっている。
ただこれで必要なのは32bit×4が中心で多くのSIMDが128bitなのはそういう理由から来ている。科学技術演算では64bit以上の精度が必要だがそれでも256bitあれば間に合う。
512bit以上のSIMDは配列の各要素に対して同一演算処理を行う際に1回のループで複数回の処理をまとめて行うループアンローリングと組み合わせて使用する。その際処理回数をSIMDのデータ数で割った余りの対策としてmask機能が必要になる。AVX512やSVEはそのように作られている。
SVEではループアンローリング処理を容易に実現するために1回の処理データ数を読み取ってループカウント処理を行えるようになっており、SIMDデータ幅によらず同一ソフトウェアが動作する。これがThe Scalable Vector Extensionの由来である。
512bitSIMDを利用するためには大量のデータ扱うことを前提にデータ構造を含めて従来のコーティングスタイルから変える必要がある。既存のシステムの高速化にはあまり寄与しない。同じハードウェアリソースを投入するならマルチコア化を進めた方が効果がある。某中年プログラマがAVX512をこき下ろしているのはそういうことだ。 逆にAI向けのプロセッサが雨後の筍のように生えてきていることからも分かるように
マルチコアは演算能力が低すぎる（トランジスタを無駄遣いしすぎている）
結局のところ、誰に何を売ることを考えて設計するかという商売の話に帰結するわけだ マルチコアの効率が悪すぎるというのは2コア～4コアの時代から指摘されていた
それで当時有名になったのがGRAPEの牧野だった
しかしアクセラレータを汎用プロセッサと結合するところに困難があった
ソフトウェアスタックしかりパッケージングしかり…… そろそろ女性蔑視のMACヲタ会長の有難いお言葉を聞きたい >>269
GPUの命令はSIMDではない
科学技術計算のほとんどは64bit精度で十分
AoSなデータはSIMDに向かない
SIMD長に大きく依存したコードになる
SoAじゃないと可変長に対応出来ない
この場合データがスカラかベクタかは関係ない
つっこみ所満載でした >>273
奴はいい意味で、すすすす、わわわわ、ｳｾﾞｴｰ
何のキャラ設定だよ、ジャンプキャラかよ！と思う。 SIMTとか分類的にSIMDと同じものなのにNVIDIAが勝手に言ってるだけだろ…
1warpに対して1命令発行してるんだからSIMDだろアレ GPUはSIMDのSIMTでSMPだぞ。
ラデの失敗作がVLIWとかもあったが基本ARGBの色と三次元空間座標のベクタデータだ。 しかも3Dは座標データだけじゃなくて、法線ベクトル光源ベクトルなど、ベクトルのベクトルデータも大量にあるだろという突っ込み待ちかな >>227
それはスマホの普及とそれに伴ったレスポンシブデザインの影響が結構あると思ってる。
スマホは画面が小さいから仕方がない所もあるけど
同じサイトでもPC版とスマホ版では情報量が違ってスマホ版では表示されない情報があるサイトも少なくない。
例えばWikipediaは日本語版と英語版で情報量が大きく違う事も多いから他言語版も見た方がいいと思うが
デスクトップ版では他言語の記事にも一発で行けるようになってるが
スマホ版では一度デスクトップ版を経由しないと行けない造りになっている。
こんな風にレスポンシブデザインによって最小限の情報しか出なくなって
少し寄り道して雑学を得る機会が失われているんじゃないかと思う。 >>272
>ソフトウェアスタックしかり
いまなら OneAPI と DPC++ があるじゃないすか
サポート不要なら無料で配ってるす
https://qiita.com/implicit_none/items/620b440ba6d6167a1b73
ーーー
確かに無料で利用できるようです
ーーー 説明読んだ限りだとSIMTはSIMD的に使えるメニーコアという感じだったが
こういう話はどこに視点を置いてどういう視線で見るかで正解が変わる気が でGPUはSIMD＝ベクタ型演算器を使っていないというソースはどうなったんだ。 AVX512ってMMXの親玉みたいなものだろ、MMXってまんまり役に立たなかったな期待したんだけどビデオCDの再生もそんなに変わらなかった >>286
>MMXってまんまり役に立たなかったな期待したんだけどビデオCDの再生もそんなに変わらなかった
MMX わタダでさえレジスタ数の少ない x86 で専用レジスタを持たずに浮動小数点レジスタと共用したのが良くなかったんだと思うす >>281
スマホ画面でWikipedia画面開いて左上の方の「文A」ってところをタッチすると良いぞw MMXの処理能力だと映像は無理だったが音声処理なら可能でDSPを積んだサウンドカードが姿を消しDAC+ソフトシンセに置き換わるきっかけになった。
全くの役立たずで消え去ったのは3DNow!
MMXは今のCPUでもサポートされているが3DNow!は無かったことにされている。 MMXが専用レジスタ設けなかったのは当時のプロセスじゃ、発熱や
ダイサイズの肥大化を抑えられなかったからだな
ちなみにMMX-Pentiumの2年ほど前に出たSUNのUltraSparc1のSIMDである
VISも専用レジスタないけど、当時のSparcはレジスタ数はx86より多かった
からMMXよりパフォーマンスが良かったのかな？ >>291
>MMXが専用レジスタ設けなかったのは当時のプロセスじゃ、発熱やダイサイズの肥大化を抑えられなかったからだな
むしろ IBM-PC わハードウェア互換を維持すべきであるという迷妄に囚われていたからだと思うす
新規レジスタわ OS のサポートが無いとタスクスイッチ時の退避の問題で使いモノにならないすから… たね
今は自動でレジスタ群を退避する命令があるから
レジスタが増えてもタスクスイッチ関連のコードは変えなくて良い IntelMMXサポートの段階的廃止を検討しているLLVM開発者
https://www.phoronix.com/scan.php?page=news_item&;px=LLVM-Goodbye-MMX-Maybe x87もMMXも
廃止出来るものなら廃止したいだろうねえ
16bitモードも32bitモードも V32モード作っときゃレガシーは全部廃止できたのにねえ。 クアルコムやGoogle、マイクロソフトがNVIDIAのArm買収に不服。規制当局に懸念伝える
https://japanese.engadget.com/qualcomm-google-microsoft-object-to-nvidia-arm-221009443.html
まぁそういう動きは当然出るのは予想通りなわけで
NVIDIAはどう懸念を払拭していくかねぇ ARM買収完了まで何年かかるかな
失敗する可能性もあるが
そうなるとソフバンは死ぬ ソフバンの経営そんなにあかんのか
ARMの買収・売却は単なるグリーンメーラーだと思ってたわ こないだ発表した20年4～12月の決算で
トヨタすら上回って日本企業最高額だったし＞ソフトバンクグループ
Arm売却が却下されたところで死ぬわけなかろう 利益上がってるなら負債があっても融資つながるんじゃね？
まあ計算したりはしてないのでどうかわからんけど。
ソフバンは手放したらこのスレの興味の対象外になるからいいが、
ARMの先行きが気になる。 まあ冷静に考えると取引の不成立を狙った動きじゃないよね
不成立になったらなったで今度はどっかの腐った林檎が買収しようとするかも知れんし……
NVの経営戦略に何らかの制約を課すことが目的かと ここの板ってARMの話題が少々出てもなんもないが
それ以外のMips Sparc Power(PowerPC含む)の話題やスレ出すと
シカトされたり叩かれるな。板違いと言うがならばARMの話題がある
程度OKでそれ以外のＲISCの話題がダメなのは何故と？
そう、ARMなら自作民もある程度は知識がある&スマホで採用されてるから
馴染みがあるがPowerやらSparcみたいのは自分たちがそういうハイエンド
RISC系ハード扱うような職に就いてないし、何よりもUNIX系コンピューター
にあるようなエリートイメージに劣等感を持ってるからだな 単純にARMが手に入りやすいから話題に出るだけだろう 誰も持ってないもんは語りにくいよ
Power9はATX板あったはずだから買ってレビューしてよw
Alpha21264Bなら板買ったきりまだ組めてないの持ってるけど。
SPARCは自作どころかラック型しかないしなあ ここのスレ民的にはPowerとかSparcとかを扱う側よりも、TPUとかみたいなASICとか、そこまで行かないけどWDの小規模RISC-Vとか作ったりする職がみんなの憧れってイメージあったけどな
あんまり今更Powerを扱うことに意義は感じないし
IBMに勤めるという意味なら誇りは感じるかもしれんが もう旬の終わったものはいらんよ。
いくら現役で残っててもZ80とかいらんだろ。 PowerとかSparcは基幹系とか銀行系とかでしょ
扱うデータがセンシティブすぎてAWSとか使えない用途ね。
10進計算とか8スレッドが生きてくる用途って時点でコンピューター科学的にはローエンドな用途だと思うが。要するにお金を計算する機械 つかSparcをハイエンド扱いって単にちょっと古めの権威に弱いだけじゃね 売り込むベンダーとシステム構築するSIer次第じゃないかと思うけど
HPならItanium搭載機売ってたこともあったはずだし HPがIntelをそそのかして作らせたって面もあるから
Intelが結局やる気をなくしてもIPFと心中するしかなかった HPが独自にコンパイラ作れてればItaniumも何とかなったかも知れないからな。 HPのコンパイラもあったが言うまでもなくICCの方が性能が良かった
IPFは最後はバイナリ変換技術でIBMの怒りを買って消えた
最初から最後まで政治力で負け続けたチップと言えるｗｗｗ IA64に乗った勢力はご愁傷さまやなぁ
最近まで製造自体はしてたんだっけ 次世代素材「グラフェン」製のマイクロチップでPCやスマホを何千倍も高速化できる可能性
ttps://gigazine.net/news/20210216-graphene-microchip/ MIPSをアップデートしているのは、龍心だけなのかね。
12nmプロセスの4コア3A5000と16コア3C5000ってのが出ているはずなのに続報を見ないから頓挫したのかな。 >>322
情報ありがとう。
微妙なパフォーマンスっぽいよね。
>>321
これだけ見つけた。
https://3dnews.ru/1008799
これもパフォーマンス寄りの構成ではなさそう。 MIPSのISAは設計が古いから今時効率が悪い。もうゲーム機でも使ってない。 身の回りにあるMIPSはWiFiルーターのだけだなぁ 知らないだけで他にもあるとは思うが
あの時代のRISC特有の遅延スロットが完全に足枷だよな >>324
ゲーム機のISAは太古の昔のx86なのでは？ もはやMIPS使って一からSoC設計しないんだろうな
ゲーム3社のどこも クロスプラットフォームが当たり前みたいになってるしな >>329
SCEと東芝がEmotion Engineの外販に失敗したからな。設計が悪かったんだろうけど、、、そこにMSがPCアーキ持ち込んで流れが決まった >>331
外販しようとしたのはCellだろう。
EmotionEngineはMIPSベースの128bitだと言うがよく知らん。
CellはコプロみたいなものでCPUのISA無関係だったかな。 >>332
EmotonEngeも当初は外販も計画していて。
ソニーのプレゼンにはそれを搭載した
ワークステーションも予定にあった。
ちなみにチップ自体はMipsの64bitR5000の
整数レジスタを128bit化した物をベースに
してる。
>>333
PowerPC系のコアにSIMDのSPU組み合わせのが
PS3のCELL Cell.B.Eは家電を全部つないである種のグリッドコンピューティング基盤にしようとしてたんだっけかねー
夢はでかかった記憶がある CELLはメモリ256KB
メインメモリアクセスはDMAオンリー
効率よく動かすならダブルバッファしないといけないから
128KBしか使えなかった
案の定、使うのが難しくてあっという間にすたれたが、
もともとはGPUとするつもりだったかという噂も Cellは野望は大きかったみたいだが、ゲームはほぼ無関係なんだよな
ビジネス的にも、ゲームのパフォーマンス的にも
でもPSに載せて普及させたらこっちのもんだろとか思ってたんだろうけど、都合がよすぎたな >>328
PS4が出るまでゲーム機ではx86はマイナー
intel8080互換のZ80を入れれば別だけど普通Z80をx86とは呼ばないよね?
6502と65816がFC,Atari 2600,SFC
68000がMD,NEOGEO,Jaguar
MIPSがN64,PS,PS2,PSP
ARMが3DO,Wii,GBA,PSV,DS
PowerPCがPippin,PS3,GC,Xbox360
SHがSS,DC
V810がPC-FX,VB
独自CPU(?)がカセットビジョンとスーパーカセットビジョン
x86系は初代Xbox,PS4,Xbox1,PS5,二代目Xbox,WS(V30)
Z80がSMS,PCE,GB,GG RISV-Cで遊んでみたいが、SiFive unmatchedは高すぎる・・・と思ったらIchigojam RがいつのまにかRISC-Vになってたのな。
しかし、コンポジット出力のみが今となっては足を引っ張る。 Cell/B.E.はメモリ空間がPPEとSPEで分かれてて、演算担当のSPEからは256KBしかアクセスできなかったってのが使いにくさの1番のところだろ
ダブルバッファリングで128KBしか使えなかったっていうのは間違いで、そもそも命令列・データ共に256KBに収めなきゃいけなかったから、データとして使える領域は相当小さかった
巨大なプログラムを動かそうと思ったら、関数単位で切り出してリンカスクリプト使って、あるアドレスにアクセスしたら動的にDMAでデータを送るとかもやってたな…懐かしい… 本気でSPEを使いこなそうとするとバスが渋滞して倉庫番みたいになるってどこかで読んだ ATi時代にリングバス採用したGPUあった
速攻で元に戻った
それが答え
大体現CEOの過去作なのに現行作がアレってので察するわ
低データの重演算投げまくる分には良いんだろうけど、それ以外はちょっとな >>339
RISC-VのBeagleBoard発表されてなかったっけと思ったら一般販売は9月だった >>338
二代目Xboxとは？
最初に出たのがXboxで次がXbox360でしょ？
リビジョン違いとか入れたらそれこそ凄い事になるし。 >>343
https://beagleboard.org/beaglev
これですか
USB3.0ポートが4つでいい感じだが
これもPCIeの都合でフルスペック出ませんなんてオチじゃないだろうな どっちかというと詰まってたのはEIBよりXDRの方じゃないか？
EIB自体の帯域は204GB/sあったのに対してXDRは25.6GB/sだったし
まぁB/Fが著しく低いアーキテクチャだったというのは、時代を先取りしてたというかなんというか… >>347
質問した後そういう事かも、と少し思ったが、二代目では結局わからん。
MSめ
あと網羅してないハードは32XとLD系のやつとかかな。
まあLDはMDやPCエンジンと変わらないだろうが。 >倉庫番
あのゲームを思い浮かべるのって何歳くらいまでだ ゲームパッド同胞キーボード別売でもゲーム機に入れてもらえないFM Towns Marty EEは最終1.5億個販売出来たからな。
そりゃあPS3でチップの外販もしてコストを下げるって意気込むよ。 >>351
基本、ゲーム機ってPCとは互換ないけど
マーティーに至ってはTonwsとある程度
互換があったからそこらへん事情が
違うな >>350
pippin@が挙がってるなら入れても良いのにね。 >>355
マーティマクフライがフジツーサンと会話してたな ベンチマークがリーク - M1が速いと思っている人はM1Xを知らないだけかもしれない
ttps://softantenna.com/wp/mac/apple-m1x-benchmark-leaked/ 独自仕様で高価格化して誰も買わなくなるというAppleの悪い癖が出る将来を暗示させる。
まあ今の所は独自拡張バスとかないんで問題ないだろうが。 すでにMacbookやiPhoneのオンボードSSDが独自仕様だけどそれほど高額でもないし
問題ないのでは 最初の液晶タッチバー付きのIntel搭載13インチMacBook Proを買うと20万したのを考えると値段もかなり下がってるな 以前からMac買ってる人からすると値段据え置きかもしろちょっと安くなって性能爆上げだから… >>360
独自と言ってもある程度は既成のやつと
共通部分持たせてあるんだろうな。 Appleしか選択肢がないのなら問題だが、今のところそうじゃないしな
Appleファンは値段じゃないだろうし
無問題 SSDは独自というかコントローラーが独自
Intel MacもTなんとかセキュリティチップがiPhone 7ベースでSSDコントローラーを兼ねてる 独自と言えば 昔のRISCチップのUNIXワークステーションがハード面で
ＣPU以外にも独自が多かったと聞いたが、あれ、PCどころかMACより狭い市場で
各社独自とかやってどうすんの？と思ったな。
SUNが当時はUNIXではトップだったがSUNのSparcマシンの出荷数が200万程度と
聞いたし 1983年 Compacによる互換機
1983年 Sun-2
1985年 Sun-3
Sun-2後期はVMEバスらしい。独自と業界主流の取捨選択はやってたように見える。
当時はまだ、PC互換機の仕様こそがコンピュータ業界の標準とは言い難い。
Alpha（EV4 1992年、DECpc AXP 150 1993年）の頃になると、SIMMとかEISAとかPCとの共通仕様が多い。 ナノテクになる前は設計も製造もローコストだったってのが支配的だろうな
自社だけの利益を短期的に最大化するならば、必然的に独自仕様になる IBMがIBM PC互換機に負けていった過程は、垂直統合型が水平分業型に負けていった過程。
ワークステーションの初期は前者型、末期は後者型がコンピューティング分野で優勢。
こういう過程はコンピュータだけでなく弱電業界全体の大きな流れ
（分野によって多少時期に前後はある） AlphaのSIMMって8枚挿しするんでしたっけ？ 東工大からRISC-V採用のIoT向けプロセッサ
東工大、IoT向けCPUアーキテクチャ「SubRISC+」。エネルギー効率3.8倍
https://pc.watch.impress.co.jp/docs/news/1307882.html >372
> 命令数を4つに限定することで小型/低消費電力化を図った。一方でチューリング完全であり、
> これらの用途以外の汎用プログラムも処理できるとしている。
どんなアルゴリズムでも効率が高いというわけではなさそうだな 命令数4つでプログラムかけるんだろうか
4足演算を1命令でこなす命令があるのかね フラグとかオペランドで制御？
残りは ロード、ストア、ブランチ？
まあ今時アセンブラは書かないから
コンパイラがやってくれれば気にしないのだろうけど 命令数1個でもプログラムが書ける(ように出来る)
パラメーターさえあれば CPUが開発されるよりもずっと前に数学者が考えた機械も1命令だけでチューリング完全 >>371
21264あたりまではメモリバスは128bit幅で、21064のOEM用
BabyAT規格マザーボード（通称"noname"）は72pinSIMM
スロット×4
確か2枚挿し(64bit幅)でも動作可能だったはず 21164の場合、CPU-chipset間は128bit巾だが
SIMM chipset 21172のMB AlphaPC 164ではchipset-SIMM間は256/128bit両対応で
256bit使うには72pinSIMM 8本挿し、4本挿し128bitでも動くがメモリバンド幅半分
SDRAM DIMM chipset 21174のMB AlphaPC 164LXではdata線の周波数が上がったので
chipset-DIMM間も128bit で2本挿しても4本挿しても128bit （ 正確には、+check bitで9/8 倍 ） わざわざチューリング完全をアピールするようなものは
実際には汎用的には全く使えないと考えていい
本当に使える道具はパズルみたいなロジックで証明するまでもなくあたりまえに使える https://www.phoronix.com/scan.php?page=article&;item=blackbird-power9-4c&num=2
Power9と同世代のx86の比較ベンチ
Gimpで倍の差を付けられてる。使用したPower9は4コア16スレッド
もうRISCはx86より一段速いってのは過去の話だなと痛感 それ486 vs MIPSとかPentium vs ALPHAの時代だろ。 Sparcは用途値段が違いすぎて比較しようがない。PowerPCはMacでもゲーム機でも86に性能で負けて消えた印象しかないわ。 昔のUNIX-WSはSUNがトップでシェア50%じゃなかった？
用途自体もCADみたいに当時のPCじゃ重い処理をSparcマシンで
やるって感じだし もしかして、GimpがSSE/AVXには対応してるけど、Power系CPUが備えてる
AltiVecはノーサポートだったりして >367 >390
UNIX WS って元々はミニコン以上に対するチャレンジャーで、コスト構造も
対ミニコンで優位ならそれでよかった。ミニコンに対して勝利できた。
より徹底したコスト構造のPC系ハードから挑戦されるような、逆の立場になったのは
次の時代の話。時代はやたら早く来てしまったので活躍期が短くなった。 >>372
論文がこれで
ttps://ieeexplore.ieee.org/document/9133073
VerilogのHDL等がこれかな
ttps://github.com/Hara-Laboratory/subrisc
正直東大理情3年のCPU実験レベルの内容にしか思えない 程度はどうであれ国内でも取り組んでることに意義はある ＞SubRISC+の拡張で、より幅広い応用展開を可能にするチップの試作と実用化を目指すとしている
車輪の再発明ではなかろうか もしかして東大と東工大の区別がついてない人がいる？ SubRISC+はSubRISCの改良版のようだからgithubから変わっているところがあるかもしれないけどだいたいの構造がわかった
32bit固定長命令,3段パイプライン,汎用レジスタ数16,ハーバードアーキテクチャ
命令フォーマット
命令2bit,ジャンプフラグ1bit,レジスタA4bit,レジスタB5bit,レジスタD4bit,ジャンプ条件1bit,分岐条件3bit,分岐先アドレス12bit
命令が2bitだから4命令といっているけど実際はジャンプフラグと合わせて3bitで7命令
レジスタAとレジスタBで演算を行いレジスタＤに書き込む
000が減算,001は減算した上で結果が分岐条件を満たした場合に分岐する条件分岐付減算,010が論理積,011が条件分岐付論理積、
100がメモリロード,101がメモリストア,11xがシフトだけどgithubの実装はシフトが左8bitシフトのみ実装
レジスタBの最上位ビットはセレクタで,０の場合は残り4bitでレジスタ指定、1にした場合,0,1(減算のみだから-1用),
-1(減算のみだから+1用),0xffffffffの4つの組み込み即値とプログラムカウンタを指定できる
レジスタAも状況に応じて、レジスタ指定以外、0,1,-1,0xfffffffc(+4用?),0xffffffffを指定できるらしい
レジスタDはレジスタ指定のみのはず
ジャンプ条件は未使用
分岐条件は３つ
001がA＝Bなら1そうでないなら０、010が最下位1bitが同じなら0そうでないなら1、100はA＜Bなら1そうでないないなら０
ざっくりこんな感じ > 11xがシフトだけどgithubの実装はシフトが左8bitシフトのみ実装
左じゃない右8bitシフト
assign RES = V >> 8; >>392
前スレか前前スレかでも、POWR系はSIMD化け物だ、という話してたけど、
SIMD実行数がIntel系の2倍でSIMD幅がIntelの半分以下だから対応していても普通に負けるのではないか。 AVX2で256bitレジスタで整数。浮動小数点ともに256bit幅になった時に
Power系のSIMDはまだ128bit幅だったか Power9 4c16t 何気に3.8GhzあるけどCore-i3(4c4t)の2.9Ghzに
負けてる部分があるのが痛い Power10からPowerPCG6どこか作って(願望 POWER 10、Samsungの7nmで本当に量産できるのかな？ >>405 テキサスの工場は寒波でやられた。当分使えない AVX2関係のとこ見ると「256bitレジスタのおかげでSIMDを2セット処理
できるようになり効率が上がった」とあるけど、
これ、256bitレジスタを1本使って128bitSIMDを2セット処理するのと
64bitレジスタを4本使って128bitSIMDを2セット処理するのって、
効率的には同じ？
※64bitレジスタ云々の下りは京CPUのSparc64-ⅧFXあたりを想定
(HPC-ACEは64bitレジスタ×256本)
もっと極端なこと言えば、8bitレジスタを32本(そんなCPUはないが)
使って128bitSIMDを2セット処理しても上と同じ結果になるのかと CPU次第
今のインテルx86CPUだと
1コア1クロックあたり最高で
256bitレジスタの積和演算を2個と
簡単な256bit処理1個と
256bitレジスタへのL1からのリード2個と
256bitレジスタからL1へのライト1個
が出来る
レジスタを何個搭載してるかは関係なく
何個の演算が可能か
何クロックかかるか
で決まる
これは瞬間のピーク性能であって
当然データや演算のレイテンシやコードの命令構成
などの条件が整った場合のみこの性能となる SkylakeXではAVX512を使って
上記の倍のピーク性能
モバイル用10nmプロセスCPUは
AVX512を使っても上記と積和演算のピークは変わらない (積和が1個しか出来ない) 128bit演算が(毎クロック)4個出来るのと
512bit演算が(毎クロック)1個出来るのと
ピーク性能は同じ
前者の方がコードの自由度は高いが
当然128bitをまたがった演算は出来ない
(512bitのバイト単位のシャッフルなど)
平均IPCを4倍にしないと同じ性能にならない 演算のスループットの他に
演算のレイテンシも重要な要素
積和命令のレイテンシは4クロックなので
前の結果を使って次の計算をし続けるような
処理であれば
毎クロック2個の積和をするために
8個の処理をパラで行う必要がある
つまり
処理の単位を256bit x 8 の2048bit単位に
レジスタ的にもコードサイズ的にも8パラのコードはなかなかきびしく
このピーク性能を維持するのはかなり大変 逆に依存関係の少ない処理だと
メモリ帯域に縛られる事が多くなる 最上位のCPUにアップグレードしても$7,000って相対評価で言えば安くね？
Xeon SPで一番高いCascade Lake-APは高級車が買える値段になるやで 富岳の演算ユニットがAVX512に似たマスク付き512bitベクタユニットと大量の64bitレジスタを持つスカラユニットを併せ持つという時点で結論は出てるだろう。
計算機利用のプロがゼロから考えてスパコンベンチ完全制覇を果たしたのが何であるか。 >>414
35万円のハイエンドBTOを買ったと思えば
良い、 Power9 コア当たりのスレッド数はintel/AMDの倍の4スレだけど
これが活かされてないのか。x86との比較ベンチだと悲惨な結果に
10進数と金融処理ベンチで勝負すれば勝てるか？ いやSMTのスレッド数が多いのはスケジューラやメモリ周りがプアでそうしないと性能が出ないからだからそもそも性能で勝とうていうのが無理な話。 >>420
その辺のバランスは興味深い
x86の4スレ化の話題にも関わってくるのかもしれない。 ARMはSMT全く使わないね
並列化が活きるスパコン向けのA64FXでもSMTは無かった POWERは8以降、最大SMT8
12コア96Tか24コア96Tを選べる シングルスレッド性能を突き詰めると瞬間的に並列処理可能なものは全部並列処理してしまおうということになる。
結果として大量のパイプラインが並ぶことになるがそれらが同時に動くことはまずなく、ほとんどが遊んでいる。
そこでもう1スレッド走らせて空いてるパイプラインを有効利用しようというのがSMT。そもそも熱湯バース党に採用された時点であまり賢くない。
powerはソフトのマルチスレッド対応が進んでるから無理にスケジューラを肥大化させるのではなくSMTを強化することで効率の良いものを目指している。そもそも想定しているアプリケーションが違うから比較しても意味がない。 >>422
つ Cortex-A65AE&Neoverse E1 >>422
スパコンは逆にSMT使わんのでは
並列化生きるのでカリカリに最適化して使う
別スレッド動かす余裕を与えない >>184 曰く
> ARMはメモリオーダーが緩いからSMTいらんのでしょ
ARMはSMT無しでも演算器に命令を充填しやすいわけ？
そうなるとシングルスレッド性能を上げやすい、という見方もできるけど Rocket Lakeの8C12Tがキャンセルされたが、多分これがi7の予定だったんだろうな
ベンチで8C16Tのi9より性能がいいからキャンセルされたんじゃないかと思われる
一般的にはコアが一つしかなかったPentium4の頃と違って現代では副作用の方が目立つ微妙な技術やね
POWERみたいに金融処理を暗黙裡に想定するとかの都合のいい前提を置けば優良に見える >>421 Skylake-X 18C/4chやW-3175X 28C/6ch使ってみると、Linpack(AVX512)でコア数とメモリch数のバランスが丁度いいくらい。
コアをOCしてLinpackでいいスコア出そうとすると、メモリも高クロック＆低レイテンシにしないといま一伸びない。
Ice Lake-SPが40C近辺で8chなのも、その辺のバランスってとこかね。
※Intel Linpack(AVX512)はHTT Enableでも1T/C。 >>432
がっかり要素がわからない。HBM2Eに2.5DにN6とそこそこ頑張ってると思うけど。 >>433
目新しさがないじゃん。
まあおっしゃるとおりユーザー的にはｗｋｔｋかもね。 >>420
Xeonをライバルとして想定してる
ハイエンド鯖向けのPower9がメモリー
周り弱いとかあるか？ AIOというメモリクソ強くしたバージョンがあるらしいな
POWER9 >>435
レイテンシが糞遅いんじゃね。
鯖だとリアルタイム性は必要ないからそれでも構わないと。 そのぶんクロックが早いから釣り合ってるいつものパターンじゃないの Power9 単に最適化ができてないからx86に負けてる可能性も
まあ、最適化できたからって性能面圧倒するかは疑問だけど メモリー周り云々なら、むしろPower9はL3キャッシュがeDram/7TBsecで
帯域面では速いはずだが >>439
https://jp.newsroom.ibm.com/ibm-next-generation-power-10-processor-release
>IBM POWER10プロセッサーには、行列計算アクセラレータが搭載されており、ビジネス・アプリケーションへのAIの組み込みと、
>さらなる洞察を導き出すために、IBM POWER9と比較してソケットあたり32ビット単精度浮動小数点演算 (FP32)で10倍、
>16ビット半精度2進浮動小数点演算(BFloat16)で15倍、8ビット整数演算(INT8)で20倍も高速な処理が期待されています。
なんか丹下団平のダブルカウンター理論みたいで面白いw
Power9のSIMDはそもそも大して早くなかったのでは・・・。 確かにPower9でもSIMD幅は256bitになってないな
基本、マルチメディア処理しないから幅がいらないのかも >>443
eDRAMはレイテンシ小さいんじゃなかった？
IBM自身がeDRAMの製造技術持ってるし >>424
むしろasyncとか使ってない旧弊な糞バックエンドプログラム(同期処理で書かれたPHPとか)くらいしか8SMTみたいな極端な多スレッドは生きないんじゃね？ Blue Gene/Qが256bitのSIMDに対応していたけどサーバ用はずっと128bitのままか >>445
マルチコア対応ソフトでスレッドあたりの演算処理が遅くなってメモリレイテンシが楽になるから多方面から同時アクセスのあるサービスには効果があるよ。GPUもそれ狙いでスレッド増やしてるんだし。 >>446
それは見落としていた。
それがあったか。
ARMもサーバ向けはSVE対応が出てくるしソフト側が256前提になるんじゃないか。
まあサーバ向けで128のままでそんなに性能差でるとは思えないが。 Power9関係でぐぐっていたら、英語サイト翻訳したときに
iOPSとかいう言葉が出てきたが、どうもx86でいうμOp的な
ものらしい
https://news.ycombinator.com/item?id=20750554 >>447
最近のサーバーは非同期のノンブロッキングのプログラミングを当然のようにするから(マルチコアによる並列性とは異なる)、待ちが出た時に同スレッド上の他の処理に飛ぶから昔ほどHTの効果がないでしょって堂々巡りね。特に8スレッドほどの極端なSMTをマネージして速度でメリットが出るなんて余程まずいコードで、やっぱ同期処理のPHPとかを想定してるでしょ >待ちが出た時に同スレッド上の他の処理に飛ぶ
よくわかってないんだけど、スレッド使わずに別の処理に飛ぶようなコードを
自前で書いてあるってこと？ それこそ逆に効率下がりそうだけど
いろんな処理に途中中断と復帰処理を全対応させるってことだよね？
自前でスレッド処理書いてるようなもんだと思うけど、それだったら
リアルのスレッド書いた方がよっぽど楽で安全な気が・・・
普通のWebサーバーなんて1リクエスト単位でスレッドたってると思ってたけど・・・ >サーバー上に一度に1人以上のユーザーがいる可能性があります。
>つまり、同時に複数のページを提供します。つまり、複数のPHPプロセスとSQLクエリを同時に実行しています
>...これは、サーバーのいくつかのコアが使用されることを意味します。
>各PHPプロセスは、1人のユーザーのリクエストに応じて1つのコアで実行されますが、Apacheのサブプロセスがいくつか並行して実行されます（リクエストごとに1つ、構成に応じて数十または数百）
>MySQLサーバーはマルチスレッドです。つまり、複数の異なるコアを使用して、複数の同時リクエストに応答できます-各リクエストを複数のコアで処理できない場合でも。
だそうな
普通のウェブサーバーなら同時スレッド100や200余裕でたってそうだ 普通のwebサーバーが何を指してるのか知らんけどそんな古い設計してるのapacheくらいでしょ 手元クライアントのWindowsはプロセス数の35倍くらいスレッドが動いてるな。
多いのか少ないのか 「動いて」はいないか。CPU使用率は低く、ほとんど休眠だろうし >>454
なにそれnode.jsが何で流行ったのか分かってなさそう
非同期イベント駆動と8SMTって水と油くらい相性悪そうだが。
ナイアガラとかの時代で思考停止してないか？ >>454
>よくわかってないんだけど、
async/awaitやらfutureやらpromiseやらでググったら... >>455
リクエスト毎に中身スカスカIO待ち多発のスレッドを走らせるとか、そういうアホなことするから8SMTが生きるんでしょ。言ってた通りPHPの同期処理にしかもApacheとかいう最悪の組み合わせ。レガシーオブレガシー。ナイアガラの時代から成長してない。今時の普通のサーバーはそんな事しないよ。 そんな粒度の大きい部分がCPUのSMTみたく粒度の小さいとこに強く影響するの？
コンテキストスイッチが減るとか、メモリ消費量が減る、はわかるけど。沢山あってIO待ちして止まってるスレッドなんかSMT枠から追い出されないの？ サーバープログラムはよく知らない(やったことない)ので教えてほしい
例えばWebで〇〇画面見たいというリクエストを3人同時に送った場合、
ホストサーバーは1つのスレッドでその３つのリクエストを
受けるってこと？ リクエスト分スレッドが出来て同じPHPを処理するもんだと思ってた なんか言いたかったことが、ごっちゃになってるけど
サーバーはHTの効果が少ない
>待ちが出た時に同スレッド上の他の処理に飛ぶから昔ほどHTの効果がない
PHPサーバーはSMTがあまり意味がない
リクエスト毎にスレッド出来るから意味はある思っていた
>async/awaitやらfutureやらpromise
軽く見たけど、これってメイン処理自体はスレッド一だけど、
結局メイン処理がスレッド使って他に処理を渡してるってことではなく？
https://qiita.com/yando/items/2d77e4f5ec0af00e55f0
これもスレッド使いまくりに見えるんだけど リクエストからDBから NginxとApacheはこう
https://blog.mosuke.tech/entry/2016/06/04/180122/
asyncは言語によって実装が異なるようだけど。node.jsならシングルスレッドの割り込みで処理される 糞コード、糞CPUほどSMTの効果がある
>>462
影響しないよ
当然OSがCPUから追い出す なるほどねぇ
スレッド切り替え処理もネックになるってか
調べるとngnixはマルチコアをより生かせるというのが各所に書いてあったけど
これの根拠はよくわからんかった
スレッド切り替えペナルティが少ない分、各コアの別スレッド稼働率も上がる（活かせる？）ということだろうか
あるいは↑図のワーカープロセスが上手く働くから？
重箱の隅つつくわけじゃないけど、マルチコアをより活かせるなら
HTもより活かせてるんじゃないかと
別にHTは片方止まらないともう片方を動かせないわけではないのだから 全然見当違いの話になってるな。
SMTがI/Oトランザクションみたいな時間の長いものに効くわけないのに。
レイテンシの長い特殊な命令かせいぜい3桁クロックで終わるメモリトランザクションを対象にしたものでしかない。それ以上掛かればOSがスレッドがスワップアウトして対応する。
SMTの条件はマルチコアと同じでアクティブなスレッド数が十分にあること。鯖ならまず間違いなく効果がある。 Intel社内ではハイファがSMTの効果に疑問を抱いていたがヒルズボロがその効果を認めさせたって聞いた メモリや演算のレイテンシを詰めないでひたすらSMTに頼る
って設計方針もあるのかなあ
シングル性能が不要なら シングル性能あげる為にSMTが要るって側面もある
現行の重演算機群なんぞ1Tで使いきれんし 472はSMTで使い切る前提で過剰気味にパイプライン強化できる的な意味でしょ CPUアーキテクチャ的には
SMTはシングルに対してマイナスでしかない
マーケティングその他の話なら他でやれ >>475
haswell以降はほぼ無視できる範囲というのが常識では にしてもSMTなんやかんやな話してるのを見ると
NorthwoodからUltraSPARC T1(Niagara)あたりの時代のアーキスレにタイムスリップしたのかと錯覚しちまう >>475
マーケじゃなく単純に設計の合理性だよ
STでは充填し切れない程のリソースを叩き込んでも上がるのは二桁行けば良い方
その僅かが欲しい故に面積効率を悪化させ、SMTで補償を行う
当然の判断だ
更にST要求するとクロックの上昇要求は必須、ここでも高段数の欠点を見かけ上カバー出来る
この手法は非常に相性が良いと言える
特に現存のCPUというデバイスに於いては 逆に演算器モリモリなのにSMT無かったりすると、何か理由があるのかと考えてしまう >>477
1コアで1スレッド時と2スレッド時で
1スレッドの差が無視出来る訳がないだろ
優先度の高いスレッド1個が全力で動きたい時も
別の優先度が低いスレッドが一緒に動作して
対等にリソースを使う
>>479
SMTが無くても性能は上昇する
SMTのおかげというのは単なるこじつけ
同じリソースをつぎ込めば当然SMTが無い方がシングル性能は上 別にSMTを否定してるわけじゃない
2スレッドくらいまでなら大歓迎
無理やりな主張が目に余ったので >>483
なんだそりゃ
>>482
対等にリソースを使うSMTはPen4の時代のものでしょ
今はそんなことない
*揚げ足取り対策で書いとくとリソースの競合がゼロではないけど >>482
SMTがあればシングル性能上げたときに出る無駄を効率よく分配できるだろ
軽負荷の処理で遊んでる間に別の処理出来るんだから無駄が無くなる
誰も性能が上がるなんて言ってない >>484
HTTの2スレッドは対等だよ
他のCPUはしらん
>>485
それはつまりマルチ性能にリソースを振るということ
SMT 8スレッドとシングルスレッドじゃ
設計の考え方が全然違うんだよ
8スレッドコアはスループットが非常に重視だが
1スレッド専用コアはレイテンシが非常に重要
同じ回路規模に対してどちらにどのくらい割くか
全く考え方が違う 1スレッド専用コアが成立しなくなったからSMTなんでしょ
>HTTの2スレッドは対等だよ
>他のCPUはしらん
pen4のことしか知らない人が
他の知らないCPUのことを断定するのはいかがなものか Armはこう述べてるみたいだな
https://news.mynavi.jp/article/20190222-775352/2
>Cortex-A65AEはArmとしては初めてSMTをサポートしたプロセッサであるが、この効用として示されたのがStall cycleの削減である 数値計算をやってきた経験上、並列化でSMTが有効なのって、IPCが低いプロセッサだけじゃないかな。
Xeonとかはかえって遅くなる場面が多いけどXeon phiは早くなったな。 気合い入れて1スレッド当たりの処理を効率化するとSMTの効果薄れるけど
適当に作るとSMTの効果大 数値計算
ガチガチにAVXで最適化した事があるけど
HTTは多少は有効だった
メモリ帯域はあまり関係ないけど繰り返しが多い重い計算
レジスタ数とL1帯域と演算遅延で
FMAを毎クロック2個動かし続けられるコードが
書けなかった
AVX512だとレジスタ数が倍なので
(この処理だと)1スレッドで問題はない >>493
そうそう
適当に作るほど効果がある
コードもだけどCPUアーキテクチャ的にもそうだろうね >>449
P4と970のフェッチおよびデコードパイプラインフェーズは、1つの非常に重要な点で類似しています。どちらのプロセッサも、ネイティブISAの形式の命令を、
CPU内で使用するためのより小さく単純な形式に分解します。P4は、各x86 CISC命令をより小さなマイクロオペレーション（または「uops」）に分解します。
これは、RISCマシンの命令に多かれ少なかれ似ています。ほとんどのx86命令は2または3uopsにデコードされますが、より長く、より複雑で、めったに使用されない命令のいくつかは、
さらに多くのuopsにデコードされます。970は、その命令を「IOP」と呼ばれるものに分解します。これはおそらく「内部操作」の略です。P4のuopsと同様に、
970の実行コアによって実際に順不同で実行されるのはこれらのIOPです。また、uopsのように、命令を複数に分解します。
いくつかの例外を除いて、ほとんどすべてのPowerPC ISA命令は、正確に1つのIOPに変換されます。複数のIOPに変換される命令のうち、IBMは2つのタイプを区別します。
割れた命令は、正確に2のIOPに分割その命令です。ミリコード命令が命令である2つの以上のIOPに分かれます。 PowerとかSparcみたいなUNIX系のハードをPC知らないやつに
渡して、「PCソフトインストしといて」とやったらどういう結果に？ SPARCはサポート終わったくさいな
ところで新しいAtomが凄いらしいね オラクルはSparcやめるけど富士通(Sparc64系)は継続だっけ？
京以降に出たSparc64系はHPC-ACEがあるし、そのうち
ヤフオクの鯖カテゴリで出てきたりして
新しいatomってこれだな
https://www.gdm.or.jp/pressrelease/2020/0924/363897 x86、今ならRyzen3にLinuxインストすればいいんじゃないの？
いやダメなのです、「PowerやSparcのようなUNIX系鯖用RISCじゃないと
そう、大衆向けじゃない専門的な機関等でエリートな職に就いてる人間が
扱ってる物を個人で入手し、「x86しか知らないやつとは一線を画す」って
感じでやるのが大事なのです。 ツッコミ待ちでふざけてるのかとおもったら、
ガチンコでした、みたいな 例のPower9のマザボ、やたら価格が高いのはIBM独自のI/Oが
付いてるせいみたい https://www.gdm.or.jp/pressrelease/2020/0924/363897
>「Intel Atom x6000E」シリーズ
> 従来製品に比べ、シングルスレッド性能が最大1.7倍、マルチスレッド性能は
> 最大1.5倍、グラフィックス性能は最大2倍に向上している
対Apollo Lake？
https://www.gdm.or.jp/pressrelease/2021/0112/376652
>「Pentium Silver N6000/N6005」と「Celeron N5105/N5100/N4505/N4500」
> 総合性能は35％、グラフィックス性能は78％改善している
対Gemini Lake Refresh？
. . Atom/SoC . PentiumSilver . Celeron
Goldmont . Apollo Lake . Apollo Lake . Apollo Lake
Goldmont Plus --- . Gemini Lake . Gemini Lake
Goldmont Plus --- . Gemini Lake Refresh Gemini Lake Refresh
Tremont . Elkhart Lake . Jasper Lake . Jasper Lake ApolloLakeの後継でるんか？
常時起動サーバーにTDP6.5WのBraswell載せてるから新型出たら欲しいな たしかAtom単種はJasper Lakeが最後とかなんとか Tremontふつうに買いたいのになあ。
一般向けの製品出るんだろうか。 NUCに載るものだとばかり思っていたが、
NUC搭載品の直接の後継じゃないわけね。
まあ何らかの形で出るんじゃね 大量購入する「客」が文教向けだってだけで、Gemini Lake などと同様に
NUCやITX MBも出るだろう。intel が客として遇する相手として
単体MBやベアボーンなんかがあまり語られないのはいつものこと BitCoinのマイニングって、行列計算だっけ？
行列計算アクセラレーター搭載してるPower10の出番だな Power10の行列アクセラレーターって
専用のレジスタと命令を用意するが演算自体はPower10コアの演算器使う
方式なのか。それとも行列計算に特化したカスタムGPU的な物をPower10と
一緒のダイパッケージに収めた物なのか？ 行列演算てすごく色々とあるからな
2x2と1000x1000じゃアプローチが全く違う 行列特化て512bitレジスタに32bit×4×4を入れて乗算とか正規化とかできるようになってればなるほどだが実際は無 理だよな。 POWERって機能はてんこ盛りだけど速いイメージがない でもPower自体は動作周波数は同世代のx86と同等
Power6あたりからその傾向になった でもApple Siliconよりコアあたりの性能悪そう x86
汎用整数命令も一新してほしいねえ
10年計画くらいで
64bit化の大きなチャンスでは
レジスタ数を増やしただけだったけど
次のチャンスはいつだろう 去年x64の改定があったみたいだけど、MSやAppleはArm化に熱心だしなぁ
>x86-64-v2・x86-64-v3・x86-64-v4というものがAMD・Intel・Red Hat・SUSEによって2020年夏に策定された
https://blog.goo.ne.jp/tof_1982/e/a5a25860f928e66839bd3cc9c83baeff 32bitとv3未満を切り捨てられたらいいねえ
コードを書く側としては Celeron/PentiumがAVXに対応してないとかいう、Intelの戦略のちぐはぐさよ お、マジかよ。
ようやくという気もするけど、これは良いニュース NEON搭載のARM版PCが現実的なものになってきたので
AVX2をケチる理由がないな
PC用にSVEはまだ見えてこないし。 やりくりするためのneonと
使い道なんかお前らが考えろでポン付けしたavxってだいぶ違うだろう >>533-535
専用レジスタセットを売りにしていない段階で MMX と同レベルと考えるべきす
https://developer.arm.com/documentation/dht0002/a/Introducing-NEON/NEON-architecture-overview/NEON-registers
ーーー
The NEON register bank consists of 32 64-bit registers. If both Advanced SIMD and VFPv3 are implemented, they share this register bank.
ーーー SIMDと言えばMMXより2年ほど先に出たUltraSparcのVISもレジスタ流用だったような >>449-450
>iOPSとかいう言葉が出てきたが、どうもx86でいうμOp的なものらしい
POWER4 世代の文献を漁れば見つかるすけど "internal" ops の意味す。例えば、
ftp%3A//public.dhe.ibm.com/software/mktsupport/techdocs/power4.pdf
ーーー
… A group contains up to five internal instructions referred to as IOPs. …
ーーー
ここからわ推測すけど、1個の PPC 命令→1個の iOPS への変換を行う理由わ ISA 規定のレジスタ数以上の物理レジスタを持つチップでも物理レジスタを直接指定できる様にレジスタフィールドのビット数を増やしているのだと思うす。
有り余るトランジスタ数を ISA の制限に囚われずに有効活用するための一般的な手法なのでわ？ 単純にPPC ISAが汚くてデコードしにくいから綺麗な形に変換してるだけでは？ >>536
NEONは128bitだからMMXじゃ力不足 32bitのNEONはVFPの64bitレジスタの流用だが
ARM64のNEONはSSEと同じような実装だぞ 吉田製作所が京CPUの贈呈受けて、レビューしてたけど
動画を見ると「一つもSparcアーキテクチャやベースになった富士通Sparc64-Ⅶ
SIMDのHPC-ACE」の話が出てこなかった件
まじでx86しか知らないんだな
これをきっかけにRISC系アーキを知ろうとかしないのか？ 吉田製作所は改造バカ一台の懐事情ぶっ壊れた版みたいなもんだと思ってる というか日本の動画ってRISC/UNIX系が少ないよな(ほとんどない？）
海外の英語圏の動画だと自作PCほどじゃないが、SUNやらシリコングラフィックス
なんかの動画が一定数あるし、https://www.youtube.com/watch?v=lEcw_oTKTa0&;ab_channel=Dodoid
こいつみたいに、若いのにUNIXハード持ってる奴もいたりする
日本ってメインフレーム⇒PCの流れなのに対し、海外はその間にUNIX系の
ワークステーションが間に入るんだろ？ 2021年3月1日のEE Timesが，MIPSは残ったと報じています。MIPSはMIPS RISCの発明者の
John Hennessy教授らが色々と親会社が変わるという歴史を経てきましたが，最近ではディープ
ラーニング用チップを開発するWave Computingに買収されて，Waveの一部になっていました。
しかし，昨年4月にWaveが倒産し，Chapter 11となり，再建計画が検討されてきました。
それが2月10日に破産裁判所の承認が得られたとのことです。それによると，Wave Computingと
その子会社はMIPSという名前になるとのことです。新しいMIPSの主要な出資者は
Tallwood Venture Capitalです。そして，Sanjai Kohli氏がCEOとなるとのことです。 ないな、知ってる限りじゃあ2006年ごろに出たSUNのUltraSparcⅢ1.6Ghz
搭載のUltra45ワークステーションが日本におけるRISC/UNIX系ワークステーションの
最後の製品。それ以降はSUN（現オラクル)も富士通。東芝もラックマウント
サーバでIBMもPowerのラックマウントサーバだな。ただ最近のラックマウントは
オンボGPUはあるみたいだが
ちなみに先ほどヤフオクが終了したが、東京足立のリサイクル業者が
Ultra45を10万ほどで出品していた。 Ultra45 サイズはフルタワーだが動作音が50db
CPUのUltraSparc3はTDP60wぐらいでPCのGPUより消費電力が低い
XVR100のGPUが標準で付き、全体の消費電力は同時期のPCより低めなのに
動作音は50dbとあって、静音ファンなどの静粛対策がされてないのが
わかる >548
日本的というとオフコンかな。
基礎科学や技術系のユーザーは内外でそんなに違わなかったのではなかろうか。
海外だって高価だったWSを誰でもほいほい買えたわけではないと思う。
国内はPCがappleIIでなく国産8bit機だったり98だったりはしたが。 >>553
新品は無理だが、中古でSparcマシンを
買ったユーザーと海外だと結構いたりして >548
・日本人で積極的に動画投稿するような集団と
中古コンピューターに凝るような集団は重なりが小さいのではないか
・EU+北米だけでも人口は日本の約6.5倍 X68KとかFMTOWNSに相当するマルチメディアスペックが高くて変わったOSのPCが外国になかったからその受け皿で売れたのでは？DOSの時代海外のPCはSVGA止まりでしょ。X-windowとか使いたいじゃない。 >>556
そういうのは海外だとMAC&Amigaが
受け持っていたかと
Amiga4000みたいな路線のPCもあったし 欧米だと吉田製作所みたいなやつがUNIX系の動画も上げたりしてんだろ？
PCだけにとどまらず、他のアーキにも手を出してあっちのコンピューター
文化の広さとオタの貪欲さがよくわかるよ 日本勢のPowerPCって言ったら日立だったのだが鯖とかスパコン向けでWS市場にはないみたい
WS市場というと少し前にARMワークステーションのニュースがあったがギガバイトが出してるのか
WSベンダーじゃねえ 日立のPOWER9つんだEP8000 S914にはタワー型があるが
サーバとして売ってるし2020年11月で販売完了になってるな Power/PowerPC系ならIBMが2000年代前半までx86系のWSと
一緒に出してたな。 Risc&Unixというスパコンや大型鯖に通じるエリートなコンピューティング
自作PCじゃあ、こういう要素ないからな RISCは4畳半的発想のアーキだろ
エリート的ロマンはVLIW >>563
発想はそうだが採用のスタートラインは
PCより高額なサーバやWSで底辺な
階層はPCはおろか、鯖やWSに触れる
ことすら無理だった。 なんだかさっぱりわからんわ
単に性能のわりに安いからRISCなだけだろ SparcやMipsの採用スタートラインがWSやサーバなどの高価かつ研究室などの
高学歴メインの職場での利用からスタート
⇒頭のいい偉い学者さんや技術者が使う、凄いコンピューター
⇒自分も中古でいいからそれらのRISCが入ったハード購入し権威にあやかる
⇒お前らx86なPCしか知らんのかよwww
こういう発想があるわけで こういうのは実務で触る奴は土方みたいなもん。
管理、指示を出す奴から上がエリート区分(もっと上からの場合もある) マシンパワーより、当時は、Internetに接続できるという立場の方がエリート臭が強かったよな。
パソコン通信サービスが接続できる様になったときは、「蛮族の侵入」みたいな大騒ぎだったっけ。 >>568
でも、実際の土建業にいるようなドカタじゃ
Unix系のハードの存在すら知らんわけだが もしも、x86で動くのがWindowsだけで Linuxも *BSDも存在しなかったなら
UNIXを担ったCPUがこんな端役にまで零落することはなかっただろう。
もしもGNUがなかったらLinus がOSを書いたとしてもOSSにはならなかっただろう。
つまりRISCの配役を狂わせた真犯人は Richard Stallman/FSF Powerの開発チームがiPhone用のAシリーズとして復活させてからずっと無双状態じゃん 林檎のAシリーズはPowerPCG5互換チップ作ったところが始めたんじゃなかったっけ？ 省電力互換チップを得意としてたP.A. Semiかな PowerやSPARCってCPU単体でってよりファームレベルでパーティショニング
出来るとかのが売りでPC系とは比較にならん気がする。
古めのしか触ったことないから知らんけどまだXeonやEPYCで
ハイパーバイザ要らずでリソース分割できる鯖とか無いよね多分 IntelのSub NUMA Clusteringとか >564
YAMAHA抜粋
RT/RTA/RTW 1998-2002 SH3、x86
RTX2000 2002 StrongARM 1コア
RTX1*00 2002-2008 MIPS 1コア
RTX3000 2006 PowerPC 1コア
色々x4 2010－2013 ARM 1コア
RTX***0 2013-2014 PowerPC 1コア、4コア
色々x8 2016-2021 ARM 2、4コア オフコン後継に富士通が売ってたPRIMERGY 6000はPCサーバーと
互換性がないx86マシンらしいが、ファームウェアとかどうだったのかな HiFive Unmatched、そろそろ入手できた人がいるだろうと検索して見つけた動画。
https://www.youtube.com/watch?v=a1fo9Cc1seU
2/22にuploadとはいえ、再生回数145回って、お前ら興味なさ過ぎだろwww >>579
https://www.fujitsu.com/jp/products/computing/servers/primergy6/catalog/catalog/ps6-3.html
サイト見たら、変わった機構があるらしい
>CPU動作時に発生するさまざまな実行
>命令を動的に一括変換し、最適なバッ
>ファリングを行うことで、アプリケー
>ション実行時の処理時間を飛躍的に
>短縮しました。
OCCTというみたい Zen4のサーバー向けは16chという話があるみたいだけど本当？ コア数が増えるらしいからメモリチャネルも増えるのは不思議ではない >>586
x86の多コアってそれでお茶にごすとこが
あるな、 1Sあたり16chが本当なら、DDR5-4800の場合、2Sで1.2TB/sとなって
大容量超高速にはなるけど
まあ1Sあたり8chか精々12chでしょ‥‥8chでも高速だし それと帯域や信頼性の上昇も良いことなんだけど、大容量になるのってがでかいと思う＞DDR5 ＣPU擬人化でもやって
Core-i5「わあPower10ちゃんは難しいお勉強が
できて凄いのですううう」
Power10
[っふ、、このぐらい簡単ですわ」
って感じでやればいいと思う。 >>587
お茶濁すってかZenCPUシリーズは上から下まで同じダイで無駄を無くすのがコンセプトの一つだからだろ 確かPower6からか?10進数サポートは Sparcも10進数サポートしてるな 6からだともう近年というレベルじゃないな
昔というほど昔でもないけど。 >>595
言語レベルのBCD対応は微妙にスレの主旨に外れるんじゃね。 COBOL相当の処理やらせたぐらいで問題を起こす他の言語とかライブラリがおかしいとも言える 昨晩までSUNのUltra45 UNIX-WSが10万でヤフオク出てたけど
落札するかどうかで迷ってるうちに、終了してしまった。
「10万？普通に今のBTOでも買った方がいいだろ？
いや、Sparc&UNIXというインテリな構成が重要で」
って感じで頭の中で葛藤してる間に終了。 AnandのMilanのレビューの対抗機種にAmpereなんて挙げられる様になっていたんだなあ・・・。 RocketLake対応のMBにAVX512無効の設定が追加されたのは草。 https://pc.watch.impress.co.jp/docs/news/1311603.html
11900Kやっぱり強いな！！
全世代ハイエンド10900Kにも余裕で勝ってるし
ZEN3ハイエンド5900Xにも勿論勝利している！！
せっかくこのスレでアムダー工作員どもが工作こき下ろしレスを垂れ流してたのに…ｗ
現実は、11900Kの勝利でした～♪
色んなアプリでの安定性やハードに使わない時の省電力性を求める一般人や
多いマルチコアでアニメエンコしない一般人や
ゲーム好きなゲーマーからは、RYZENなんてお呼びじゃないねｗ
ハイ、いつも通りintelの勝利でした～♪ 14nmに余裕で負けてしまうZEN3って何なんだろうね…
どんなに技術力低いんやら……ｗ インテル、170万ドルの募金を実施
http://www.itmedia.co.jp/pcuser/articles/1103/22/news075.html
NVIDIA OPERATION KIZUNA
http://www.nvidia.co.jp/object/japan-earthquake-tsunami-jp.html
エヌビディアは、2011年3月11日に発生した東北大震災で被災した方々を救援するためOperation Kizunaを立ち上げ、
募金総額はこれまでに275万ドルを数えました。
どっかの反日貧乏半導体メーカー"A" 0ドル 日本人ならインテル・NVIDIAの組み合わせ
韓国人と中国人はCPUもGPUも別のメーカーの物をどうぞ
パッケージや説明書に韓国語や中国語の表記はあるのに日本語がないしな 後藤弘茂って死んだの？
最近記事出てないけどどっかで出してる？ >>607
コロナ前から投稿頻度落ちてたし、引退状態でしょ
今は笠原記事が解説、大原記事が妄想を引き継いでる感じ
大原記事の独自妄想は当たることないが・・・ >>607
最終記事が去年の10月か。
亡くなったら元麻布氏程度の追悼はあるだろうから、なんか大病でもしたんじゃね。 >>607
本人は60代ぐらい？
今、本人のツイート見たけど5-6年前の
発言で更新されてない 日本はもう半導体の最先端ではなくなってしまったから詳しい話ができる人がおじいちゃんしかいないんだ >>615
DDR2が全盛の頃だったか、DDR3のWikiの日本語ページがいつまでもできず、
英語と韓国語ばかり書かれている時があったな。 >>613
それを喜んだクタたんがSCEの一員として招き入れようとした話、好き Intel Core i7-11700K Review: Blasting Off with Rocket Lake
https://www.anandtech.com/show/16535/intel-core-i7-11700k-review-blasting-off-with-rocket-lake
Peak Power(AVX2)
Ryzen 7 5800X 141W
i7-11700K 0x34 214W
i7-11700K 0x2C 225W
i7-10700K . 205W
HandBrake 1.32 H264>HEVC 4K(higher is better)
Ryzen 7 5800X 68
i7-11700K 0x34 60
i7-11700K 0x2C 60
i7-10700K . 58 HandbrakeでQSVやNVEnc使わないシチュってのは今や無理矢理過ぎだなあ。 Handbrakeなんてソフトを使う人はソフトエンコもするだろう Handbrakeなんていい加減なソフトを使う人は速ければ何でも良いだろう
微塵でもこだわりがある人が使うソフトじゃない ここはなんで一番有望なapple siliconの話がほぼないの
他が勝てる見込み全くなさそうなんだが N5のもの出してきてもね……
対応ソフトと言われてるものでも、まだこれは出来ないとかいわれてる代物だし 今後社会に影響を与えそうもないcpuより確実に社会に大きな影響を与えるarm
その中でも他アーキすら圧倒するapple silicon
3ケ月遅れでもプレミアムつけても外販して欲しい
ある意味人類の共通財
本体やqualcomや他社も頑張って欲しい ティム・クックが来日して馬車で二重橋を渡り出迎えの天皇を熱い接吻を交わす 以前Mac買って以来、Appleはハードは一流ソフトは二流というイメージ。余計なもん入れずにハードだけ売って欲しい その二流ソフトでもWindows subsystem for Linux(ぶっちゃけ全く使えない) よりマシで開発系かつGUIのOSとなると他に良い選択肢がないという。VS Codeすら最適環境がMacという冗談みたいな状態 >>633
本社から４か月遅れでもcpuを外販して欲しい
性能的に複雑怪奇なx86では対抗不能になりつつあると思う アップルシリコンが性能良いのって5nmでプロセス面で今のx86より上だから
なのが全てじゃないの？
プロセスがx86より微細だから、いろいろ機能積めるしTDPも下げれる >>637
pc初号機で既に爆速だからなあ
１０年前からmac進出を見据えた設計みたいだよ
from scratchだし他社より莫大なrd予算使ってると思う N5使ってるからってのは概ね正しいがアーキテクチャとしての差も無視できないだろう
例えばx86のデコーダーはArm比でトランジスタも電力も食うし結果発熱も大きい
ArmにはArmなりの弱点もあるがね そういうのもあってapple to appleの比較ができないから
M1そのものよりもrosetta2の評価がいいことのほうが感心した M1 vs Power10/SparcM12
でも同じような結果になりそうな
しかし、一般用途での使用を前提にしたベンチじゃなく
HPC分野を前提にしたベンチだと逆転される可能性ありそう Apple自身、一般人向けの説明に最大の特長として5nmであることをアピールしてるからなぁ まあadobeで爆速だのなんだのいっても、案の定プロキシありかなしかで大幅に変わるという普通のことだったり
GPU支援ないからlightroomccきついとかだったりで
誰だっけ、ヒカキンみたいな熱烈なマカーも、「Mac使うのやめたわ」と言ってたし M1スゲーとかいうやつらって、GPUの貧弱さには口をつぐむんだよなあ。 先日仕事でmbpのインストールをやったが、mac os自体が遅いな。
windowsがグラフィックドライバをカーネルに組み込むという狂った所業をした事は結果的に操作感を上昇させた。
cpuだけで製品の優劣はできんが、数学的高速化アルゴリズムの実装を困難にするavxとかまじ要らん。
同じ演算を複数実行するのではなく、異なる四則演算を同時に行えないと、本当の高速化はできない。 SIMD, GPU, ベクトルコンピューターの全否定か？ 前世紀で基本構成が止まってるOSの作者もAVX512はゴミと言ってたじゃないか。 AVX512
14nmには荷が重すぎただけ
命令強化はいずれにしろ必要になる
クロックもIPSもほとんど上がらないので AVXの追加命令で1.5～8倍のパフォーマンスと大風呂敷広げたEPYC対抗のSPシリーズが出る前に否定された瞬間である 本当なら家庭用のSkylakeからAVX-512を有効化するつもりだったろうけど、Palm Coveにしないと無理だったからね 10nmはクロックもAVX/AVX2と同じ程度にしか下がらんらしいから
10nmからが本命
AVX/AVX2がほとんど128bitx2なやっつけ命令構成
AVX512でやっとまともになる
富岳のSIMDより適応範囲は広い 1命令の実行コストがどんどん上がってるんだから
命令の内容もそれに見合った物にしていかないと
命令の中身、実際の演算処理にこそトランジスタや電力を割くべきなのに
今はフロントエンドの率が高すぎる 京のHPC-ACE(64bitFPUレジスタ256本)も3Ghz動作でPCレベルの
冷却構造だったらAVX512みたいな爆熱だったわけで >>651
インテルはそれをわかってたけど、
AVX512のソフト環境を充実させる
ためにあえて、14nmで実装したのかも 10nmがもっと早く来るはずだったから
AMDも対応するらしいし
あと5年もすればAVX512非搭載CPUはゴミになる Intel「AMDがAVX512対応したらAVX1024出すわ-」 Power11 SpacT6 (多分この世代でもこの系統はSIMD128bit止まりと推測)
「でもエンタープライゼスコンピューティングに置いては512biSimdが実装
されてるx86でも我々には敵わない」 命令空間的には1024bitに対応出来るようになってるし
命令セット的にも多少拡張を考えられてるけど
1024bitだとAVX/AVX2の時のように512bit x2みたいな命令になりそう
それなら素直に512bit演算器の数を増やした方が良い
少なくとも技術的には
マーケティング的には有りなのかも知れないけど AVXと言えば、理化学の人がHPC-ACE→HPC-ACE2は互換モード切替が必要だけど
固定長じゃないx86はAVX→AVX2→AVX512と切替なしで連続的に扱える
のが利点と言ってたな >>648
WindowsはカーネルとGPUドライバ分離されてね？
ドライバアップデートに再起動いらずなのは地味に凄い。
>>650
Linuxが前世紀で止まってるとか言っても、スパコンに採用されない他のOSが惨めになるだけや SWの命令長とHWの命令長を切り離した富士通のSVEが最高に思える SVEはSIMD長に依存したコードが書けない(書きにくい)から応用範囲が狭い
狭義のSIMD
科学技術計算用 データ構造が全てSoAなら良いけど
実際はそうではない アップルシリコンはDRAMオンダイとかオンパッケージ、SSD最寄り近く、への道筋が間違ってないということだと思うんよな
他の部分で見るべきところで情報が公開されているところは
シングルスレッドの速さや内部命令の発行数の多さは目を引く
あと予測分岐がよく分からない Appleの理想追求は応援したいね
それ以外は製造効率重視のチップレット化でメモリやストレージが離れる傾向だけど、AMDのAPUがどこまでSoCで頑張るのか注目してる >>651
そう思うわ
Zen4がAVX-3対応で、AMDは中途半端なポジションになったなて思ったが
IF等高速インターコネクト接続が売りになってるんだな まさか2021年になってもモノリシックカーネルが主流だとは90年代のコンピュータ科学者は想像もしなかっただろうなあ。 モノリシックvsマイクロカーネルという構図はCISCvsRISC並に意味の無くなった構図だと感じる。
今はどっちもハイブリッド気味になってる >>673
京以前だとx86+Linuxの組み合わせより
鯖向けRISC(PowerやSparc)のカスタム
&商用UNIXのカスタムって組み合わせの
スパコンの方が多い
地球シムもOSはＳolarisベースだったはず >>680
そんなバカな、と思ってぐぐったが違うようだぞ
地球シミュレータはSUPER-UXだとかで。
大本たどれば近い所だろうけどベースとは言わないんじゃないかな。 商用UNIXも生き残れるかなぁ。今となってはファイルシステムぐらいしかLinuxに対する優位性無い気がする。 >>682
ほぼ専用のRISCと組み合わせて使うことで
安定性を確保してる。
AIX+Power Solaris+Sparc x86が入ったPCで萌えなVtuber動画の配信
こういうのじゃないのです。
○○博士みたいな人が目をピキーンと光らせ、インテリジェンスにとっても
難しい計算をやってるようなコンピューターがいるのです。 SX-3でSUPER-UXが搭載された1989年にSunOSはあってもSolarisはない。
SUPER-UXは当初からSystemV ベース。Solarisは
Solaris 1（SunOSのリネーム）はBSDベース、Solaris 2（1992年）からSustemVベース UNIXって今は金融関係にしか使われていないイメージなんだけど
他にも使われているところあるのかな 牧野教授のHPC向けプロセッサの将来についての tweet が興味深かったので
https://mobile.twitter.com/jun_makino/status/1372575244762845189
ーーー
「階層キャッシュはもう無理で、プロセッサ毎にメモリをもつ形にならざるを得ない」とお返事した。
ーーー
CELL BE や 神威・太湖之光 の方向性が結局正しかったという結論になるすかね？
https://twitter.com/5chan_nel (5ch newer account) 5ちゃんの鯖もLinux(UNIXの一種)で動いてるはず 牧野先生はここ数年ずっと同じ主張で、今更興味深いもなにもって感じだが…
何をもって正しいとするかは知らんけど、XeonPhiは死んだぞ。まぁXeonPhiは、アレはアレで問題がなかったかといえばそんなことはないんだが…
ただまぁ、チップの中でヘテロジニアスとかNUMAにせざるを得ないってのは、今の時代すでに暗黙の了解になってんじゃないかね MacOSXといえばDarwinってな～んかぱっとしないイメージ（偏見） これが最先端だからなぁ
大容量L1キャッシュ
大容量L2キャッシュ
大容量共有キャッシュ
I/Oダイ
超バーストDRAM
ストレージクラスメモリ
超多値化SSD
(瓦HDD) >>686
家庭用ゲーム機のOSとかでも使われてるね >>690
>何をもって正しいとするかは知らんけど、XeonPhiは死んだぞ。
Larrabee のコアにローカルメモリなんて搭載されてないすけど何か勘違いしていないすか？ EPYCのL3とDRAMて、Xeonのxx-SPよりそんな近いの いわゆる “memory wall” を問題視した際に CELL BE 等のアーキテクチャが際立つのわ、こうした点す
https://pc.watch.impress.co.jp/docs/column/kaigai/1056229.html
ーーー
演算プロセッサはデータキャッシュを持たず、ソフトウェア制御のスクラッチパッドメモリを備える。PS3ゲームプログラマにとっては、馴染み深いアーキテクチャだ。
ーーー 2ch/5chはFreeBSDだったと思うがLinuxに代わったのか？ >>688 の話題わ、かつて "memory wall” と呼ばれた問題が現代～将来において "power wall" の主要な構成要素として立ち塞がるというコトす
この辺の話って過去にはシリコンフォトニクスが解決策として提案されてたすけど最近どうなってるすかね？ Xbox以外の据え置きゲームはいつのまにかBSDで染まっているようだ
勝ったのはOpenGL……というわけではないだろうが。 積層して4000bit超のバス幅にしてもだめ？
コア数が多すぎてダメって事かね？ 論外と切り捨てられても、技術の進歩で使えるようになったりするからなぁ… >>699
ひろゆき時代はFreeBSDで後期に過去ログ倉庫みたいなのにLinuxが使われてた記憶
sc分離後Linuxが増えたようだけど最近でもFreeBSD鯖導入の書き込みがあって
割合としてはよく分からん そこにはRDRAMの呪い、と言うよりRAMBUSの呪いがかかっているぞ >>704
DDRの延長線でどこまでいけるのかなぁ DDR5になって、同一周波数でも実効帯域が上昇してるし
容量もてんこ盛りになったんで
5年前と比べたら状況はかなり改善すると思う
Xeon2ソケットでスパコン向けも容量256GB、帯域614GB/sとかになるんでまあ で、これはDDR5搭載スパコン出荷初期の頃なので
3年後にはもっと容量も帯域も高くなってるかと（それこそ1TBで1TB/sとかね） マキーノはそれで解決するような問題で階層ダメだと言ってるのかね？
それならHBM系でなんとかなりそうな気がするが。 HBMだとどうしても一度CPUかまさないと、だからダメなんでしょ
富嶽みたいな特殊事例もあるけど、コスパ的にXeonやEPYC相手にタメはるのは
富嶽がプロセス進められても厳しいんじゃないかな LLCはMRAM系統にしてサイズを稼ぐのは駄目なのかなぁ
それかストレージアドレスキャッシュに採用する。
こっちならDRAMより低消費電力になるよ。 製造コスト増大と供給不足で
ダイサイズ抑えてチップレットがトレンド
更に3～2nmで導入が計画されてるHigh NAの次世代EUVはワンショット429mm2がダイサイズの限度になる
NVIDIAがやってるようなビッグダイがなくなる時代がそこまで迫ってる
チップレット以外はウエハー丸々使うとか積層とかしかない
https://pc.watch.impress.co.jp/img/pcw/docs/1165/543/photo006_o.jpg ロジックの積層はよくいわれてるが、始まる前から詰んでる
HBMとは違うのだ >>713
どっかのAIファブレスベンチャーかウェハー1枚丸っと使ったのを実際に作って、ネタCPUとして話題を呼んだよなw 去年の噂ではAlder Lakeはロジック積載じゃなかった? ロケットSの65wモデルがベース2.5GhzなのはTDP内に収めきれないからだろうね。
今使ってるのがコーヒー無印の8700/3.2Ghz ６C12Tだけど。これのi5モデル
(6c12t)比較しても、言うほどの性能差は無さそう しかし、まだ14nmか命令アーキでの優位性の無さをプロセスでカバーして
Risc勢と互角な競争をしていたインテルはどこに行った？ RISCと呼べるのはMIPSのみ
RISC-V？
そんなうんこしらん CISCとRISCどっちも違いがなくなったというけど、命令数ならx86とその他の
Power Mips Sparcなんかはかなりの違いがあるんだろ？
確か今のx86は3500以上の命令があるけど現行のPowerやらSparcって
そこまで命令多くないだろ >>720
この用法だとIntelがまともにプロセス先行できてた頃はRISCあっただろ。 というかPowerやSparcのバイナリがエミュ噛まさずにx86で動くなら
CISC/RISCの垣根がなくなったと言えるけど、現実そうじゃないから POWERのRはRISCのRだ
イニシャルDの中里みたいな言葉になってしまった 前世紀の時点でRISCというのは、
x86や68kのように個人用のコンピュータに使われるもの以外のものという認識だったと思う。
つまりRXマイコンは、 >>728
今でもスマホのARM除けば、Powerや
Sparcのハードなんてヤフオクで落札
でもしたり、そういうハード使う
金融や基幹業務でもしない限り。触れること
がない 最新つよつよゲーミングPC好きな奴にPowerやSparcの高度で技術的な解説を
いかにx86よりアーキが優秀か言ってみる。
[え？eスポーツとかできるの？」
「そんなの動くわけないだろ。それより高度な解析用ソフトならあるぞ」
「動画エンコないの？」
「ない、代りに研究室で使うようなソフトはあるぞ」
「あのなんか高いわりにグラフィックがイマイチなんだけど」
「コンピューターをグラフィックでしか見てないのか、地味に見えるが
拡張倍精度で浮動小数点演算を行ってるぞ」 極論ソフトが無ければただの箱(箱じゃない場合もあり) >>732
自作PCならそうだが、MACなら
そこに置いてあるだけでもお洒落感が
あるし、SparcやPowerみたいな
UNIX系ハードなら、インテリイメージが
あるから「x86でPCしか知らん階層とは
一線を画すと」やるのが好きな人には
そういうのがいる ﾌｰﾝ（ ´_ゝ`）
金属ラックにAMIGAやらSE30を動体保存しとくようなもんか。 alpha持ってるけど外見は冴えないミドルタワーだぞ。
「でもでも、中身はっ！」
中のMBはバッファローだからな？
「・・・」 >>735
今でこそ、Ryzenに劣るがかつては
最速を誇ったんだぞ
と言ってみる。 マキノ御大が言うには、CPUとメモリのスピード差がものすごく大きくなってきてるので
せっかく演算器を用意しても無駄になると。
だからメモリと演算器を同じスピードで動けるようにするべきだ、それには内蔵しかない
という主張だった。 AppleM1でメモリ内蔵に走り出したし、多分次世代ゲーム機もそうなんじゃない？
１０年後には外付けメモリという概念がなくなってきたりして。 失敗した時のダメージがデカ過ぎるSoCにそこまで内包するのもな…
例えばSnapdragon810が失敗作なのは誰もが知ってるわけだけど
容易に修正できないから暫くそのまま突っ走るしかなくて
国内全メーカーが爆熱で走り続けるチキンレースしてたし >>737
それができないからSMT
それにDRAM自体のクロックがそんなに上がらないからのDDR*なんだから
内蔵しただけでは解決できないと思う >>737
それは大きな問題だが、問題提起そんなもんなんだ、という気もする
HBMでバンド幅用意してそれに合わせてコア数増大させても、
コア間のデータ移動に困るようになるとか、そういう根源的変更迫られるものかと思っていた。 HBMにしろ別の方法にしろメモリをもっと近いところに置かないと伸びしろが減るのは間違いない
SMTはレイテンシーを隠蔽することは出来るけど根本的な解決ではないと思うので せや、CPUをカートリッジ型にしてそこにキャッシュメモリを置こう！ メモリ増設できないハンデはでかいと思うぞ
特に扱うデータが今はすでにペタ・エクサ級に肥大化してる
1000億人分のデータを管理しなければならない人もいるんです >>743
メモリはマジこのやり方だろうけど
今はサーバーとノートだからやれないんだろうなぁ メモリ混在すれば帯域は稼げるかもだけど、肝心なレイテンシの劇的改善はなくね？
>>743
Pentium II かな？ >>738
ゲーム機なんて前世代からワンチップだけど ていうか他スレでもみたな
どっかよその板から来た人なんかな eDRAM使ってたときがあるけどメインメモリはずっと外付け
メモリ含めたオンダイしようとしたのはPSPぐらい >>745
そこで出てくるのがストレージクラスDIMM L3とメインメモリの間が開きすぎ
容量も遅延も
レジスタ, L1, L2, L3 -------- メインメモリ, SSD, HDD DMI(Direct Media Interface)やメモリのバンド幅が倍増するくらい
手持ちと違いが生じた時くらいしかパソコンを買い替える気が起きない >>737
>マキノ御大が言うには、CPUとメモリのスピード差がものすごく大きくなってきてるので
>>688 のリンク先の tweet で語られているのわ性能の問題でわ無いす。微細化により演算の電力コストを下げる事わ可能でもメモリアクセスの電力が下がらなくなると言う話す
古臭いサーバー向け RISC を嬉しがる老害もいるみたいすけど、現代のプロセッサにおいて電力効率が最重要課題であることを忘れてわいけないす 富岳ではコアをグループ化しそれぞれメモコン接続してメモリアクセスする事で、
移動距離減らして省電力化しようってやってるようだ。
マキーノの主張をすこし取り入れた感じか。
混載はしてないけど近づける。 一番重要なワッパでどこもappleに勝てそうにないな 当面
msすら脱x86に密かに切り変えつつあるようだ appleでなくarmだけれども 脱というとニュアンスが違う気がするな。うちのソフトはCPU種依存を
できるだけ小さくするから、お前らハードメーカーで競え、
どちらが勝ってもユーザーもMSも困らないようにしとく、という感じ >>757
あとはどこまでスケーラビティを伸ばせるかだよな。
M1xとかコアを増やせばリニアに性能向上するとか無邪気に信じている連中の多いこと・・・。 Intelが2兆円超を投じてファウンドリサービスの拡充を目指す「IDM 2.0」を発表
「Apple Siliconの製造を目論んでいる」との指摘も
https://gigazine.net/news/20210324-intel-idm-2-strategy/
Appleを揶揄するCMを作りながら本音では
受注したいと思ってるのか アメリカ政府の意向でしょ
米国企業の最先端のファウンドリを必要としている 政府の覚えの宜しくなさそうなIntelしか残ってないというのがとても皮肉だ
しかしIntel7nmの時にはTSMCは5nmから3nmで
性能差は縮小しても勝てないと思うんだが。 結局資金力は正義だから国が投資を続けるならIntelは数年後に追いついてると思うぞ 結局のところASMLが独禁法に掛けられるのが先か販売先を増やすのが先かという所だからな。 独禁法はともかく露光装置を、TSMCやAMDよりIntelに優先して売れとかくらいはアメ公はやりかねないよな。
さすがにNikonと心中はしないだろう。 >>762
リンク先よく読んだらRISC-Vに手を出すとかかいてあったな。これだけは楽しみだ。 ワンチャンニコンにもチャンス到来？
キヤノンも日本政府から次世代半導体で支援受けるし(バラ色願望 >>770
本当に上手く行くならコテハンさん復活するかもしれんなぁ また団子とかﾃﾍとか女性蔑視のMacオタあたりがイキり始めるのか
まるで地獄だな... >>775
今はAMDや脆弱性スレでいちゃもんと嫌がらせを繰り返す自作ウヨのヤクザが大暴れ
Intelの調子が回復したらそれがピタっと止んでイキりコテハンが大暴れするぞ まあ3nmは1.7倍らしいので300Mtr/mm2なのでTSMCが勝つだろう。
十分な量3nmが使えるか？ それは知らんがね。
またI/Oチップレットが旧プロセスか 他社がx86IP使えるようになるっぽいけど、どこか作るかなぁ？ 途中送信
すでにカスタムx86プロセッサ導入してるMSは確実
amazonやGoogleなども環境さえ整えば追随すると思う 尼はGraviton発展させてくような気がするなぁ ほとんどの場合最も重要なワッパでarmに勝てそうもないのにx86に進出するかなあ カスタムx86でレガシーを捨て去た途端に高性能CPUに変貌 地政学的リスクヘッジでアメリカ国内での生産をするためかと 軍用に専用暗号化技術を組み込んだx86とか作れるよな
まあ自衛隊では費用出ないだろうけど 今やx86を使う動機は互換性重視の保守しか残ってない
Intel Fabは立て直しに入ったけど、あとは新生ヒルズボロが常人には理解不能なゲテモノ(褒め言葉)を作ってこれるかにIntelの未来がかかってる 最新の開発環境発のソフトしか動かないくらいに後方互換を捨てたら
x86ベースプロセッサの性能は高まるか？技術的に容易かどうか、ライセンス的に可能かどうか。
intelがそれをやったら白い目で見られるが他社発なら歓迎されるかも。 後方互換捨てたらx86-64の必要性ってなくないか…
トランジスタ削れたりはするけど… その前に整数命令用のAVX命令セットを追加しないと切れるものがない。もちろんAVXのみサポートとする。 >>787
ヒルズボロならやりかねない
少なくとも32bitは切ってくるかも 正確にはエミュレータじゃないけど近いアプローチはRossetta2だね
でもやっぱりx86じゃなくていいんじゃ… Appleと同じくARM準拠のスクラッチという選択肢はある
ハイファならやるかもだがヒルズボロはIBMのPOWERやってるチームと同じくアイデンティティの塊では？ >>796
整数レジスタの命令。
64bit化でまた多段プリフィクスを増やすという愚かな命令セットは不要。
AVXの空きmmmmmに押し込んで廃止したい。
本当はAVX512だけでそれ以前の全命令をカバーできるのでAVXとAVX2も不要。AVX512だけにして先頭のプリフィクスコードを廃止したい。 Appleみたく斬り捨て御免の歴史もあれはあれで困りもの
信者じゃないから尚更 32bit切り捨ててx86-64しか動かないけど消費電力半分みたいなCPU作って受け入れられるかどうか試して欲しいな。
まあ、今はCPU不足でそんなお遊びしている余裕は無いだろうけど。 AMD64がx86互換を含めた仕様だから切り捨てとか無いんや ARMは32bit切り捨てでしょ
x86ならできない事だ ARMの32bit切り捨てはAppleとGoogleがアプリを配布するプラットフォームまで握っていたからできたことだよね
MSはOSを持っていたのにそれができなかった 2ch読んでる感じではarmの32bitが腐ってただけなんじゃねーの AMD64は腐ったIA32を放置
むしろさらに腐らせて悦に入ってる ARMが後方互換切り捨てできたのって、採用されてるハードがモバイルメインの
安いハードだからだろ。
互換なくしてもハードが安いから。新しいのをすぐ買えて世代交代しやすい、
その一方採用されてきたハードがワークステーションのような高価なハードメインだった
PowerやSparcは互換を持たせる必要があった。 arm64はよく研究されていて命令長は32ビットと変わらないがデータ長やポインター長が64ビットで
メモリーを無駄にしていない、ＡＭＤ６４命令フォーマットは古典的で実証済みのすべて古典のこてこてだ
アレってDECのエンジニアが作ったのかな？ >>807
>arm64はよく研究されていて命令長は32ビットと変わらないがデータ長やポインター長が64ビットで
それ普通でわ？PPC ISA (= POWER ISA) も 64-bit アドレシングでも命令長わ32-bit で変わらないす >805
DEC (VAX >) MIPS > ALPHA
HP (x86+680x0+'HP 3000'+FOCUS >) PA-RISC > IA64
Sun 680x0 > SPARC
IBM ( midrange computer >) POWER ARM64は出した時期がOSSが広まってたのも大きいかもね
OSSなら新しいISAへの対応も早い >>797
汎用整数命令はx86には必須だよ
無いと条件分岐も関数コールもアドレッシングも出来ない x87, SSE, AVX, 16bitモード, 32bitモードは消えて良い
AVX512と汎用整数命令があれば良い
汎用整数命令は逆にもっとリッチに >>809
WSが68系からRISCになったさいは
互換切り捨てたけど、RISCになってからの
初期Sparc/Power⇒現行のSparcT系列
/Power9-Power10は互換維持してるだろ
でもARMの場合は3DOやアップルニュートンで
採用されたチップと今のスマホに入ってる
ARＭチップでバイナリ互換がない
それはスマホやモバイルなど安い価格のハード
だから互換捨ててもユーザーはまた新しいの買えば
済むから。でも価格が数十万以上のワークステーション
やそれより高価な大型鯖みたいなをそれができない 68000とか68020,68030と新型が出る度に互換性が無かったぞ。macOSがAレジスタの未使用bitを勝手に使うとかユーザーアプリがスーパーバイザーモードで動いてたとかアレとしてもこれはお互い様だ。 >>813
3DOはサターンより性能低かった
ゲハ的発言かもしれんが、何がしたかったのか後から考えると謎のハードだ もはやマシン語バリバリの時代じゃないんだから、命令セットの互換性にそこまで拘らなくても良いだろうになあ。
レジームチェンジで最新のスッキリしたISAが期待されているのが、RISC-Vなんだろうけどなかなか普及しないねえ。 火星探査のヘリIngenuityに載ってるPowerPC CPUって10年前のキュリオシティに載ってたBAE RAD750(一枚20万ドル！)と同じなのね。
一応、後継のRAD5500ってのもあったはずなのにZ80みたいに生き残ってるんだろうなあ。F-22のもこれなんだろうか。 >>815
3DOはポリゴン用のGPU搭載してなかった
のもあるし。あの規格を立ち上げた元
EAのアメリカ人が「任天堂みたいにソフト
メーカーからライセンス料を取るのは良くない
としてハードを通常のPCや家電と同様の
方法で売ったからコストをダウンできなかった。 ARMは変える気ないだろうけど
x86はIntelの技術者が変えたがってる可能性はある
かの後藤弘茂がx86最大の鬼門で誰も手出しできないとまで言われたデコーダーをOcean Coveではスクラッチする目標だった(現在この開発コードはキャンセル)
爆熱チップとして悪名高いPrescottはマイクロコードデコーダーという非常に野心的な挑戦が実装された。悪名の原因はこのデコーダーと90nmやらかしによるものだが、実はこのマイクロコードデコーダーがIntelの社運や不毛な64bit命令戦争からユーザーを救った事実はあまり知られていない
クロック至上主義(実メリット)、爆熱、16ビット切り捨て、偽CISCのP6からヒルズボロのやることは常人には理解不能なトンデモだが、後から振り返ってみると実に未来的・合理的・野心的なIntelフラグシップとして誇れる天才集団だ(セキュリティは最悪っス) UNIX的な文化ではアプリケーションソースの tarball のレベルで動けば互換
スマートフォンではアプリ開発の手間が一度で済めば互換
時間的に非常に長い視野で見れば
x86 系のバイナリ互換への依存文化の方がむしろ孤立気味に見えなくもない 此処で良く「スクラッチする」って見るけど、「ゼロから作る(build from scratch)」のスクラッチに「作る」という意味は無いから注意な。 スクラッチするだけなら引っ掻いて掻き回してしまうだけよね。 フルスクラッチしても構成はほとんど変わらないんだよね。ZenがIntelのパクリになってるのもそれが最適解だからでやむを得ない。
ただ打つ手がないわけではなく狂う草のようにあらかじめx64命令をディスク上で別の命令に変換しておいてから実行することは考えられる。
それで性能が上がるとは思えないが回路規模の縮小と消費電力削減には有効で高クロック化や多コア化を介して総合性能向上になるかも知れない。 今のx86の拡張命令まで含んだ命令セットってうまく詰め直したら32bit固定長に収まるのかね
いやもちろん32bit即値とかは落とすとして >>829
無理
AVXレジスタ 5bit x3
maskレジスタ 3bit
丸め 2bit
サイズ 2bit
アドレスレジスタ 4bit x2
アドレススケーリング 2bit
これだけで32bit 64
IA64
PS2
Crusoe
Prescott
Cell
Larrabee
Skylake
これまでソフトに頼ったアーキテクチャは滅んできた
生き残ってるのはKeplerだけ 期待を裏切って鳴かず飛ばずだったものと
期待通りに役割を果たし終えたものは全然意味が違う >>836
上で挙げられた例に後者のってあるのか？ 滅んだけどCellはNECと戦うために活躍した感じ >>833
サムネだとゲイツっぽく見える
>>838
NECと競合するとこあった？ >>839
BlueGeneの高密度実装でベンチ首位取り返して少ししてからロードランナーで引き離した印象だった
でも確認してみたら意外とBluegeneの時代が長いな。 Ryzen9 5950X
[ゲームも高FPSで動くし、動画のエンコも速い！！！」
Power10
[確かに君は素晴らしい性能だね、でもそれは大衆的なPCの世界での
話でしかないよ、私のように高度な金融やミッションクリティカルな
環境では、君の出番はないからねえ」
Ryzen9 5950X「何だとおお！！！」
Power10[では、私がいつも行ってる金融処理をやってみる？」
そして、、、
Ryzen9 5950X[なんだ、これ全然処理が終わらねえじゃねえか！！」
Power10「おや、まだこれしか終わってない？私ならとっくに処理しきれてる
んだけど」 そういうストーリーの創造を子供の頃から一人で頭の中で繰り広げ続けている人なんだろうか。 >>842
CPU擬人化
軍艦の擬人化の艦これやアズレン
車の擬人化のディズニーカーズと
同じ発想
今なら、競馬擬人化の馬娘だな 別に学術板じゃあるまいし気持ち悪いのも居るものと思わなきゃやってられんだろう。 >>840
>でも確認してみたら意外とBluegeneの時代が長いな。
そもそも Roadrunner と BG/P わ同世代だし、BG/Q わもっと新しいす。。。
大量の組込プロセッサと専用インタコネクトでスーパーコンピュータを構成する BlueGene コンセプトわ複数の世代の後継品が建設された点からも成功作と言って良いと思うす。
ただし神威太湖之光も CELL BE と同アーキテクチャに分類するなら、CELL もコレわコレで息が長いす。そろそろ次世代品が出るんだとか
https://www.nextplatform.com/2021/03/10/the-nitty-gritty-of-the-sunway-exascale-system-network-and-storage/ 「清濁併せ呑む」
わかっていてなのか、過ちか。”そうじゃない”言葉を見かけることが昔よりも増えた。
小説家登竜門であるはずの投稿サイトも惨状を呈している。 >>851
映画版で言い直したから……間違ってないから…… >>848
AMDの方がドヤ顔してるイメージだから
そんなドヤ顔してるとこにインテリな
IBMpowerが出てきて、「底辺でしょ？ｗｗ」
と感じで一蹴する 具体的にどんなのが速いんだろうか
10進は速いよな？
あとエラー訂正とか？ ソフト環境の話で
CPUアーキテクチャの問題ではない
と思う 団子が（EPYCのような）MCMだとOSが扱えるコア数に制限があるから性能向上はここまでって初代EPYCの頃にさも常識のように言ってたけど、今考えると無茶苦茶出鱈目ポジショントークやったんやな >>857
OSじゃなくIF (Infinity Fabric)が認識できるコア数じゃ?
実際はその壁を超えるべく改良を続けましたとさ あの時はNaplesと同様の構造前提での話だったからInfinityFabricの改良より
I/Oダイを独立させたのがポイントだと思う >>857
コア数に制限かけられたのモノリシックに拘ったIntelでしたね AMDのMCMは良いMCM。
IntelのMCMは悪いMCM。 あぁ、なるほどそういう事か。全く事実無根ってわけでも無かったんだな。
団子の言い草だと未来永劫絶対に直せないみたいな感じだったけど、当然そんな問題を放置するわけが無かったと。 奴の主張だとコア数よりソケット数の制限の方が主題で
その辺りは今も解決していないというというかAMDは2ソケットまでに特化した戦略をとってる
確かにIntelが予定通りに製品を出せていれば4ソケット以上の市場は食われなかったんだが今は御覧のあり様
SapphireRapids以降IntelもMCMになる予想だけど解決するのか4ソケット以上は切り捨てるかが注目 いや団子が言ってたのはNUMAノード数だったかと
ルーティングかまして解決できるらしいが、まあその点効率性が悪いとかなんとかで。 >>868
あのゲームのこと知らないとただの変態告白だぞ >>870
普通は知らんだろ
俺はあのゲームで初めて知った コンピューターのCPUはそれを製造してるメーカーにより種類分けされる
〇か×かとやったら。そこらの一般人の大半が〇と回答するな
命令の概念がない >>873
台湾委託拡大らしい。もう生産撤退するつもりじゃなかろうな？ >>877
どれだけプロセスルールが古くても国内製造辞めるのはアカン
軍艦作るよりよっぽど国防になってる Arm、10年ぶりの新アーキテクチャ「Armv9」。富岳のSVE改良版やコンフィデンシャルコンピューティング機能追加
ttps://pc.watch.impress.co.jp/docs/news/1315481.html やっと来たか
富岳も本当はARMv9を使いたかったらしいが Appleが最速で採用してくるだろうけどいつ頃になるかな XeonやEPYCが10進数やデータアナライズ(sprac-t系のM７世代から採用)
を搭載してない理由は? 不要だからかな
x64で10進命令削除したくらいだし。
実際データを文字列や10の累乗倍した二進整数で持ってるからBCDやDPDの演算て使わないし。 >>884
そこらへん、10進数持ってるPower系とは
設計思想が違うんだな、
あっちは金融用途が多いから持ってる
みたいだが。 10進の超越関数まで使えると便利だけどそこまでやるコストがね。加減乗算は10進である必要がないし除算も有効桁数が限られる場合は10の累乗倍して整数化してしまえば10進いらないのよ。
設計の古いDBだとBCDでデータ持ってたりするからそういう用途ではありがたいかもだけど。 BCD演算って、専用命令用意しないといけないほど量的に問題になるのかね。
今のCPUの性能なら言語での実装で充分じゃないの? >>887
Powerがわざわざ備えてるってことは
そういうことでは？ ただの惰性だな
CPUが持ってる10進演算機能を金融がそのまま使うわけが無い
丸め方が独自なので そんなもんなのか。
まあたぶん削除したら依存するベンチ提示されて前の方がって言われちゃうしな。 Powerの10進数はPower6から対応になってるな
IBMのメインフレーム需要をある程度担うようになったからか？ ARMv9やたら自信満々だな
x86エミュレートも性能上がるんかね >>893
それは>>879の記事の誤りでもう訂正が入ってる ですよね～･･･まあ性能向上は歓迎
x86でない分野が広がりそうだ WindowsでAVX-512の変換が可能になったりするのか
SVE2含むのであれば ARMv9って例のAppleのx86エミュ高速化裏技拡張がバックポートされてるの？ 裏技についての解説は掘り出したらこれだったっけ。
https://yamasa.hatenablog.jp/entry/2020/12/07/041649
TSOモードって、Apple独自の拡張だっけ?もともとあったっけ? >>896
単純な要素ごとの演算しか変換出来ない
512Fのごく一部だけ
AVX512のおいしいところは使えない 再掲
https://iphone-mania.jp/news-356565/
現状M1のシングルスレッド性能に勝てるのは、200W超wの11900Kのみ。滑稽すぎて。
プロシューマーまで行かないなら、現状でもマルチだって充分な性能な上に、
マルチでガンガン回す様な用途向けのM1X-Mxはこれからが本番。
なんで酒屋はこんなに現実を無視した逆張りが好きなの？ Apple-M1vs Power10 SparcT5
とかやらないの？
MACオタはPowerやSparcを古臭い鯖向けRISCと言ってたけど
それは業界人として、PowerやSparc系を使い倒した結果言ってるのかな？
それとも個人的は興味があるけど、PowerやSparcに興味あるなんて言ったら
古い人間扱いされるから、ARMに媚びを売ってるのか？ >>900
インテルがゴミを開発してる間にAMDは…
【笠原一輝のユビキタス情報局】「Ryzen 7 5800U」はApple M1を上回る性能で、Intel並みの長時間駆動を実現 - PC Watch
https://pc.watch.impress.co.jp/docs/column/ubiq/1315668.html >>902
そりゃMACオタなんだからAppleがPowerPCこそパワーと言えばそれが至高だし、Intel最強と言えばPowerはゴミクズだし、これからはArmと言えばあれほど持ち上げていたIntelを投げ捨ててAppleシリコンこそ神と言うようにできている 2023年に7nmっていうのが実現しないといよいよまずいことになりそうIntel MACオタは終始一貫POWER推しの姿勢を貫いてて感心する >>907
あ、そうなの？
てきとうなこと言ってごめんちゃい POWERって何が凄いのか正直わからない
PowerPCはMIPSに代わるIPとして売り込まれたのはわかるけど、Armの台頭で今や絶滅寸前
PowerXCell続けたほうが特徴あったと思うけど、SPUはPOWERじゃないしな PowerPC何がすごいの？早いのか？省電力なのか？安いのか？メリット何？
中身を知らないで信者やっているのか？ Powerアーキテクチャがすごかったのも今は昔
SIEに捨てられAppleにも捨てられ…… Powerは高機能RISCの先駆者。
それまでの低機能命令だけで高クロックで性能を稼ぐRISCと異なりCISCにもない高機能命令を実装することで性能を叩き出した。とにかく命令が多く128bitSIMD命令の実装も早かった。 ネットワーク機器とかの組込み系ではいまでもチョイチョイ見かけるけどね
PowerPC
それも大分ARMに浸食された感あるけど >>912
なる
今のPOWERも機能だけはてんこ盛りなのはそういう流れからなんだね
ありがとう 耐放射線市場でPowerPCライセンス品を軍需メーカーが作っている
だがそろそろ見切り時じゃないか >>918
面白いね
もし廃炉ビジネスや宇宙空間やその他極限環境下の市場が成長するとどうなるかわからないね
既存の原発や核融合が発展するというシナリオも考えられるけど >>918
SBC一枚で30万ドルらしいぞ。やめられないな。 ARM 1強は良くない
競争が無いと
MIPSが死んだのが痛い >>921
死んでないけど
思想がオープンでなかったのかな ARM1強というよりTSMC1強だから
TSMCと同等のファウンドリがたくさん出来てほしい
今は半導体製品が高すぎる
ビデオカードとか高すぎるんじゃ
ビットコイン氏ね RISC-Vがきてないのが痛い
ArmがソフトバンクやNVIDIAと危なくなってきてるのにポストIPが育ってない
MIPSはSCEが切った時点でこうなる運命だった。AppleがPowerPCを切ったのと同じ
こういうチャンスを狙って日本で技術を温めてないのが勿体ない HiFve Unmatched 注文した人の続報が出てないなあ・・・。気にはなってるんだが。 >>909
PowerPC自体はx86ポジション狙いで出てるだろ
実際、出たころは同時期のPenium系と比較
してベンチやってたし >>912
>低機能命令だけで高クロックで性能を稼ぐRISC
これだけど、初期のMipsやSparcは30-40Mhz
ぐらいで386/486と変わらないんだよね。
それでも性能ではそれらのx86より上だった。 >>927
1クロックで1命令が確実に実行できるのが効いてたのかもね RISCでx86よりクロック高めだったのがDEC-ALPHAだけ
他はMipsもSparcも同世代のx86よりクロックは一段低め
それでもSpecCPU上ではx86と互角以上だったのは。
単に低機能命令だけの作りじゃなく、よく使われると思われる
(当時のRISCの設計の判断で)複雑な命令はある程度持っていた
からだろうな。
それに70-80年代のソフト資産がないからx86と違い互換を維持する
ことにトランジスタを使う必要がなかったのもあるな
初代Pentium⇒前世代の486だけでなく8086からの互換がいる
SuperSparc/Mips-R4000系⇒前世代と互換維持できればOK 2011年に出たOracle/SUNのSparcT4が40nm.2.85GHz 8コア64スレで
TDP240W だがプロセスの世代とコア/スレッド数考慮したらTDP240W
って結構、電力抑えてる？
x86で40nmプロセス 8コア64スレッドなんてやったらTDP240ｗじゃすまなく
なるな。 命令自体はx86の互換性維持で問題ではないんだよ。x64で削除されたような使用頻度の低い高級言語向け命令はマイクロコードで処理して遅くても構わないから。問題はバイトアラインされていないマルチバイトメモリアクセスができることでこれでメモリアクセスのハードウェアがいきなり複雑になる。
MIPSとSPARCはパイプライン処理を前提としていて処理に時間を要する命令の実行時間を1クロックではなく2クロックにした遅延スロットを盛り込んでいるがゆえに初期においてはパイプラインストール少な目で高クロックかつ高スループットで動いたが半導体ロジックの動作クロックが上がるにつれメモリアクセスが追い付かなくなりスーパーパイプラインとスーパースカラでロジックが高速化すると遅延スロットは面倒なだけで高速化に寄与しなくなり破綻している。 CISCの大抵の命令が1クロックで実行出来るようになってRISCが破綻 一応RISCのARMがJavaScript専用命令みたいなの持ってる現代 javaも大元はCPUの命令セットとして考案されたんだよな、。
SUNがそれ用のJAVAチップを出す予定だったし ガベージコレクションが前提のcpuとか実現性無さすぎ。
オブジェクト指向とか無くすべき物だな。データと実行可能エリアの区別をつけないモデルは永遠にセキュリティの穴であり続ける。 GCはハードでやったらもっと高速化できるってなんかで見たが、
素人からするとGCを支援する命令くらいはあってもいい気がする
でもメモリモデル変わりすぎるから無理なのかな CPUにFPGAが載せられるようになったらGCはそっちに任せるようになりそう ガベージコレクション用のスレッド走らせれば済む話じゃあるまいか。 Zen2→Zen3 IPC2割向上 Coffee⇒Roket IPC2割向上だが
互換維持しながらだとこれが現状？
PentiumD→Core2DUOはどの程度のIPC向上だったけ？
2割どころではなかったような。 h.264やhevcと違ってFP使ってたh.263エンコーダーでは倍の性能だったけど
ゲームその他では2割ぐらいだったはず >>942
PentiumDとCore2は設計思想が違うから
参考にならん PentiumDの炭の3.2Ghz2コアじゃ、Core2DUO 2.66Ghz2コアに
かなりの差を付けられてたはず
同等な性能になるには炭を5Ghz近くで回さないと」無理だったかと IPCか
pen4自体がpen3よりIPC悪化してたから
Bull → zen並みに向上できたのよね >>946
定性的には常識レベルの話だが数字突き合わせてみると面白い IPCと言えばitanium2が1,6Ghzあたりで3Ghz超のPen4HTと
整数は互角の浮動小数点はそれ以上だな (SpecCPU2000計測)
でも実アプリで動画エンコとかさせたらpen4に勝てないのか？
ちなみに以外と思われるが。SpecCPUだとビデオ圧縮が
整数ベンチの項目になってるんだよな、
え？って感じだけど Pen4はクロック上げて性能上げる方向に振ってたからね
そして思ったよりも早く限界が来た 個人的にはPen4で4Ghzごえとか無理っぽいと見てたけど
お世辞にも簡素とは言えないx86の命令セットだし Pentium4 631で8GHzまでオーバークロックできてたはず >>952
2007年のGigaZineの記事にあったな
https://gigazine.net/news/20070124_pentium4/
液体窒素使用。
いや、こういうのじゃなく、通常の空冷で8Ghz
行ったら凄いけどさ、
日本での4,5Ghz達成もガス冷却使ってるしね 整数パイプは倍速で動いてた＞pen4
>>949
SIMDに相当するものってあるの? >>954
Itaniumは初代からx86同様にSSE系命令
を持ってる。
AVXは対応してないみたいだが >>955
その手の記事見て思うのは。
液体窒素のような一般とは言えない
冷却で高クロック達成するのって
車で言うと。排気量小さいエンジンを
ニトロで無理やり馬力上げて。
大排気量エンジンに対抗させてるみたいで
「無理してんな」って感じだな >>956
ならIA-64が主役にさえなればエンコードとかも早かったかもね >>954
それ間違い
スループット0.5clkからクロック周波数が倍だと思っちゃった人が記事にしただけ >>958
コンパイラに頼るアーキテクチャは
バイナリの寿命が短いからダメ >>961
IA64はそういうVLIW系の欠点をなくした
アーキじゃなかった？ たまにAMDのサバ向けをEPICとか書く人がいるが、EPICはIntel製品やね
>>962
その点に関しては解決していたという事だね
もっとも同時実行数を増やすまで世代を重ねられなかったが IA64と言えば、Itaniumが出たころにトランメタの立ち上げに携わった
ロシア人エンジニアの開発したElburusの記事が載ってたけど
(当の本人は旧ソ連で軍用システムの開発に携わった東の第一人者)
AnandTechの記事だと製品化されてロシア本国でこれ搭載した製品が
出てる模様
日本で記事が出た際はPowerやIA64並みの性能ってことだったけど
実際にロシア本国で出てるElburusは実行性能どの程度なんだ？ >>965
SIMDはあるようだが、SSEとかAVXからどの程度コードモーフィングしているのかわからん。 >>957
F1だって意外に排気量小さいけど、液体窒素使うOverclockって端からそういうモノなんじゃないの？競技的な。 >>962
>>963
欠点を少し減らしたというだけ
どうなるかわからない未来の実装技術に
対応出来るなんて事は無いから
実行のヒント情報としては
今のx86系の内部命令に比べたら
ほとんどゼロと言って良いくらい >>967
野良レースじゃね？
そんなの誰が褒めるのか、って自己満足要素が強い。 動画圧縮で重いのは動き検出、座標ずらして差分の総当たりだから整数で合ってる 10万トランジスタの規模で制御回路を簡略化して演算パイプラインが効率よく動く命令セットを考えたのがRISC。
100万トランジスタで複数パイプラインを動かすスーパースカラの時代になるとあらかじめ複数パイプラインに向けて命令を用意するVLIWが現れた。特に2パイプラインの時代には非常に有効であった。
1000万トランジスタでは複数パイプラインの管理を実行中の命令の状態を見ながら動的に行うアウトオブオーダーが可能となり静的管理しかできないVLIWでは太刀打ちできなくなった。
1億トランジスタではベクタ演算器を実装するSIMDが常識化することになる。中身はほぼ昔のスパコンでありスパコンへの応用例も多い。 SIMDやアウトofオーダーのような高速化機構を除く
基礎構成の回路数がRISCの方が今でもx86より少ないわけだろ。
それだから、x86と同じプロセスで製造されてるならば
x86よりも高速化機構を多く載せて、CPUコア数もスレッド数もキャッシュも
x86より多く備えることができるって計算になるはず RISCも含めて今はマイクロアーキテクチャに最適化された内部命令に一旦変換してから実行することが求められる。
複雑な演算器を実装することができるようになったためそれを使い切る複雑な命令が求められるようになり、複数の外部命令をひとつの内部命令に変換することも必要になった。
その変換回路の規模が多少変わったところで大勢には影響ない。
最終的には変換後の内部命令がキャッシュ上で動くことになるのだから。 >>971
書いた通りの意味だけど
どの辺がわからない？ 複雑な演算機が実装可能になったから、それを使いこなせるように
複雑な命令が必要になったか、
ある意味CISCの逆転?
32bitを切り捨て完全に64bit化したx86が今の時代に最適な命令セットとか？ >>976
x86-64は無駄な変長命令が多いし、レジスタ本数だってもっと多くてもよかった。
どっかでグレートリセットはした方が良いと思うな。 >>607
DOS/V POWER REPORTのコラムは続いてるね
先月末の最新号で20年代後半にCPUはもっとAI向けになると後藤さんらしさ溢れる超短編未来小説になってる ゼロから理想的な命令セットを作れば平均的な命令に必要な情報量が32bit弱であることから16bit単位の可変長で大半の命令は32bitで一部の使用頻度の高い命令は16bitとしたものになる。短縮命令付きRISCがこれに該当する。ただし短縮命令付きRISCは小規模な回路でそこそこの性能を目指しているため48bit以上の命令が不十分だ。
そこは独自に拡張命令を定義できるようになっているが既存の命令を無駄にして互換性を損なってまで実装する意味がある命令は少ない。結果としてx64/AVXに対して優位性を発揮できていない。
AVXには整数レジスタを64bit32本3オペランドに拡張した命令に相当する命令コードが未定義命令となっており実は未使用になっているだけの可能性もある。 脳を越えるのに必要なのは計算力ではなくアルゴリズムの成長だろう >979
機械学習を得意とする回路は、まあ電卓の回路並にそこらじゅうにあるようになるだろう。
昔はただ知識が多いだけでも能力の一つに数えられたが、今は検索がある。四則計算には電卓がある。
この先は、判断力のうちの機械学習でもできる範囲は能力にカウントされなくなる。
徐々に、能力そのものではなく、補助機械を使いこなす能力の方へシフトしている。シフトできることが人間の強み。
四則電卓よりも関数電卓、関数電卓よりもMATLABやSageMathを使いこなせる方が有利。
機械学習にも「関数電卓」はあるか？ IA64って当時基準で駄目だったの？不治の病があったの？ 本来MMX PentiumやPentium III-Sのような保険扱いのNetburstが奇天烈な発想と熱量で本気出してきて本流を乗っ取った
止めにAMDもx86の64bit拡張でハンマー振りかざしてきてゲイツも寝返っておしまい IA-32互換ハード使うよりエミュレーションの方が速かったとかで
Efficeonでよかったんじゃないかな感 IA64はhpのPA-RISC指向が強すぎて重厚長大になり過ぎ、難産だった印象。いろいろ盛り込み過ぎの割にエコシステムが出来てなかった。 > DEC (VAX >) MIPS > ALPHA
> HP (x86+680x0+'HP 3000'+FOCUS >) PA-RISC > IA64
HPはCompaq経由でALPHAなども使える立場だったし、色々持ち過ぎというか
知りすぎというか、あのCPUを止めるのに、この要素を入れないの？ってなっちゃったのかもな >>990
でもPA-RISCってVLIWなとこあったか？
ぐぐってブロック図見ても普通にRISCって
感じだけど JavaScriptの高速化に血眼に取り組んでいたら
いつの間にか覇権を取っていて草 当初SunMicroSystemsがJavaで目指してた目標の一つシンクライアントは
やっとこさ実用化されてきてますな
Javaじゃないけど Sun-RayとかいうMicroSparc搭載のシンクライアントマシンを
出してたな、 intelのパイプラインとかまだ信じてる人がいるんだ。
インテルのアーキテクチャ最適化マニュアル読んでない、つかアセンブラでプログラムした事が無いって言ってるのも同じ。 このスレッドは１０００を超えました。
新しいスレッドを立ててください。
life time: 81日 6時間 5分 4秒 5ちゃんねるの運営はプレミアム会員の皆さまに支えられています。
運営にご協力お願いいたします。
───────────────────
《プレミアム会員の主な特典》
★ 5ちゃんねる専用ブラウザからの広告除去
★ 5ちゃんねるの過去ログを取得
★ 書き込み規制の緩和
───────────────────
会員登録には個人情報は一切必要ありません。
月300円から匿名でご購入いただけます。
▼ プレミアム会員登録はこちら ▼
https://premium.5ch.net/
▼ 浪人ログインはこちら ▼
https://login.5ch.net/login.php レス数が1000を超えています。これ以上書き込みはできません。
