CPUアーキテクチャについて語れ 49
レス数が1000を超えています。これ以上書き込みはできません。
!extend:checked:vvvvv:1000:512
!extend:checked:vvvvv:1000:512
!extend:checked:vvvvv:1000:512
↑
次のスレを立てる時に上の文字をコピーしてください
前スレ
CPUアーキテクチャについて語れ 48
http://egg.5ch.net/test/read.cgi/jisaku/1590660858/
VIPQ2_EXTDAT: checked:vvvvv:1000:512:: EXT was configured シーダミルコアのC0からなんで性能よくなったんだ？ ARMのライセンス料が4倍ならAppleなどの
ハイエンドのスマホを売ってるところは
まだマシだろうけど、ラズパイとかは
ローエンドだと厳しと思うけど、RISC-V
とかに移行しないかな？
ARMからRISC-Vに移行しても、それなりに
やれそうなのがラズパイと思うから期待した
いんだが 最大4倍って言ってるから高性能コア高くするだけでしょ
エンドユーザー向けには低性能多コアが流行り、
利益が望めるサーバ向けには高性能コアが搭載されるようになる その理屈だとソフバン税回避のために低中性能多コアばっかにならんか cortexのコスパが良すぎるせいでqualcommとsamsungは独自コアの開発をやめてしまったが
cortexが4倍に値上がりしたら開発を再開するかもしれないな ソフトバンクって子会社を再上場して資金を調達するのは
携帯ではよくあるけどARMでも同じようにするのかね？
しかし、ARM社の利益がそこまで下がってるとは意外だった
ArmはなぜIoT事業を切り離すのか、表と裏から読み解く (2/2)
https://monoist.atmarkit.co.jp/mn/articles/2007/16/news043_2.html
>では次に裏から眺めてみよう。ソフトバンクが直近で1兆4千億円もの
>赤字を出しているのは周知の事実であり、これもあって同社は現金化
>できる資産を売却するべくいろいろ画策している。Armも当然その
>対象ではあるのだが、あいにくと今のArmはかなりバランスシートが
>痛んでいる。
> 図3は、2019年第4四半期のArmの「Roadshow Slides」からの
>抜粋であるが、ソフトバンクがArmを買収した2016年に約7億ポンド
>あった利益（Adjusted EBITDA）が、2019年には約2億ポンドまで
>減っているのが分かる。
>仮にArmが（再上場になるのか、別の会社に買収されるのかは
>置いておくとして）再び売却となった場合、この利益率の低さは
>必ず問題になる。
> 今回の発表の文面が「Armから提案した」となっているのは
>象徴的だ。行間を無理やり読むとすれば、Armはソフトバンクから
>「再売却を念頭に、企業価値を短期間で高める（＝利益率を大幅に
>引き上げる）」方法を提案することを求められたのだと思う。
>その回答が「ISGのほとんどをソフトバンクおよびその関連会社に
>移管することで、その売却益によって利益がかさ上げされ、ISGに
>掛かっていた経費のソフトバンクおよび関連会社への付け替えで
>コスト削減が可能になり、Arm本体の今後の利益率が向上する」
>という今回の提案につながったのではないかと思う。 >>10
それが目的なのかね？
今更新規ARMコア作ろうというところあるんだろうか
AMDは再チャレンジする？ >>10
Cortexがコスパがいいのは独自コアの方がライセンスが高いからだぞ。 ライセンスの値上げによってARMのマイクロアーキテクチャが乱立するならゾクゾクして楽しい 標準コア＜セミカスタム＜独自コアという現行の料金体系のままならそうはならんと思う。 独自コアのほうが高いならAppleとしたら
4倍アップはかなり痛いね >>17
Appleならキャッシュで買えるなｗ
それが狙いだったりして。 AppleはRISC-Vに食い込んで荒らすのかと思ってたけどARMと心中するつもりのようなので安堵
まあARM系IPを使っているプロセッサも(たとえば富岳なんかも)もう表向きの命令セットなんてバイトコード程度の価値しか無くて
プロセッサが読み込んだバイトコードをマイクロopコードに分解してパイプラインにみっしり充填してどれだけ回せるか…って世界なので
マイクロアーキテクチャのフロントにどこの命令セットを採用するかなんてCPU全体の設計規模から考えたら1/3程度とか1/4とか、あるいはもっと末節かもしれない。 せっかくArmアーキテクチャ系に一本化する方向性を公にしたのに
今更RISC-Vにも浮気する、とかはならんでしょ
早々にRosetta 3とか作らなきゃあかんよーなるし いやだからMacをARM化ではなくRISC-V化する方向へ先陣切るかと思ったけど
Appleはそんな甲斐性は無く他者の実績を提供させ自分のものにしたら囲い込むゲス企業だから最後尾グループなんだよな いくらAppleでもそこまでユーザーを混乱させるような事はしないだろう
短期間でx86→ARM→RISC-Vとか だから先の無いARMではなくRISC-Vで先陣を切るかなとちょっとだけ期待したのだが
Appleは開拓者意識など元から無かったのだな…って話だよ何でそういう変な絡み方するかなあ
まあARM Macは観測気球で結局x86を捨てられない(なんだかんだ言って最もパワフルなISAはx86なので)って可能性は高いし
高飛車な態度取っておいて7nmか4nm世代で軌道復帰したIntelからいやもうお前いらないですと三行半付きつけられたら傑作なんだけどなあ appleのARM移行のせいなのかMac板からなだれ込んできた信者みたいな奴増えたよな ソフバン禿が買った時もやたらと持ち上げる変なのが湧いていたが、Apple絡みになるとまた格別だな
臭さが >>25
そういうこともあるからインテルアーキテクチャも続ける、と言ってるのだろうと思う。猶予として7年くらいあるから、7年あれば見切りが付けれるのが正しいのか、或いは自前で超えて行けるか、など8キルすると思ってるんだと思う >>25
> 7nmか4nm世代で軌道復帰したIntel
Intelは7nm やその先ならば苦戦しないのだろうか？
> Intelは、現在も10nmのプロセッサの量産がうまくいっていない。その最大の原因は、
> メタル配線にあると考えている（関連記事：「10nmで苦戦するIntel、問題はCo配線とRuバリアメタルか」）。
> 最初は、M1にダマシン法でCo配線をつくろうとして失敗した模様だ。CoのCMPが
> 不完全で欠陥が除去できなかったからだと推測している。その後は、
> どうしているのだろうと思っていたら、Ru配線などを検討していたわけか。
> もしそうなら、Intelの10nmは前途多難と言わざるを得ない。
https://eetimes.jp/ee/articles/2007/07/news024_3.html AppleはCPU設計、完成品設計、ソフトウェア、サービスという多層で
垂直統合的であり、半導体工場を持たず、完成品工場を持たないという面で
水平分散的であるという、ハイブリッドになっている。
不器用に苦しんだ末にコンシューマから距離を置きB2Bに傾いていった
日本の弱電系企業に比べてAppleの巧妙さが際立つ。
もっとも、Appleにも苦戦した時代はあったが。 な？分かりやすいだろ？
コレMac板のコピペなんだわw >>25
Esperantoの記事でRISC-Vにベクトル拡張がなかったので独自に追加したとか言ってた記憶があるが
RISC-VにSIMD拡張ってあるの？
今Appleが手掛けても後々互換性問題出してApple方言になるだけなんじゃね RISC-Vはバイナリレベルで方言を許容しているアーキテクチャなので、それに従う限りは勝手にしろでいいのに この板にあるUNIXマシンで動くビデオカードという
スレでLinuxのリーナスがAVX512を非難してるとあるが
どうもググるとAVXみたいなハイエンドFPUな性能
よりももっと整数の方も強化しろってことみたい
で、AVXと言えばSSE辺りのころに出てきた
RISC系CPUのマルチメディア系SIMDって今
どうなってるの？
SUNのVISとかPowerPCのAltivecとか
途中で進化が止まってるみたいだけど >>35
SIMDがというよりそのCPU自体の新製品が出なくなっただろ。
あ、SPARCは一応出たかw PowerPCじゃなくてPOWERになればVSX (Vector Scalar Extension)が後継の技術みたいだね。
だけどPOWER9とかだともうアクセラレータにどれだけ効率よく投げるかになっている印象。 >>36
Sparcはまだオラクルと富士通が続けてるし
Powerも続行中 RISC-Vは整数とか乗算周り以外はまだ固定になってないんだっけ？ >もっと整数
命令実行数/1クロックを上げろってことか。
いい加減やり尽くされた気がするが、ヘッドルーム残ってるのかね。
微増なら可能かもしれないが AVX512なんて載せるよりコア増やせって思うけどな
あれ実装面積めっちゃ広いだろ 俺の書き込みに粘着してる奴、これ以上続けるならつきまといで発信者情報取得に動くからそのつもりでな
整数命令の性能向上はもう大概やり尽くされている上に、整数コアばかり集積しようとすると熱密度的にやばいとかで
じゃあシリコンの隙間を何で埋めるか？でSIMDやGPUコアで埋めておこう…って感じらしいよ
まあIntelはさっさと7nmスケールを軌道に乗せて欲しいわ現行14nmから見れば同ダイ面積・発熱でトランジスタ約2倍盛れる
つまりデスクトップ用の65Wで8C16Tとかいけるのか
16C32Tで125Wとかか >>37
前スレでも話題にちょっとだけなってたはずだが、PowerPC系はAltivecから128bitのまま
コア当たりの実行数増やして対応しているようだ。
128bitのままと言っても全く同じではないだろうが。 AVX512はCPUごとに特定の命令があったり無かったり、そもそもAVX512が無かったりしてサポート状況がカオスだってのもLinus切れ原因では？ >>35
ARMはASIMD(NEON)とSVE
RISC-VはVector Extension(V)や
ttps://github.com/riscv/riscv-v-spec/blob/master/v-spec.adoc
組み込み向けのPacked SIMD Extension(P)
ttps://github.com/riscv/riscv-p-spec/blob/master/P-ext-proposal.adoc
があるけど両方まだドラフトで特にPacked SIMDは揉めているらしい >>42
ANANDTECHの分析によるとApple A11やA12は整数パイプラインが6本ありALUが少なくとも6個あるらしい
ttps://www.anandtech.com/show/13392/the-iphone-xs-xs-max-review-unveiling-the-silicon-secrets/3
表のMonsoon | VortexのInteger Arithmetic ADDとShift ops LSLがExec 6
> Monsoon (A11) and Vortex (A12) are extremely wide machines – with 6 integer execution
> pipelines among which two are complex units, two load/store units, two branch ports,
> and three FP/vector pipelines this gives an estimated 13 execution ports
なぜIntelやAMDの整数パイプラインが4本のままなのかはよくわからないがAppleは整数演算強化の方向性かと そもそも整数命令ってそんなに並列化の意義があるのか？4くらいならまだわかるが6て 古典的なRISCの定義からすればRISCだからこそ意味がある、となるんじゃないか
ただ今のARMとx86が古典的なRISCとCISCの対比に当てはまるかどうかね >>48
わからんけどA11やA12は1サイクル7命令発行のアウトオブオーダーだから分岐予測ミスしないなら
ALU6個全部使う場合もあるんじゃないかな
>>39
ttps://github.com/riscv/riscv-isa-manual/releases/download/draft-20200717-259025b/riscv-spec.pdf
の最初の方より現時点でRatifiedやDraft Frozenされたのは
RV32I(32bit整数命令), RV64I(64bit整数命令), M(乗除算), A(Atomic操作), F(単精度浮動小数点),
D(倍精度浮動小数点), Q(4倍精度浮動小数点),C(Thumbのような16bit縮小命令), Zicsr(システム
レジスタ操作), Zifencei(これ何?コヒーレンス制御らしいがよくわからん), Ztso(メモリバリア) >>48
ARMもといRISCだからな
6本あるとしたら分岐2単機能2MAC/DIV2とかそんなもん
A77が2-3-1で実質フル機能の演算機は1しかない
だからポート数から言えば思ったより性能は出ない
「無駄な面積は喰うが」設計し易く電気を喰わん
個人的にはとても好かん
面白くない >>51
> 6本あるとしたら分岐2単機能2MAC/DIV2とかそんなもん
AMDのZenも同じだけど
ttps://en.wikichip.org/wiki/File:zen_block_diagram.svg
整数パイプライン4本のうちはALUだけが2、ALUかMULが1、ALUかDIVが1
Intelは少し特殊で整数と浮動小数点を分けず太い実行パイプラインが4本だけど
ttps://en.wikichip.org/wiki/File:sunny_cove_block_diagram.svg
１本はALUかLEAかShiftかBrachだけ、DIVがあるのは4本中１だけ
DIVが複数あるCPUなんて知らない >>51
あー、全部殆ど同じやつを実行するんじゃないのね
そりゃそうか、単純な方がクロック上げやすいしな
DIVは除算だろうが、MACはなんの略だ？
multiply？ >>53
Multiply and accumulate
畳みこみ演算よ 整数の効率上げてくと熱がまずいって、整数特有の何かがあるのですか？ 整数演算って、計算のキューが浅く作れるんよ
浮動小数点演算回路を設計したことがあるが
仮数見てバレルシフタ回して加減さんしてまたシフタ回してと
キューが深い。整数は1クロックで行けるがFPは難しい
整数のキューが浅いので1クロックごとにデータを投入できる
FPだと速くても２～３クロックに1つじゃないかな
それに、回路の動作部分の大きさを見ても整数は利用効率が高い
たいしてFPだと例えばバレルシフタでも使わない場合と使う場合が
数の範囲によって出てくる 利用効率が落ちるんだね
数値が変化しない部分はノードの充放電がないので電気を喰わない
そういうような理由で整数は熱くなるんだね >>52
何もDIVだけの話してないだろハゲ
要はポートはあるが細かく分けられていて、実質的な能力としては大差無いってこった
>>58
公式のデータシートで見た時は確かもうちょっと長かった気がする >>60
> 要はポートはあるが細かく分けられていて、実質的な能力としては大差無いってこった
どこが大差ないんだよ
実行ポートが多ければその分同時に実行できる処理量が増える
ttps://www.anandtech.com/show/13392/the-iphone-xs-xs-max-review-unveiling-the-silicon-secrets/3
ttps://en.wikichip.org/wiki/arm_holdings/microarchitectures/cortex-a77
ttps://en.wikichip.org/wiki/File:zen_block_diagram.svg
ttps://en.wikichip.org/wiki/File:sunny_cove_block_diagram.svg
ttps://pc.watch.impress.co.jp/img/pcw/docs/1158/759/html/hikaku.png.html
で整数と浮動小数点/SIMDの実行ポートを比べると
Apple A11
INT6 [ALU,MUL,DIV?][ALU,MUL][ALU][ALU][ALU][ALU]
FP/SIMD3(128bit?) [FP/SIMD(詳細不明)][FP/SIMD][FP/SIMD]
Cortex A77
INT4 [ALU,MUL,DIV][ALU][ALU][ALU]
FP/SIMD2(128bit?) [ALU(SIMD), MAC(SIMD),FADD,FMUL,FDIV][ALU(SIMD), FADD,FMUL]
Zen
INT4 [ALU,DIV][ALU,MUL][ALU][ALU]
FP/SIMD4 (128bit)[FMA,FMUL(+SIMD ALU等)][FMA,FMUL][FADD][FADD] (Zen2では256bit)
SunnyCove
INT/FP/SIMD4 [ALU,FMA,FDIV,ALU(SIMD)(512bit)][ALU,MUL,DIV,FMA,ALU(SIMD)(256bit)][ALU,MUL,FMA,ALU(SIMD)(256bit)][ALU]
比較すると、Apple A11、Cortex A77、Ryzenはよく似た構造で、Apple A11は他より整数に強いはず
IntelのSunnyCoveはSIMDを使えば処理能力が高いだろうけど通常命令がメインだと弱そう 構造見るとRyzenのSMTがIntelより性能が高いのがわかる
IntelではHyperThreading時に2つのスレッドが4つしかない実行ポートを取り合いすることになるだろうけど、
Ryzenなら一方が整数メインでもう一方が浮動小数点メインなら8つの実行ポート全部有効活用できるはず
Apple A11はSMTがないから通常時実行ユニットをかなり無駄にしている気がする 連投ごめんね
Apple A11の浮動小数点/SIMDはこうかな
FP/SIMD3(128bit?) [FADD, FMUL,FDIV?,ALU(SIMD),MAC(SIMD)][FADD, FMUL,ALU(SIMD),MAC(SIMD)][FADD, FMUL,ALU(SIMD),MAC(SIMD)]
それにしてもApple A11って他よりIPCが高い構造な上、クロックを上げられない要素も特に見当たらないから
4GHzとかで動かしたら恐ろしく性能が高そう ARM系のALUポートが多いのはx86(AMD)のAGUがやってるアドレス計算もやることを考えるとトントンじゃないの？
レジスタオンリーでアドレス計算を伴わないようなタスクならその分演算能力として見えるんだろうけど
あとALUの範疇にバレルシフタを含むかどうかは各社違いがあった記憶 cortexはAGUもALUとは別に用意されてるけどアドレス計算しないんか Cortex A77はZenと同じくAGU2つあるけどApple A11は謎
別にAGUとそれ用の実行ポートがあると配線がつらくなりそう
A11はALUとAGUの実行ポートを共用している?
2つ共用だととすると整数とAGUを合わせて
A11
INT/AGU6 [ALU,MUL,DIV?][ALU,MUL][ALU][ALU][ALU,AGU][ALU,AGU]
Cortex A77
INT/AGU6 [ALU,MUL,DIV][ALU][ALU][ALU][AGU][AGU]
Zen
INT/AGU6 [ALU,DIV][ALU,MUL][ALU][ALU] [AGU][AGU]
ほとんど同じ構造になるし実行ポートも無駄も減りそう >>61
インフライト可能な最大値が多いかどうかと処理能力は直接相関しないだろう
それにA11の構成に於いてmonsoonは2コアしか存在しない
それだけ面積と電力を喰うって事でもあり、またそれをSoCとして収めるための設計を考慮すればこの幅はサッサとリタイアさせる目的でもある
継続稼働した時に足回りが付いてくるとしたら、とんでもないビッグコアだ
対してx64系は継続した稼働が前提の設計
性能がそんなに上がるならハイスペ組はもっと増やしてるよ
そうでないのは増えれば増えるだけ使用効率が低下する上、本体回路分以上に面積と回路を喰うからだろ
加えてクロック/パワーディストリビューションの問題もある
2倍まではないが、それに近い速度で動く訳だし
ましてやALUと言ってもナカミがどうなってるかわからんしな >>61
何を言っているのか全くわからない
とりあえずわかるところから
> ましてやALUと言ってもナカミがどうなってるかわからんしな
ALUなんてどのCPUでもほとんど一緒だよ
例えばVerilogで32bitALUを実装すると、入力A,B出力Oでセクタ入力を3'b000=>A出力、3'b001=>B出力、
3'b010=>AとBのAND、3'b011=>AとBのOR、3'b100=>AとBのXOR、3'b101=>AとBの和、3'b110=>AとBの差
とした場合、
module ALU(a, b, s, o);
input [31:0] a, b;
input [2:0] s;
output[31:0] o;
wire [31:0] t;
assign o = t;
case (s)
3'b000: t <= a;
3'b001: t <= b;
3'b010: t <= a&b;
3'b011: t <= a|b;
3'b100: t <= a^b;
3'b101: t <= a+b;
3'b110: t <= a-b;
default:begin
end
endcase
endmodule
こんな感じでどこも同じ実装 ALUをVerilogじゃ書かないと思うなぁ
もうマクロセルができてて呼び出すだけだろ
俺くわしいんだから感でコード書いちゃった？ マクロがどうたらじゃ「どれも似たようなもん」の説明にならんからだろ フラグ忘れてた
risc-vだとキャリーフラグだけだよね?
module ALU(a, b, s, c, o);
input [31:0] a, b;
input [2:0] s;
output c;
output[31:0] o;
wire [31:0] t;
assign o = t;
case (s)
3'b000: {c, t} <= {1'b0, a};
3'b001: {c, t} <= {1'b0, b};
3'b010: {c, t} <= {1'b0, a&b};
3'b011: {c, t} <= {1'b0, a|b};
3'b100: {c, t} <= {1'b0, a^b};
3'b101: {c, t} <= a+b;
3'b110: {c, t} <= a-b;
default:begin
end
endcase
endmodule
>>69
セレクタとかフラグの扱いが違うから共通のIPにはできないぞ >>71
いや実際そうしてるし…。頭から否定されて訳ワカだわ あ、
module ALU(a, b, s, c1, o);
output c1;
wire c;
assign c1 = c;
にしないとまずいかも
適当に書いたコードから実際に通るかどうか知らない
>>72
何を言いたいのか全くわからない >>73
コードちゃんの言う事自分も理解できない(´・ω・`) >>74
では>>69の
> もうマクロセルができてて呼び出すだけだろ
を具体的にverilogかVHDLか何かHDLで言って
ちなみに>>71のALUを4個使うときは
module exec_stage(...);
...
ALU alu1(reg1_1, reg2_1, sel1, c1, out1);
ALU alu2(reg2_1, reg2_1, sel2, c2, out2);
ALU alu3(reg3_1, reg3_1, sel3, c3, out3);
ALU alu4(reg4_1, reg4_1, sel4, c4, out4);
...
こんな感じ CPUだからASICでしょうよ
ザラでVirilogなんかで書くと
他のセルとごっちゃになって配線長伸びてクロック落ちるよ 先ずは>68
ALUのナカミってのは、蓋を開けてみないと何とも言えんからだ
実際中身が何に対応してるかは、データシートと睨めっこだな
その他はそのまんまの意味だ、ポートがあるからって使えるわけじゃ無い
だから性能は上がらない そういえばCPUってIntelとかはまだコンパイラの最適化だけに任せずにブロック毎に分けて設計やってるみたいだけど、実装はどうやって分けるんだろうって思ってたな
普通にブロック毎に呼び出せるんだね
間の配線はコンパイラ任せなのかな？あの規模の回路を手でちょこちょこ配線できるツールもあるのかね 性能シミュレーションやバクチェックに使われるコンピュータの性能が
高くないといいプロセッサを作れない
という話が出てきたのって何年くらい前だったかな
今だと機械学習に投入される処理能力の大小の
影響が大きかったりするんだろうか ARM売却のうわさが流れてるが何で売却なんだろうね
再上場させて、51%は保有したままで49%だけ株売ればいいのに まさにそれを日本政府にゴルァされなかったか
EトレとかEトレとかEトレとか どこかに売るにしてもARMを欲しがってて
尚且つARMを買い取れるような資産があるのって
GAFAくらいしかないんじゃね？
アメリカ企業に売却したらヨーロッパに恨まれそう
中国企業は中国の国家予算注入すれば買い取れるがイギリス政府が許可しないだろうし
どこかに売るより再上場の方が遺恨を残さないよね 半導体メーカーが買い取ったり、スマホ関連メーカーが買い取ったらARMは終わりだね
30年前のMIPSみたいになる これが実現したらスマホのGPUがCUDA対応になるのかぁ
ソフトバンクが持つよりはシナジー効果はありそう
ソフトバンクＧ傘下のアーム、エヌビディアが買収に関心＝ＢＢＧ
https://jp.reuters.com/article/arm-holdings-m-a-nvidia-idJPKCN24N2YO
［２２日 ロイター］ - ソフトバンクグループ(9984.T)傘下の
英半導体企業アーム・ホールディングスについて、米半導体大手
エヌビディア(NVDA.O)が買収に関心を示していると、ブルーム
バーグが２２日、関係筋の話として報じた。 apple「欲しいのは知的資産が蓄積されているISAであって、
ARMの技術力や営業力じゃない」 RISC-V陣営は特定の半導体メーカーやスマホの本体メーカーや
Apple、Googleに買収して欲しいだろうね
そうなれば、もう政治的な理由でISA囲い込みに嫌気が差した企業が
RISC-Vに雪崩れ込むように参入してくる Appleが買収する分には問題ないと思うが
だって元はアイツラのところだったじゃん ヨーロッパで生まれ、ヨーロッパで育ったCPU企業が結局アメリカに買収されちゃうのか
ARMのスパコンもヨーロッパの国での採用が多い気がする ARMがモバイルで使われるきっかけになったのはノキアが採用したからでしょ？ モバイルって言うとNewtonがという話になるから携帯電話ね
ノキアが採用してなければ携帯電話でARMが使われることもなかっただろうし
今のようにスマホに使われることもなかった >>89
自分のところ用に強力なチップを開発しておきながら
外部にはB級品のIPを提供って嫌われるだけじゃん
>>88
他社汎用CPUと組み合わること前提のnvidia的には喉から手が出るほど欲しいはず
少なくともソフトバンクよりは相乗効果が見込める ARMに一番依存してるのはApple
みすみすNVIDIAに渡すくらいなら考え直して自分で買収しちゃうかもね
そうなるとAndroidがどうなるかだな >>62
armに依存してるのはたくさんの会社が依存してるから、逆に独占的になることを危惧する >>97
ISAに依存してるだけでARM社には依存してないから
armがどこに買われようと屁のカッパでしょ >ノキア
NokiaのSymbian はPisonのEPOC32が発展したものだが、それより
早い時期にx86用のPison EPOC16というのがあったんだな。今知った。
Pisonのようなところがx86から去っても当時のIntelは何とも思わなかっただろう。
だが、後になってatom を出してきて、それは遅すぎた 整数演算が重要っていってる人は、HPC的な意味でひたすら整数演算するような速度のことを言ってるのではなく、
条件分岐が多くて並列化できない普通のコードの実行速度のことを言ってるんでしょ？ >>103
並列化出来ないなら下手に性能上げようと足掻く方が無駄
クロックデーモンでも作った方が良い
ARMをnvが買収するとかなり危険だな
良いチップが出てくるとかではなく、SB以上の銭ゲバだぞ
しかもSWで囲い込んでくる
まぁそうなったら選択肢から外れるだけだとは思うが >>104
つまりNetburstは間違っていなかったと それは色々議論されてるな
当時のプロセス技術との兼ね合いで駄目だったので作り直せば上手く行ったんじゃないかとか >>106
割と冗談ではない
当時からすると、微細化度の圧倒的な向上によるストール抑制の為の装備及び並列化装備が凄まじく充実してはいる
ただ幾らHWが進化しようが「並列化不能」ってケースは依然としてあるわけで
つまり最終的な処理自体の高速化が必要なわけだが
これを解決できるのはクロック、と言うかサイクルだけ
クロックを上げようとすると複雑なコアは足枷になるから、シンプルに設計して利点(コアが小さくなる)を活かす→NetBurst/Bulldozer
逆にプリフェッチやらスケジュールやらでどうにかそれ以外の部分を誤魔化して速くしてるのが現行x64だったりARMだったりまぁ主流
もう一つだけ、一部だけ倍速駆動って方法があるにはあるがな Intelはどうして此処までグダグダなんだろう
躓いたとかいう状態ではなく何かこう社内統治の失敗とか、もっと言えば妨害工作でもされているんじゃないかくらいの インテル、自分の担当分のプロセスがどこに使われるか分からないという愚民政策が徹底してるからな。
どこかで躓いても発見しづらいのだろう。 Samsungの5nm EUVプロセスに歩留りトラブル発生か？！ - 海外メディア報道
https://news.mynavi.jp/article/20200724-1172912/
TSMC一強時代か >>108
チップレットが上手く行けばそう言うクリティカルな速度が必要なパスだけ特殊プロセスにするとかもいけるよな。
冷却技術の進展は最近どんな感じなのだろうか Intelの最先端競争カムバックを確信していたが、ここへきて延期だとなぁ
どこかファウンドリを育てるような政策が必要になるんじゃないかと思うが、
UMCもGFももう尻込みだしどうするんだべ >>117
それ独占やん
Intelも投げればいい、という意味ならわかるが半導体産業政策としてね TSMCはキャパ的にIntelからの受注を
受け入れる程の生産能力はあるのかな？ Intelもフラッシュメモリは10nmどころか7nmや4nmも射程圏じゃねーの？…と思ったら、今はもうフラッシュメモリメモリはやっていないのか。
フラッシュメモリで光学プロセススケールで先行しておいてCPUに応用、さらにCPUからリタイアしたスケールでチップセット製造…というサイクルが瓦解してるのが怖すぎる >>115
それやると高くなるから
やるなら非同期で組んでパラ素子とステージ刻みまくるって手だな
面積と電力にアシが出るからやらんだろうが
TSMCは今現在火薬庫とも言えるな
危なっかしいったらねぇわ もし>29のリンク先が当たってたら10nmだろうが7nmだろうが多難 >>118
一度独占させて独占禁止法適応で分割すればいい 強いリーダーがいたらどうなっただろうか？
後で余る事覚悟で14nm潤沢に供給？
格安でばらまいて市場シェア維持？
まあ29の記事ならさっさとモリブデンに、って答えなのかもしれない 強いリーダーがいたら、製造と設計を分離したかもしれない。
開発チームを合理化のために減らすなどということはしなかったと思う
むしろ製造部門でファダリやろうとするの、やってやれないわけが無いが、恐らく抵抗にあったんだよ Intelは製造が遅れる様なら製造は辞めるとCEOが言ったな TMSCとIntelの協業って大きいのは初代AtomにFPGAをカスタムした奴が最初だよね。採用数零だったらしい。 >>120
どっかの誰かはtsmcのプロセスを完コピさせてもらうんじゃないかと書いてたな
Intelがtsmcへの多額の支払いを容認するかは不明だけど
Intel自社のキャパを確保するには、その手しかない
ただプロセスをコピーするだけも1年以上の期間が必要だから
どのみち1年以上は耐え忍ぶしかない 工場コピーするだけでなくチップの再設計が必要
これは数年はかかる TSMCのライブラリで作り直さないといけないから？ >>131
アメリカでTSMCが工場を作から、それを前倒しで
作ってIntelのプロセッサを製造するんじゃないかな TSMC米国5nmが動く時期にはTSMC台湾3nmのリスク生産くらいはやってるだろ >>136
IntelがTSMCの3nmをすぐに使わせて
もらえないのでは >>135
あれは防衛兵器向けだから
Intelが横取りしたらトランプが良い顔しない（ことが分かってるからtsmcがウンと言わないはず 防衛は45から14になるという説を聞いたが、それがホントに実現するとして
その更に次の世代って事になるな
Intelは防衛関連嫌われてるっぽい
i960ディスコンの件で 自社Fabと委託で値段全然違うからなぁ。AMDだってGFとTSMCで払うカネ全然違う。 >>141
今はGF手離してAMDの自社Fabとちがうんだけど？ 製造でも差が広がってきた
競争力の源泉がなくなってくる 当初はIntelはできたら一発逆転的な高リスクなプロセス開発をして
そのためにTSMCの先行を許しているのかと思っていた。
でもそのうち、できたら追いつける的な状態になり、
そのうち、そもそも「できない」という…… >>139
F-35のミッションコンピュータなんて保守的にPowerPC G4だもんな。 軍事用コンピュータは、敵に鹵獲されたり、スパイによって持ち出されても、
中のソフトウェアが暗号化されて解析できないのが必須
ストレージに保存されてるコードだけじゃなく、動作中のDRAM上のコードも暗号化されてないといけない
DRAM上まで暗号化できる機能っていまのx86プロセッサにあったっけ？ RyzenのPROとかEPYCでは暗号化してるんじゃなかったっけ？ GF12っつーと12FDXか
あそこしかもうSOIやってねぇもんな PowerPC G4 1999年
X-35初飛行 2000年
F-35A初飛行 2006年
F-35B運用開始 2015年 さすがに適切なプロセスに移植されてるでしょ
>>147
全部DRAM上に展開していて墜落などで電源が遮断されたら
データが消えるようになってるんじゃなかった? >>152
戦闘機向けは宇宙線やらジャミングやらの問題があるので先端プロセスを数世代遅れでついて来ている状態
なので45nmから14nmへの移行がようやく実現するかどうかという所
しかも生産も防衛産業がIBMからライセンス受けてGFと一緒になって作る方式なので、
TSMCへの変更というのはそれなりに苦労しそうではある。 SOIは放射線に強いんじゃなかったっけ
バルクFinFETは嫌がるかも >>143
元自社FabってだけでTSMCに比べたら激安よ。自社Fab持ってたら更に安いンだから。単価だけ見たら。 【半導体】インテル、TSMCの6nmに生産委託へ 21年分18万枚予約
台湾メディア
http://www.emsodm.com/html/2020/07/27/1595819366234.html
台湾の経済紙『工商時報』は2020年7月26日付で、米インテル
（Intel）が21年、プロセッサかGPUをファウンドリ世界最大手
台湾TSMC（台積電）の6nm（ナノメートル）プロセスに生産
委託すると報じた。
TSMCの6nmならIntelの10nmと性能的に同じなのに
委託するって、Alder Lakeは結局TSMCで委託しないと
製造できないほど、10nmも上手くいってないのか？ もう今さら10nmの実用化に投資しても、安定する頃には時代遅れだしなあ。
7nmすら間に合うのか。 これまでの時代も、自作PCとは縁遠い太いプロセスでも
半導体産業の中では面積ベースでは大きなシェアがあった。
面積当たりの金額は低いが。Intelのファブはそういう立場に移っていくのか？ >>159
IntelファブでAuroraに間に合わせることを断念したのかな？
>当初の計画から遅れ、2021年に1000PFlopsのマシンを
>納入することになったアルゴンヌ国立研究所のAurora21。
>2021年納入で、2022年初めに受入検査を行う予定である
https://news.mynavi.jp/article/isc2019_sterling-2/
> 40,000 square feet
61m x 61m って何ラック分だ 一部のページでは5万ノードとしているけど公式には詳しくは書いてないな 5万ノードだとすると2.4M個
625GFlops/ダイで1.5EFLOPS
パッケージあたり3.7TFLOPS
どれくらいかって言うとRadeonではOlandあたりの下位ダイ
パッケージあたりだとNavi 14XTことRX5500定格の8割弱
なんか低いな
取り敢えず単精度で計算してるからか?
とも思ったが半精度にしたら余計しょっぱいわ
倍精度ならまぁ妥当か 50k node、6GPU/node という情報が本当で1000PFLOPSが
理論値なら 理論値3.33TFLOPS/GPU
LINPACKなら 理論値4.76TFLOPS/GPU （7掛け） >>165
あのGPUってPonteVecchioって奴でしょ?
よくよく見てみたら16ダイ/2サブだから200GFLOPS/ダイになる
かと言ってあのデカいパッケージで1ダイってのもちょっと考え難い
思うに5万ノードではなくGPUじゃ無いかな
ノードで言えば8300チョイになる、24ノード/ラックで約350ラック
それなら20TFLOPS/パッケージで10TFLOPS/XeHPサブ
1.25TFLOPS/ダイだから1024ユニットのダイ(128EU)の1.2GHz付近で辻褄が合う
これは確認されてるDG2の内最小とピッタリ一致する ＞思うに5万ノードではなくGPUじゃ無いかな
5万という情報をスレに持ってきた人はその論拠とか何も考えてないので自由に考えてよい Cray ShastaのラックはAMDならCPU何個のブレードが何枚という
写真があるけど、報道のIntelブレードはCGで密度はわからん アメリカの主要システム
2012 Titan ORNL Cary/AMD/NVIDIA （2019.08 引退）
2012 Mira ArgonneNL BG/Q
2012 Sequoia LLNL BG/Q
2016 Theta ArgonneNL Cray/KNL
2016 Trinity LANL/SNL Cray/KNL
2016 Cori (NERSC-8) LBNL Cray/KNL
2018 Summit ORNL POWER9/V100
2018 Sierra LLNL POWER9/V100
2020 Perlmutter(NERSC-9) LBNL Cary/AMD/NVIDIA
2021 Crossroads LANL/SNL ??
2022 Aurora ArgonneNL Intel/Cray（主契約Intel）
2022 Frontier ORNL Cray/AMD/AMD
2023 El Capitan LLNL Cray/AMD/AMD
2024 (NERSC-10)
https://science.osti.gov/-/media/ascr/ascac/pdf/meetings/201909/20190923_ASCAC-Helland-Barbara-Helland.pdf
もうCrossroadsも決まってるが情報見つけられなかった。
LANL/SNL はThunderX2の評価やったりCray、富士通の提携記事に
コメントが載ったりしてたが、まさかARM？ Intelに発注しても5年前の化石が出てくるだけだし このスレらしくていいじゃないか
高度な事書く人もいればバカ発言で煽る人もいる 電力効率が肝要だから製造プロセスが重要で、
物理的にも予算的にも超大型だから動かす時期と決める時期の間が
どうしても開く。すると、発表→遅れを繰り返す所には頼みにくい NVIDIAはなんで使われないんだろって思ったら
A100が爆熱みたいなのでそういうのもあるのかな
AMDもN7の初期は酷かったが、ビッグダイ作るには設計に今まで以上に緻密さが必要になるかもしれんね
N7以降は >>175
テンソル使わないなら面積デカ過ぎで高いだけだからでは
あと組み合わせられるCPUも制限要因かもな NVIDIA だと NVLink 対応の Power ってイメージだもんなぁ
もちろん普通の PCIe で接続するなら Xeon や EPYC と組み合わせたりもするんだけど >>175
A100はDNNに性能振りすぎなんじゃ。 TachyumのProdigy、なかなかすごそうじゃね >>179
俺には現存の演算用GPUに勝る点が無いように見えるが
予想だけど、内部接続の制御も事前型だと思う
と思って掘り下げてみたらこれ現代版Itaniumにしか見えねぇ >>181
OoOがSW実装
独自命令
メッシュ+リング構造、コアはメッシュでそれ以外がリング
命令は固定長連結っぽい?
分岐予測はパッと見書いてなかった
少なくともこんなもんはCPUではない、アクセラレータだ
個人的な見た目からの感想を言うなら「見えてる核地雷を全部踏み抜いて行った」感じ
仮に性能がアレでも心当たりが多過ぎてどれかわからん むしろ現代のCrusoeじゃないすか？x86 arm RISC-Vのバイナリ全部実行できるとか。 >>183
crusoeとはちょっと違うな
アレはリアルタイムトランスレーションだろ?
コイツは別で用意してやらんと動かんぞ Tachum Prodigyの詳細は
ttps://www.tachyum.com/assets/img/Tachyum%20Hotchips%202018.pdf
ttps://www.tachyum.com/assets/img/Tachyum-Tries-for-Hyperscale-Servers-2.pdf
でいい?
インオーダー実行、分岐予測対応、x86やARMやRISC-VのエミュレーションはQemuの
UserMode Emulationを利用しているだけだから特別な仕組みではない
よくわからないのは上のPDFの6ページの
Instruction Parallelism extraction using poison bits
VLIWだと並行実行できない場合はNOPで埋める必要がありメモリ効率が落ちる
インオーダーだとそのままでは同時命令発行数を増やしてもパイプラインストールが発生
しまくることになるから現行のインオーダーCPUだと2命令同時発行が最大なはず
Tachum Prodigyではコンパイラが同時発行できる命令数をpoison bitsとしてバイナリに
埋め込むことで8命令同時発行を実現しているってことかな? >>185
書いた後に気づいたが、1サイクルごとの同時発行命令数をコンパイラがバイナリに埋め込むのが
Tachum Prodigyの特徴ならItaniumにも同じような仕組みがあったような
ttps://ja.wikipedia.org/wiki/EPIC%E3%82%A2%E3%83%BC%E3%82%AD%E3%83%86%E3%82%AF%E3%83%81%E3%83%A3 埋め込むっつーかポイズンビットって要は演算しないデータ/命令の事だから
つまり使わんとこ埋めとけって事か
VLIWだコレ >>189
どういう中身になってるかはわからんが、態々Poisonって使ってるあたり
データポイズニングと同じやり方じゃないかな
例えばSIMD型を構成する上で演算機幅に足りないデータをポイズニングしてそもそもロードしないって構成とか
これだと挙動としてはNOP差すVLIWと変わらんね、命令長は減らせるけど命令種類が切り替わるごとに1サイクル要る
流石にコレはないか、不便すぎる QualcommのSnapdragonに400個超の脆弱性
https://pc.watch.impress.co.jp/docs/news/1270447.html
>これらの脆弱性は、Snapdragonに内包されるQuick Chargeやビデオ/キャプチャ/AR、
>オーディオなどを担当するDSPに起因する。DSPは設計や機能、コードなどが
>公開されていないためブラックボックスと化しており、ほかの部分と比較して
>セキュリティリスクに対してはるかに脆弱であるという。 理化学への寄付で京のCPUがもらえるけど(先着順)
まさかと思うけど、京CPUってベースになったSparc64-Ⅶとピン互換とか
じゃないよね？
もしそうなら、中古で富士通のUNIX鯖買って来て載せれるかも https://videocardz.com/newz/intel-tiger-lake-features-10nm-superfin-architecture
Intelが10nm作り直したとか言ってる？
>>192
https://jp.fujitsu.com/platform/server/advantages/sparc64processor/
＞SPARC64ⅧFX
＞理化学研究所と富士通が共同開発したスーパーコンピュータ『京』のプロセッサ。
＞（中略）
＞SPARC64プロセッサとして初めてメモリコントローラーを内蔵し、メモリ性能を向上させた。
なので不可能というよりマザボ構成からして別物 signal pins
1271 SPARC64 VIIIfx
1442 SPARC64 IXfx
1001 SPARC64 XIfx
456 SPARC64 VII
1500 SPARC64 X
1860 SPARC64 XII
1831 UltraSPARC T2 SPARC64 VII はメモリコントローラも別チップ >>194
裏側の信号ピンの数？
Sparc64 Ⅶとか同世代のx86に比べ
少なくない？ 年次的に言えばNehalemと同世代なんだが、Core 2と比較すべきだろうな
Core 2と比較しても少ない。
なんでなのかは知らん。 SPARC64 VII 65nm DDR2 2008
Tigerton Socket604 65nm DDR2 FB-DMM 2007 Beckton LGA1567 45nm DDR3 2010 >>197
もしかして、Sparc64がRISCだから少ないとか？
命令セットはピンの数と関係ないか？ >>201
全く関係無いな
恐らく単体での電力効率無視した高速バスと、システム規模が大きいが故の設計のせいだろう
SoC化した汎用勢と違って、コイツらは単体で動くように設計されてないし
最後のNB分離型である939系統のAM3+で約940ピン、最後のMC分離型がLGA775
比べるならこの辺 AGPなりPCIeなりでグラボぶら下げなきゃならないからとかはどうだろうか
メモコンがチップセット側にあるうちは影響ほとんどないかもしれんが wikiだけど
MicroSparc1で288本
486DXやPentium無印がどのくらい？ Socket3がコンタクト数237
Socket5が320
Socket7が321か Wiki見直してみたらmicroSPARC I の288という数字はI/O端子数となってるから
おそらくこれも電源ピン除外だな x86もSparcもクロックアップとキャッシュ増やしたマイナーチェンジ
※初代Pentium→P54C MicroSparc1→MicroSparc2
でピン数増えてるな 90年代～2000年辺りのCPU界隈の記事見ると
当時のx86対RISC論があったころの方が
面白かったな コア数どこまで行くんだろう、という今の状態は割と好きなんだけど、
20世紀中にこの流れが出来てても良かったかな、とかは思った。 昔はWS対PCみたいな見方ができたからPCクラスタから見て面白みがあった
今はPC対スマートフォンだがスマートフォンクラスタから見て面白いかというと、どうだろう。 >>211
昔のRISCが複数の命令セットアーキテクチャが
あったのに対しARMは命令セットは1種だけ
それに加え、PC(x86)対RISC(WS)は
ある程度、同じ土俵(デスクトップ・サーバ)
で勝負してたとこがあるから面白かった
まあ、個人的にはARM=スマホ=乗り物で言うなら
スクーターってとこだな >>214
AMD「それは中止になった」
VIAが消えたからITXやらそれ以下の規格のマザーが下火になって、
ARM自作が出てくるとしたらラズパイみたいなのしかない状態
ここは一足飛びにMicroATXに……ならんよなぁ 既にZen系は内部命令が別モンなんで
アンパン男みたく頭すげ替えればARMにもなるはず AnandtechにHot Chipsの記事が続々上がってるね >>216
どうなるのかまだ全然わからんけどRyzenC7とかね 今でもRyzenはセキュリティ用途でARM内包してる intelのTiger lakeも歩留まりが悪くて第二のIce lakeになる可能性が有るみたいだな マジかよ･･･以降のセザンヌやレンブラントに勝てるのかね 歩留まり悪いというにはベンダーから商品の発表が続いてて試作品も発表と同時に出回るなどIce Lakeよりは出足がいいんだが 7nmを安定して量産できたら復活かな
できるのか分からんけど 買ったとき310億だったからいいのか？いやどーなんだ
ソフトバンクＧ、アーム全株をエヌビディアに売却－最大4.2兆円
9/14(月) 8:10 Bloomberg
ソフトバンクグループは14日、ビジョン・ファンドとともに保有する英半導体設計子会社のアームの全株式について、
コンピューター・グラフィックス（ＣＧ）用半導体製造で最大手の米エヌビディアに最大400億ドル（約４兆2000億円）で売却すると発表した。 Nvidiaが遂にCPUを手に入れたか
半年前にはMellanoxも買収してたしスパコン分野でかなり強くなりそう NVIDIA，Armをソフトバンクから買収。買収金額は約4兆2460億円
https://www.4gamer.net/games/999/G999902/20200914001/
Armの中核事業である半導体IPのオープンライセンスモデルと，事業の中立性は買収後も維持するとNVIDIAは発表している。
そのため，スマートフォンやIoT機器，サーバから組み込み機器向けまで広くプロセッサのIPライセンスを提供するArmの事業は，今後も継続されるわけだ。
https://mobile.twitter.com/hortense667/status/1305315299185422336
遠藤諭 / 角川アスキー総研 / 元月刊アスキー編集長
ソフトバンクがARMをNVIDIAに売却。
アップルにも売りにいったけどいらないと言われたとか業界的にはぐずぐず言っていたけど。
それよりNVIDIAが強くなってCPUまわりのパワーオブバランスが変わる。
https://twitter.com/5chan_nel (5ch newer account) Appleどうするんやろうな
MACにGF載ったりするようになるんだろうか？ Appleにそんな技術力はない。パクリで成長してきた会社だ。 フルカスタマイズ可能なライセンスの料金を引き上げなければ問題ない
RISC-Vは開発費用で言えば今と大差ないし
SoC当たりで徴収される料金が無くなるだけで現時点ではメリットが薄い RISC-Vにまだ夢見てるヤツがいるんだな。学習能力ないの？ armのライセンスは合弁会社から既に中国にわたっているそうじゃないか。 単純なライセンス料の問題だけじゃない
実質的にチップ出すnvがライセンスを持つと他のメーカーにとって見れば相対的にライセンス料が倍になったのと同じ
nvはそこんとこ0で作れるって事だからな
取れる手段はISA移行か、或いはx86みたいな感じ
林檎は自社固めコースだから独自ルートかオープンISAルート他自由に行けるが
Qualcomm及び泥系の動きは互いが制約付きで右にも左にも行く状況だ
まぁ今んとこ全体にとっては凶と出る方が強いと見るね
SBのマネーゲーム次第でも動いちまうからな、不安定な状況で大変よろしくない 今のarmチップのバリエーションは一社でカバーできる範疇を超えてるし
一番、市場の大きいスマホ界隈に必要なＩＰをａｒｍ/ｎｖｉｄｉａは持ってないから
実際にチップを売る業態に移行することは不可能 不可能では無いな
何なら何年か前に買収して持っとるし、実績もある armはみんなと一緒にやっていく企業
nvidiaは自社で全てをカバーしたい企業
どうなることやら まー承認されるまで時間かかるし
その間になんかしらまた新しい動きはあるんじゃないかね >>241
5Gとかのアナログ部は持ってないんじゃ? >>244
あの辺は別セットが当たり前だよ
SoCでモデム以降内蔵してる方が今は少ないんじゃねぇかな
一部自前で作れるところは統合してたりするが、Appleだって他社製だし だからそのへんも考えると自社IPで無双とはいかないし
今、スマホSoCを作ってて生き残ってるのは自社スマホがあるか、サポート込みでOEMに取り入ってるかの二択で
nvidia/ARM共にそういうパイプ/経験がないゼロからのスタートとなると
参入が成功する公算は限りなくゼロ、だから物理チップ売りにはならないと思う >>246
それは関係ないな
どうせSoCとモデムはセットじゃなく各ベンダが独自に選択する
安価に製造出来るなら選ぶだろう
加えて言えば、買収分のコストをペイすることが必要になる
というか要求される
この手段は実際に製造する方法と、ライセンス制度の改訂で上げる方法のどちらかしかない
実際は恐らく両方
ここでSBがNVに売ったという事実がある
ライセンス制度だけならSBだけでいい、売る必要がない
NVの役目はSBの利益保証と、買収を株でやってることからチップの製造となるわけだ
ここでライセンス制度改訂による収益増強を行なっても、nvがやっとまともなCPUを得た理由としては弱い
レンジはさておき確実に製造はあるし、その分野では他は駆逐されるより他無いわけだ 自動運転向けのプロセッサのCPUコア部分の多くがARM
NVIDIAによる自動運転向けのプロセッサ独占の始まり
競合するライバルには嫌がらせをしてくる可能性が高い
ライバルはRISC-VやMIPSに移行する可能性はある Intelが買収したMobileyeのEyeQのCPUコア部分はMIPS RISC-V陣営としてはSiFiveがCortex-A72並の性能のプロセッサとしてU8 Seriesを発表してる ARMが設計したIPコアを最初に使えるのはNVIDIAだけで
他社は1世代遅れたコアを使わされる可能性はあるな とはいえArmよりAppleやらSamsungやらの方が高性能コアの開発には優れるだろ？
NVIDIAの意向でIPコアがどう変わるかきになるとこだ 禄にテストしないで納品してくるRISC-VやMIPSで自動運転とか冗談は勘弁してくれよ。 RISC-Vは特権モードがまだ仮じゃなかったっけ？
いつか広まる可能性はあるけどもう少し時間かかりそう NVIDIAはARMのCPUを取り込みたいんじゃないよ。
AIプラットフォームのライバル潰しだよ。
ライセンス事業は弄れない。 発表はされたがまだ国(イギリス)が承認しない可能性もある段階？ 各国の承認がいるという記事がWSJに以前載ってたな
イギリス以外にも中国やらシンガポールやら色々と絡んできて大変だわな 本社があるイギリスは理解できるんだけど他の国は何なのだろう(影響範囲が広いのはわかる) 各国の子会社事業、ライセンス事業とかかね？
認められないとその国ではデッドコピーが溢れるとかなんとか
まあ詳しいことは知らんがWSJで取材した記者によれば、実りの少ない買収計画とのこと 禿バンクにとっては利ざやで稼げた上に、Nvidia株の値上がり益も期待できるのか? >>254
2019年6月8日にトラップ処理や特権モード等に関する仕様を定めるMachine ISA 1.11と
Supervisor ISA 1.11がRatified(仕様確定)になった
ttps://courses.cs.washington.edu/courses/csep551/19au/readings/riscv-priv.pdf >>247
そういう商売はスマホではできない
x86みたいなチップ売りになるには1CPU100,000円でも買うっていう市場がないといけない
ソフトバンクが売ったのは自社の経営が上手く言ってないからで
ARMのライセンシス事業が軌道にならなかったからではない
nvidiaは確かにtegraなどに組み込んで売りはするけど
それの一番の武器はGPUであってCPUではないからCPUを独占する意味がないし
自分で独占（ライセンス事業停止したうえ自分でチップを薄利多売）した結果、市場が崩壊したら、それこそ元の木阿弥
そのへんはnvidiaも分かってるだろうし、geforceなどGPUでぼろ儲けしてるnvidia的にも興味ないだろう
https://car.watch.impress.co.jp/docs/news/1277001.html
そしてどうかなぁと思ってたけど、今回の買収でAI学習フェイズのGPUと
エッジAI（提供手段）の両方を押さえることになったわけだから
上の記事はARMのライセンス事業を通して自分 (nvidia)のIPを売る道を選ぶということなんだろう
（それが競合潰しになるかどうかは捉え方次第） >>262
できない理由がない、意味不明な事を吐かすな
IPの供給は恐らくARMへのセットとして供給
恐らくそこは差別化要素ではない
最初は何処かってのは問題だな、俺はHPCと見るぜ >>263
HPC/鯖、スマホ、AI、車載とカテゴリが違えば状況も違うんだから
ごった煮で話そうとするのが間違いのもと
少なくとも私はスマホのことを話してると分かるだろ >>264
スマホも当然来る
バリエーションは時期と順序のみ
買収にあたって制限が付いてない限りはね さすがに100%無い
ライセンス料とチップ当たり何ドルって値付けだからこそ
成立することができてるARM市場なんだから、
そこに手を入れて利益を出すのは不可能（リスクやコストに見合わない手段 まぁ革ジャンの決断次第だが
そんなことに時間と手間をつぎ込むようなことはしないだろう 売上高でみるとARMを独占してライセンス事業をたたんでもNVIDIAは平気 そんなわけないじゃん
ARMのプラットフォームとしての価値を捨てたらARM買った意味がなくなる そうすると競合はAppleのみになって、Qualcommは殲滅できるな
ライセンス爆上げで弱体化したトコを買収しまくって行けば全ライン出来るし Nvidiaがモバイル事業やるとでも思ってるのか？
Qualcomm倒してもNvidiaになんの利点も無いだろう 失礼なやっちゃな
やってないと思ってたのか
一応途切れてはないんやぞTegraシリーズは Tegraになるかは分からんがSwitch後継機もあるしな
利幅はともかく数が出るのは間違いないから捨てる選択肢はないだろうし tegraは残ってはいるけどモバイルには残ってないだろう
ほとんどIoT向け
任天堂Switchに出してるのが唯一モバイル？って感じ
ARMを買ったからと言ってまたモバイル進出するとも思えない >>274
まだやめてもないのに、材料がやっと揃ったって所で一番出るとこ切るのは底抜けのアホ
カネの匂いに鈍感過ぎる >>275
モバイルSoCがCPUとGPUだけで作られていると思っているのか？
何が材料揃っただよ 今のtegraもarm積んでるんだから
arm買収したところでなんも変わってない件 ArmのGPUは
SwitchはたしかMaxwellコアのはずだし
SnapdragonはMali
サムはいずれRadeonコア(RDNAかCDNAか分からんが)
林檎は独自コア
でいいんだっけか
まぁNVIDIAがArmライセンス外に出さないとか言いだしたら
ヘタすりゃ反トラスト法事案になりかねんと思うので
Armアーキテクチャ自体はライセンス料の上下はあっても外に供給されるでしょ
でないとAppleSilicon推し進める林檎困っちゃうしなーｗ >>278
snapdragonはadrenoだぞ
mailやpowerVRはmediatekがよく使ってる もしARMが突然誰かに独占されたらどういう世界になるのか？って考えるとちょっと面白そうではある >>276
マトモな自社CPUコア無かったろが
最近は鳴かず飛ばずでAシリーズの標準使ってたりした
実際SwitchのCPUはnv製じゃない、標準IPだ
コレが作れる様になる、それだけですら十分だ
>>277-278
アホだな、作れればそれで良いって事じゃない
設計が重要ってのは最近のメインストリーム帯以上のCPU見てりゃわかるだろ
CPU以外のプロセッサは本業だしな
ネットワーク系はMellanox含め幾つか買収してるし
Appleは蚊帳の外だ、もともとARMの創業のメンバーで、しかも自社製品のみだからISAが非互換だろうと関係ない
SWはバリバリの本業だしな
そしてAdrenoを知らん様なアホはROMってろ、アレは旧ATiの系列だぞ
当時のRadeonの派生だから同じアルファベット並び変えてAdrenoにしてある
尤も、両方原型残ってないが
あと、拡大/増額して続ける筈では有るが一応
恐らくライセンス事業、特にコアIPの停止は反トラに引っかからない
これが引っ掛かるなら買収の時点で引っ掛かる
だがISAのライセンスは停止できない筈、こっちはARM本体を崩して吸収しないと多分引っ掛かる あの社風からモバイルはやりたがらなそうだが、
arm版windowsはやるかもしれない AdrenoがRadeonの派生とか知ったかぶりがひどい
開発会社からして違うのに >>284
adrenoはatiのモバイル部門が元だぞ AdrenoのオリジナルはATIのImageonでRadeonのモバイルに相当するもの
ATIがAMDに買収された後も様々な機器に使われ、例えばシャープのNetWalkerのSoC i.MX515の
GPUとしてAMD imageon Z430が使われていた
AMDの事業再編に伴いQualcommに売却されAMD imageon Z430をリブランドしたのがAdreno 200で、
シャープのIS01等初期のAndroidスマホのSoC Snapdragon S1のGPUとして使われ、現在のAdreno
シリーズの基礎となる
ttps://en.wikipedia.org/wiki/Imageon
ttps://en.wikipedia.org/wiki/Adreno
GPUの常識の範疇なんだけどなあ >>287
ATI Imageon 100は2002年リリース
ATIがBitBoysを買収したのは2006年だから時系列がおかしい >>287
Imageon 100はな
Qualcommに放った世代はFP系を除いて既にImageon z系=TeraScale系VLIWだよ
Adrenoはそこから来てる筈 >>281
コアIPなしのARMなんて存在意義の否定だぞ >>291
だからやめん筈だがって書いてるだろーが文盲 「やめんはず」じゃなく「（100%）やめない」だろ
マウント取ってるつもりだろうけど、それ以前の問題で話になってない 100%なんてないし、外から見えない都合があるかもしれんじゃない
何より結局はifを考えるのが楽しいということだから、その前提で乗ってあげてもいいとは思うよ
そりゃ否定すんのは当たり前っちゃ当たり前だけど ifの話自体は構わないんだけど
>ライセンス事業、特にコアIPの停止は反トラに引っかからない。これが引っ掛かるなら買収の時点で引っ掛かる
とかガバガバすぎ 買収承認に際して条件付くかもしれないしな
ライバル(およびそれになりえる)企業に対して
ライセンス停止等も含めた圧力をかけるようなことはできんでしょ
さくっとRISC-V等他のアーキテクチャに移行して対応してくださいね、とか無理だし 承認が下りなかった場合に一番儲かるのは誰なんだろう
世論に押された英国がリジェクトした後に改めてSBから買い取りとかになると
NV以上の巨額になりそうで、あるいはもともとそれが狙いだった説すらワンチャン Tegraは標準IPじゃない。NVは数少ないアーキテクチャライセンスホルダー。 >>296
それはかなり高い
なんでかって言えば買収で合併じゃ無いから
クレイトン3/7あたりに引っ掛かる
>>297
SB appleはarm設立に関わってるんだな
それでか永久ライセンスがあるとかないとか appleはMSの莫大な資金援助、ソフト提供のおかげで倒産しなかったんだな。 次期“地球シミュレータ”にNECのスパコン「SX-Aurora TSUBASA」が採用
～5,472台のベクトルエンジンで演算能力は19.5PFLOPS
https://pc.watch.impress.co.jp/docs/news/1279125.html アクセラレーター式って印象だったんだがデータ移動問題ないのかね どこまで微細化が進むか、みたいな話はこことは別スレッドなのかな 東芝のシステムLSI終わっちゃったね。visconti終了。 renesasだのDENSO(中枢部はやってなかったかも)だのいっぱいあるし 東芝は先端技術を捨て原発に会社存続を掛けるんだね、それが国策なんだね。
国策企業なんだから仕方がない、DENSOが拾ってくれる事を願う。無理かｗ 拾うというかトヨタとDENSOは東芝が傾いた時点で人材引き抜いてたから内製化のメドが立ったんじゃないかなって >>311
だとすっとRenesasあたりか
あと作ってるサプライあったっけ ルネサスが次期ASSPにRISC-V採用だって。
国内でも本格的にRISC-V採用の気運が高まってきたな。
https://xtech.nikkei.com/atcl/nxt/news/18/08867/ 革ジャンは何しでかすかわからん
Armオンリーはリスクがある そこに関してはOSSとIntel/AMDでレイドボス状態だからな
加えてARMでポカやるとApple/Qualcomm/Broadcomあたりとその愉快な仲間たちが参戦
これだけ睨まれても同情の余地一切無しってのも面白い ATIでなくNVIDIAを買っていたらどんな世界になってたんだろう。 買えない
nvidia買ったらCEO革ジャンでx64が無くなりIA-64が台頭
IA-64の台頭でGPGPU路線が消滅 Auroraなんて前CEOが何も確証もないのにプライドで再契約したプロジェクトだからね、Intelの本音はこれに関わっている余裕は全くないだろう。
これが無くなるだけでもIntel大分楽になるよｗ Aurora向けプロセッサは、7nm（当初は自社ファブ予定）とかXeアーキテクチャとか
新パッケージングとか、やたらと初物ばかりでハイリスクなんだよな。
エネルギー省の予算に目がくらんで無理したのか？
x86でやってたチックタックや
新型をCore > Xeonの順で出してるような手堅い姿勢とはちぐはぐ >>318
SHコンサルティングとかいうのはどうなんよ
あそこも国内RISC-Vでは名前出てくるでしょ 企業の規模が違うでしょう。
まずチップを作ってないのでは？
実際にチップを作るルネサスがRISC-Vを採用するというのは大きな動きではないかな。
といっても、東芝viscontiも終わってしまい、日本の半導体業界そのものに斜陽感が漂うが。。 >>327-329
Auroraが動揺しているにもかかわらず、ますます米政府との蜜月は深まってるように見える
より正確に言えばAuroraの成功/失敗とは全く関係なく米中の緊張関係が続く限り、
Intelとの関係は切れないのだろうなって感じ
Intel wins second phase of contract to help Pentagon develop chips
https://finance.yahoo.com/news/intel-wins-second-phase-contract-101008669.html >>326
AMDがNvidiaを買収し、革ジャンが
AMDのCEOになっていたら、x64が
消えるという根拠は何？ そりゃああるだろう
会社でも新人に時間が無いからとろくに教育せずに自分の立場を守ってる人とか
最近の人事異動で主力が抜けてしまって困ってる様子だが俺の知ったことではない(´・ω＝E`) >>333
K10が無くなる
言っちゃ何だが流れ設計者の寄り合い所帯をメイヤーが纏めてただけで、相応のモノが無いと維持は困難
もしそんなことになれば大部分は流れてIntelが拾うと思われる
Opteronが遅延した隙にIntelは市場を抑え込めるだろう
尤も、そんな空中分解のリスクを冒してまで買収するつもりは無いからATiになったんだろうがな x86-64がなくとも結局VLIWは微妙だし、ARM系にでも引っ張られるかな？ >>334
むしろアメリカこそ既得権益の国や
親が金持ちじゃなかったらハーバード他名門大入れないし
日本の旧帝大は違うやろ >>337
もし他のアーキだとすればIA-64以外に選択肢が無かったのは事実
あのメンバーで弄くり回せばモノになった可能性が無いとは言えないのが微妙なところ
まぁISAとしてはIntel64として再定義(ついでに拡張命令も標準化)したx64になってたってのが妥当な所か
コアはだいぶ変わったろうな IPFはキャンセルの嵐で全く本気出してない（ポテンシャルが定かでない）からな
キャッシュの容量や低いレイテンシにこだわってクロックを伸ばせないとか批判されたけど
そうじゃないuarchの計画は全部キャンセルされてるんだよな
やっぱり外様のアーキ、外様の設計部隊が主役を張ろうとしたのがアカンかった気がする
生臭い話だがね…… >>333
326はNVIDIAが買うのがARMでなくてintelだったらって話だと思うぞ >>341
そうはならんやろ
どう読んだらそうなんねん >>341
何度みてももしAMDがATIではなくnVidiaを買収したらにしか読めんのだが Intelが他のアメリカの半導体製造やってたメーカーを半導体から撤退させたのに
Intelが劣勢になると唯一のこった大規模な最先端プロセスの半導体製造メーカーとして
政府に守ってもらえるとかおかしいよな GFはアメリカで唯一残った大規模なファウンドリなのに守ってもらえないのかな？ そら、Intelが傾いてarmの天下になる事もあり得るからな とうとう32bit切り捨ててくるのか
Arm、モバイルCPUの最新ロードマップを公開。2022年以降のビッグコアは64bit専用に
https://pc.watch.impress.co.jp/docs/news/1281684.html Cortex-A76の設計がもうそうだったしね
それまでは32bit命令は内部も32bitだったのを64bitに変換して読むようになった
ソース
https://pc.watch.impress.co.jp/docs/column/kaigai/1188094.html >>349
32bit命令を内部で64bit命令にして実行する分には32bit命令が実行できるが
32bit命令そのものをサポートしなくなるのは話の重要さが違う
ハイエンド、ミドルレンジのAndroidで32bitコードが実行できなくなるわけだからな >>350
それはその通りなんだけど、自分が言いたいのは前から32bitを切る方針だったよねって事 まあ、32bitアプリは動作しなくなるが
32bit用のJVMやライブラリが不要になるのでAndroid自体はかなりスリムになるね ビッグコアを64bit専用にするだけなら32bitコードはリトルコアで実行できるでしょ 互換性以外のメリットがない
x86-64と違って互換性も低いから一思いにカットした方がメリットある >>344
別にIntelに限った話じゃないぞ
TSMCのファブも誘致するし、製造機器メーカー他、
米国内の半導体業界全体に戦略的な投資が行われる
そのうちの大きなプロジェクトにIntelが参与しているというだけ
米国内では技術と資本で抜きんでてるんだから当然の結果
これを出来レースだと言うのならそうかもしれないが
それ言ったら日本のスパコンプロジェクトも大体アウトだ >>354
固定長の拡張はそれがあるから嫌われるんよなぁ
どーなるかね >>346
少し前にF-35用じゃね、と言われていたCPUは
IBMのライセンスの元軍需産業とGFが共同で製造した45nmのPowerPCだった。
そろそろ14nmに移行してGFで生産できるのも最後、となるんじゃないか。 こんな契約があったけど来年発売のPOWER 10はSamsungの7nmだし
>今後10年間、GFは、22/14/10nmプロセスの半導体に対するIBMのサーバプロセッサ向けの独占的な半導体技術の提供元となる
https://news.mynavi.jp/article/20141021-a319/ Intelは自分達はIBMとは違うとプライドを持っているようだけど、どうだろうね GFの先端設備投資復帰もありうるんじゃないか
根拠のある話じゃないけど今の米中対立の流れで。 ファウンドリのノウハウないし、やっていけなさそう
弱小を買収するにももう統廃合進んじゃってるし 優位な工場・生産部門を前提に市場で戦ってこれたので、
それが無くなった場合にどうなるか、というのはある。 >>364
米政府仲介でGFに統合とか
……ないかな。 >>366
面白いね
ただGFの製造技術とIntelのラインでは水と油で、結局どちらも先端の製造技術こそが必要な点で厳しそうだ
シナジー効果を生み出せる合併案を考えるとジム・ケラーがTSMCを推した経緯が見えてくる気がした TSMCのファブがアリゾナに来るってのは二通りの、それも真逆な解釈ができるんだが
アメリカって国の歴史を見るにおそらくTSMCは当て馬になると思う TSMCのアメリカファブって話ですぐに連想されるのは、アメリカが日本や
ドイツの自動車会社にアメリカ工場を稼働させてることかな。
アメリカの労働者や自動車関連産業に対する保護・発展政策
工場を作れと言い出したのはアメリカの自動車産業の不振が顕著に
なってからだったが、半導体産業では二の舞にならないように早めに
保険をかけ始めたのかも まあ何にせよ製造だけだからハードル低かったのだろう。
次はじゃあ日本はどうするかって話になる。 5nm
A14 Bionic 2+4Core / 4Core / 16Core 118億Tr
7nm
Ryzen 7 3800X 8Core 60億Tr
Ryzen 9 3950X 16Core 99億Tr
クロック周波数がだいぶ違うからTrも違うタイプかな TSMC ５ｎｍ・７ｎｍ好調なようで・・・
TSMCの9月売上高
https://media.rakuten-sec.net/articles/-/29083?page=2
2）2020年10-12月期以降は7-9月期以上の売上高になる可能性がある
１．新型iPhone向けチップセット
２．新型ゲーム機（PS5、Xbox Series X/S）向けCPU、GPU
TSMCのCPU、GPU生産数量がそのままPS5の販売台数となる状況
３．高性能パソコン向け、高性能サーバー向け
AMDのパソコン向け、サーバー向け7ナノCPU、GPU、エヌビディアのサーバー向けGPU
４．5Gスマホ向けチップセット >>372
販売に関してはそら好調だろう
あれを超えるものは世界に他にないんだから
競争なくなるのは困るなぁ TSMCに対抗できる可能性があるのがsamsungだけだからなあ
SMICも少し前まで可能性あったけどアメリカのせいでもう無理そうだし Samsungは14nmのときからカタログスペックでは先行するものの実性能・品質でTSMCに負けてた
Appleが1年でTSMCの16nmに戻ってそれ以降使ってないのが実情を現してる
世界初の7nmとフルEUVオンリーで勝負をかけたがIntelの10nmと同じく立ち上げに失敗した
QualcommがTSMCへ避難、Nvidiaは逃げ遅れたものの来年にはTSMCに移行するとの噂が立っている プロセッサ、メモリ、ストレージ、GPU。主要パーツのメーカー数が減りすぎ。
8ビットパソコンの時代みたいに多くのメーカーが独自のハードを
売ってるのがいいってわけでもないが、減りすぎも問題だ。
互換、普及を指向したら減ってしまうのは必然なんだろうか。どうにかならんか レベルが高すぎて壱から始めるには難易度が高すぎるからなぁ
ついて行けずに減る事はあっても増えることはなかなか無いだろうね まあ8ビットパソコン時代もCPUはそんなに種類は無かった
なんてナ 金さえあれば1から始めることもできるって中国が証明してくれてる 中国にしても、そんなに金がある時代は一度だけなんじゃないか RISC-Vも今からやっとかないと中華に牛耳られるぞ。 まあ色んな国のいろんな企業がやってるよ
RISC-V
ARM切られたら中国が開発加速させる可能性あるけど
そもそもARMのライセンス切られるような状況でRISC-Vのライセンスってどうなるの？ 今、日本で一番手軽にRISC-V試せるのが
64bitのRV64GCのRISC-Vを実装したK210というチップを使ったMaixbitだなんだよな
秋月で3000円で買える
RV64GCなので64bitで尚且つ倍精度浮動小数点演算に対応してて短縮命令セットも使える
スイッチサイエンスで1000円くらいで売ってるSipeed RISC-V デバッガというのを買えば
PlatformIOでデバッガも使えるんだよな ちょっと前に貼られてたかもしれないが
ルネサスもRISC-Vはじめたね
ルネサスがRISC-V採用、ArmやRXベースの製品もある産業機器向け32ビット製品で
https://monoist.atmarkit.co.jp/mn/articles/2010/05/news033.html >>386
こんなところで人柱募集すんな、失せろカス。 Thumb-2に対応した32bitのARMや16bit縮小命令セットに対応したRISC-Vは
gccを使った場合には32bitのx86よりコード密度が高いらしい
「RISC-V原典」という本のの10ページに
「図1.5 RV32G、ARM-32、x86-32、RV32C、Thumb-2の相対プログラムサイズ」という表があって
SPEC CPU2006をgccでコンパイルした際のプログラムサイズの相対表が載ってる
RISC-VのRV32GC(32bit RISC-Vで乗除算命令、単精度浮動小数点演算命令、
倍精度浮動小数点命令、Atomic命令、16bit短縮命令をサポートしたもの)
を1とした際のプログラムサイズの相対表になってる
RISC-V RV32GCが 1
RISC-V RV32Gが 1.37
ARM Thumb-2が 0.99
ARM-32(32bit)が 1.34
Intel x86-32が 1.26
となってる
32bitのx86よりもARMの16bit、32bit混在命令のThumb-2や
RISC-VのRV32GC(16bit、32bit混在命令サポート)の方がコード密度が高いとなってる RISC-Vはモジュール式の命令セットで
基本命令のRV32I、組み込み向けのRV32E、64bitのRV64I、128bitのRV128Iに
拡張命令が組み合わせた形になる
RISC-VのRV32GCは別の書き方をすればRV32IMAFDC
RV32Gは別の書き方をすればRV32IMAFD
GはGeneralの略で一般的な構成という意味でIMAFDの別名
Iは基本命令セット
Mは乗除算
Aがatomic命令
Fが単精度浮動小数点
Dが倍精度浮動小数点
Cが16bit縮小命令
その他にもまだ命令がフリーズされてないが
ベクトル命令のV、Packed-SIMDのP、4倍精度浮動小数点のQ、10進浮動小数点のL
などの拡張命令がある
拡張命令は用途に応じて必要なものがサポートされる いろいろ拡張命令がごちゃごちゃしてるけど、
64bitのLinuxならRV64GCが基本だと思っていいよ RISC-V原典は面白い本だよね
ところでRISC-Vにはフラグレジスタがないけど、フラグレジスタを使わない方がいい理由ってなんなんだ？そして、それで早くなるの？ フラグの状態の互換性を保つのが大変な割に使う機会が少ないんじゃね
一部のフラグのみ更新とかの命令が混在してる状態でアウトオブオーダ実行・スーパースカラ実行とか面倒くさそうだし
命令に「フラグに反映するか否か」というビットを追加するコストに見合わないんだろう ここのbuildrootってのいれると64bit RISC-VのSipeedのMaixシリーズでbusybox使えるね
git clone https://github.com/damien-lemoal/buildroot.git
実際にMaixduinoで試してうごいた
ビルド方法は
make V=1 kendryte_k210_defconfig
make menuconfig
toolchain→Custom kernel headers series→5.8.xを選択する
(Custom kernel headers seriesが5.8だとビルドに失敗する)
Kernel→Kernel version→5.8を入力する
(Kernel versionが5.9だとカーネルパニックになる)
make
ビルドはツールチェインのビルドにかなり時間がかかる
busyboxしかしないので出来ることは限られる
とりあえず、Linuxが動いたというだけの実験
https://gihyo.jp/dev/serial/01/micom-linux/0005?page=1
https://gihyo.jp/dev/serial/01/micom-linux/0006?page=2
ここを参考にして一応自作のプログラムも動かすことできたよ こめん、ミス
× toolchain→Custom kernel headers series→5.8.xを選択する
(Custom kernel headers seriesが5.8だとビルドに失敗する)
○ toolchain→Custom kernel headers series→5.8.xを選択する
(Custom kernel headers seriesが5.9だとビルドに失敗する)
デフォルトだとCustom kernel headers seriesが5.9.xになってるのでビルドに失敗する make busybox-menuconfig
make
これでbusyboxのコマンドの追加、削除ができる 書き忘れたが、ビルドされたイメージは
output/imagesにloader.binという名前で作成される
これをSipeed Maixシリーズの書き込みツールのk-flashで書き込めばいいだけ
一緒に作成されるrootfs.cpioはデフォルトでは
loader.binに組み込まれるように設定されているので無視していいです
rootfs.cpioの中身を見たい場合は
cat rootfs.cpio | cpio -t -v
で確認できます
loader.binに組み込まれるrootfsに何か自分のファイルを入れたい場合は
output/target配下に自分のファイルを入れておけば
make busybox-menuconfig
make
とやるだけでloader.binに組み込まれます >>397
そうだが、ハーフノードでしょ？
あと軍オタ的なサイトでは次は14じゃないかみたいなの一部で見た記憶があって。
単にそのサイトが12nm知らんのかもしれないけどさ。
SOIプロセスの方が航空機には向いてるって事だが
ここまで微細化してしまうともうどう考えたらいいのかわからん。 GFの12nmはLP12nm(Samsung系列)と12nm FD-SOI「12FDX」があるよAMDはLP12nmを使用
FD-SOI IBM→STMicroelectronics→GF、Samsung
LP FinFET IBM→Samsung→GF >>399
その辺よく知らんかった
ルネサスもそうだが、先端設備投資復活せんものかなぁ >>400
大して期待してないんだとは思うが、コストかかりすぎるからどんどん脱落していって今の状況になってるわけだから復活するわけがない ひでぇなんてもんじゃねぇ
地獄よ
おまけでデータパスの設計を圧迫する素敵仕様 IntelのCPU構造見るとビックリするよね
ほとんど使われてないAVX512にダイサイズめっちゃ割かれてるの
AVX512が無ければCPUのサイズ半分にできるだろう Altera買収したときにはマザボにFPGA実装して使う機能にリコンフィグとかするんだろうなとか思っていたんだけど。
微細化先行が継続できる予定で何でも詰め込んできたんだな。 そもそもCPUも全力で回すとアツすぎるというのもあるのかもしれんけど Ice lake-spではAVX-512の発熱に起因する周波数問題は一部を除き解決したらしい、Ice lake-sp周波数低いからかな？ ぶっちゃけもう電子回路の集積って限界間近なんでしょ？
これをブレイクスルーできるのって新技術である光集積回路技術を応用してCPU作らないと
これ以上飛躍的新化ってないと思うんだけどどうなんだろう？
熱処理の技術次第でクロックも上げられるんだろうけど
そういや電磁冷却ってCPUクーラーとして実用化できそうにないのかな？ むしろ分岐予測にトランジスタを大量投入する事で相対的にAVX512を軽くしたらどうか >>410
トランジスタの微細化は可能
消費電力が下がらなくなってるのと
製造コストと配線遅延が増大してる
とにかく金がかかる様になったのが一番の問題 >>405
その画像はavx512を実行するために追加されたfpu (正味256bit分)だけのはず ちなsunny coveかtiger lakeではfpuの比率は相対的に小さくはなってたはず >>405
演算機だけならそんなもんだろ
それでもかなり大きいけど
一般命令で使いきれないL/Sとか専用のレジスタとか他にも食ってるもんはいっぱいあるんだぜ https://www.phoronix.com/scan.php?page=article&;item=sifive-riscv-unmatched&num=1
RISC-Vの面白そうな板が出た Armが革ジャンの手に堕ちた以上
RISC-Vには頑張ってもらわないとな >>419
Dual-issue in-orderなのか。
古いAtom機くらいの性能はあるのかな。 >>419
予想される性能の割にくっそ高え
まあしょうがないのか
大量に売れるとは思えないし Arm、Cortex-X1の詳細を公開 - Cortex-A78Cも発表
https://news.mynavi.jp/article/20201102-1449269/
ビッグコアになってきたねえ AppleはArmの仕様を先行実装してる時があるからA78Cはそれ絡みな気がする M1はメモリ内蔵とか書いてあったけど巨大キャッシュじゃなくてメインメモリなのかあれ？ メモリ内蔵で広帯域確保はわかるが8GBと16GBの両方作るってAppleの体力がすげえな。 DRAMは外部から買ってきて入れてるんじゃないの？知らんけど。 CoWoSみたいな名前の2.5D積載で
TSV積載なDRAM積んでるんじゃね M1は消費電力半分以上で1185G7+Iris Xe Maxの性能は余裕であるね
iPad proのA14XをMac bookにも転用できる設計にしたっぽいな
それにしてもiGPUのキモとなるメモリ帯域が気になる
16インチMac book proはiMacで噂のA141T＋Lifucaを流用かねぇ？ >>429を見る限り普通のモバイルDRAMだと思うけど 金に物言わせてTSMC無駄に使いやがって、世界の敵だな。 デジタイザペンのないmacbook
デジタイザペンのあるiPad
デジタイザペンのある2in1 widows
攻めるとこが違うだろ。 >>439
MCM型のパッケージングだと、さすがに総トランジスタ数には含んでいないんではないの？ 数多くのスマホ向けSoCと同じくLPDDRのPoPでしょ
それをあえてunified memoryと呼んでるだけ UMAをマーケティング用語で使うとはな、当たり前過ぎてどうでもよくなってる言葉
環境に配慮して充電器別売りにする会社は違うな PoPの写真でているね。
宣伝用文句みてオンチップやったのかと思った。 IBMはオンダイのeDRAMやってるが80億（8G）Trの Power9 で120MB
埋込メモリは、不揮発に業界の関心が持っていかれてて、
eDRAM？揮発はSRAMでいいじゃん、みたいな雰囲気が感じられる PCのiGPUはメモリ帯域がネックになっていて
LPDDR4x-4267 ですら128bit接続でメモリ帯域は68Gbyte/sec
演算性能は
Renoir (4750G) 2.15Tflops
Tigerlake-U (1185G7) 2.07Tflops
現状これ以上上げてもあまり効果がない
M1のGPUは2.6Tflopsなのでメモリ帯域は似たようなものかもしれない >>446
eDRAMはまさかのIntel参入で面白くなると思ったんだが、IBMもPOWER 10でSRAMに戻るみたいでさびしくなるね Appleの場合、上位機種でもUMAをするなら
PS 5みたいにGDDR6かHBM2を採用するしか
ないのかな AppleはeDRAMもHBMもGDDRも3D XPointも選ばなかった
低電力、調達コスト、パフォーマンス
現状この３つを最も兼ね備えられるのはLPDDRってことだろうね 価格帯を考えたら、全部GDDR6でもいいくらいだけどLPDDRであったっけ? Rosetta 2のスコアっぽいのがあった
ADP3,2
Apple Silicon 2449 MHz (4 cores)
Geekbench 5.3.0 Tryout for macOS x86 (64-bit)
Single-Core Score 848
普通のADP3,2
Geekbench 5.3.0 Tryout for macOS AArch64
Single-Core Score 1139
性能低下25%
M1だと並のx86より性能良さそう >>451
MCMするためにパッケージあたりの容量と接続幅が重要なんだからGDDRは使えんでしょ
GDDRだと高々16Gbitでx32しかないんだから
LPDDRなら64Gbitでx64な製品が容易に調達できる >>447
DDR5しかないな
3年後には4ch接続帯域180GB/s超えが出来る
メモリ容量も64GBが当たり前になってくる >>455
8100は最大3.6GHzキャッシュ削減なので、良いところHaswell 4GHzくらいかと
Apple A11が980くらいなので近いのかな Cortex-X1でA12のVortexと同程度まで追いついたのは凄いな
スナドラ875は最高性能コアを高クロックだけではなくX1で完全に切り分けしたのね
A14と方向性が違って面白いな アプリが移行されないようにx86勢もワッパ向上頑張らんと 761 Socket774 2020/11/15(日) 19:37:30.37 ID:5hgNgcRzH
Windows陣営はSmart Access MemoryだとかRTX IOなんかを繰り出してパフォーマンスアップを図ろうとしてるけど
アップルが出してきた答えは、もはやPCIe経由のdGPUってもの自体が時代遅れだよってことなんかな
567 名無しさん＠編集中 2020/11/12(木) 14:37:21.97 ID:vSWHdmqlM
アップリシリコンMacは軒並みeGPU非対応で動画クリエーターらはがっかりモードっぽい
626 名無しさん＠編集中 2020/11/15(日) 13:58:27.99 ID:1JlzEzAtM
DaVinci ResolveがM1/BigSurネイティブ対応したとかで一部動画界隈がザワつき始めたな
https://dotup.org/uploda/dotup.org2308783.png
https://youtu.be/SDaUGNoXcb0?t=15m30s
627 名無しさん＠編集中 2020/11/15(日) 14:43:39.12 ID:KXgBPPA00
ゲームチェンジャーになりそうだな
628 名無しさん＠編集中 2020/11/15(日) 14:44:41.82 ID:KXgBPPA00
ついでに、M1対応のx265とかが出たらさらに変わるだろうね
630 名無しさん＠編集中 2020/11/15(日) 15:30:00.97 ID:KXgBPPA00
一応貼っておくか
・ビデオ編集ソフト「DaVinci Resolve」、バージョン17.1でApple Silicon最適化 M1搭載Macで最大5倍の性能向上
https://www.itmedia.co.jp/news/spv/2011/15/news019.html M1はローエンドチップ。
純正dGPUも用意されている
ローエンドチップにすらRenoirが勝てないってだけの話 M1のRosetta 2の性能がやっと載った
MacBookAir10,1
Single-Core Score 1313
MacBookAir10,1 ネイティブ
Single-Core Score 1710
ADPとほぼ同じ比率
x86エミュレーション支援命令は入ってないっぽいな
A12から仕込んでないなら Rosetta 2はAVXに対応してないからかWestmereと同じCPUIDらしい
Family 6 Model 44
んで、ARM Windowsのx86エミュレーションは
Family 15 Model 4
Prescott
今月出る予定のMSのx86-64エミュレーションはどうなるかな AMDが出すんじゃないのか…よりによってIntelかよ… AppleがわざわざARMを買収する必要は無いけど、
GPUを独自コアでやる前段階でImagination Technologiesを
サクッとやらなかったのは失敗だったと思う
そんな高い買い物でもないだろうに・・・互いの依存度を考えても悪くないはず >>466
OEMの継続供給が面倒か、技術的に支障が出ると思ったんじゃないの？
Logic買収でユーザーが僅かなWindows版を廃止したときも、Windows信者から署名活動されてたくらいだし
BtoBのOEM事業じゃもっと風当たりが辛いだろ 結局Apple GPUはTBDR使ってるからPowerVRの権利持ってるところに金払ってるのか？ よく別スレッドでM1が飛躍的だとしてもそれを後で他のメーカーが全く追従できないものとしてマウント取っている人がいて、なんだかなと思う >>469
Intel信者とAMD信者が互いに積年の恨みをぶつけあってるこのスレでそんな事言われてもな
>>470
何をどう読んだらそうなるのやら >>470
Android OSという足枷・・・。 NVIDIA必死だな
Green500 2020年11月
DGX SuperPOD nv A100 26.195GFlops/W "Power Measurement Level:2"
PFN MN-3 26.039GFlops/W "Power Measurement Level:3"
JUWELS nv A100 25.008GFlops/W "Power Measurement Level:1"
Spartan2 nv A100 24.262GFlops/W "Power Measurement Level:1"
Selene nv A100 23.983GFlops/W "Power Measurement Level:2"
富嶽 16.876GFlops/W "Power Measurement Level:2"
2020年06月
PFN MN-3 21.108GFlops/W "Power Measurement Level:3"
Selene nv A100 20.518GFlops/W "Power Measurement Level:2"
Power Measurement Level:1 1/10以上、15node以上、2kW以上
Power Measurement Level:2 1/8以上、10kW以上
Power Measurement Level:3 全システム
https://news.mynavi.jp/article/sc17_green500-1/ Power Measurement Level:1 ±5%、瞬時値（間隔1秒未満）平均
Power Measurement Level:2 ±2%、瞬時値（間隔1秒未満）平均
Power Measurement Level:3 ±1%、積分電力計 M1はちとロースペックだから、まだ買うのは早く無いか 俺の3700Xよりシングル速いよ…
モバイルとしてはかなり強力なのでは 互換性はともかく、凡百のarmサーバーを突き放すほどとは思わなかったわ これコンパイルして動かしてるの？
それともロゼッタ2経由？ >>483
やっぱパワー使うとボロが出るな
ヘビーコードでこの程度は立派っちゃそうだが、突っ込んでるリソース踏まえるとあまり手放しでは褒められん >>483
内蔵GPU性能が欲しい時代遅れはIntelか Apple買えってことだな ノートは大半内蔵GPUだろ
既にトランジスタ数がやばいから、iMacなんかは外付けになるんじゃねえの dGPUも設計してるらしいね
intelにはそりゃ見切りつけるわけだわこりゃ あとはISA自体の独自化、自社製造ぐらいしか残ってないな パッと見る限りだと今後どうやって性能伸ばすんだろうね
ARMは歩留まりこそ良いけど、5nm以下は不可能だし
ARMの特性上、x86みたいに拡張して性能伸ばすこともできない
数年後には詰んでると思うけど それについてはnvidiaもIntelも失敗してる
Intelはかなり昔だしアレだけど、nvidiaが失敗してる時点でもう技術投資しても意味ないんじゃねえかなと俺は思う
各cpuメーカーがRISC-Vの研究してる理由はRISC-Vは拡張性があるからだし まあ、nvidiaはARM資産買収したけどね
何に使うのかは不明 ARMはあんま拡張すると一応額面上固定長つってるのが可変長と変わらなくなってx64と同じ苦しみ味わうぞ
命令起こすキャパは林檎にないから結局独自チップはARMでロー～ミドル止まりだと思う
性能的にもSMT無しでコレだけ突っ込んだら充填効率は酷い事になってるだろう
幸い開いた分割と電力が下げられるARMだから成り立ってるが >>490
命令セットで性能は縛れなくね?
zenシリーズにしたって命令セットの拡張で性能上げたわけじゃないんだから >>494
命令拡張は後藤弘茂の記事でAppleが先行で導入した命令をARMに規格として入れてるって見たぞ >>490
PCI-Eを統合してdGPUを接続、その分のメモリ帯域をCPUなどに回す。
クロックを3.5GHz以上まで上げる、など
そもそもコメット300W CPUを搭載できる筐体があるので…IntelのときもデスクトップG5とCore Duoの消費電力が同じだったからiMacは筐体そのままでモバイルCPUに移行したわけで
iMacはチップレットでも良い気がするよ dGPUなんて特許回避で今からゼロで作れるもんなんかねえ >>498
お前それ、Xe dGPUがゼロから作られたって言ってるようなもんだが AMDユーザーによると、M1はR23シングルコア測定時にGPUも使用するからスコアが跳ね上がるらしいぞ
326 Socket774[sage] 2020/11/18(水) 21:59:20.17 ID:6TRA5vTp
Athlon 200GEがApple M1と同クロックだから、システムが異なるがIPCの参考になると思い測ってみた
Cinebench R23シングルコア
Athlon(3000MHz DDR3/Win10Pro):768
Core i7 3615QM(シングルブースト3.3GHz):662
M1:1498
Athlonは初代RyzenとコアあたりのL3が同容量だからRaven Ridgeより高スコアかな
M1の高性能コアは初代Ryzenの2倍のIPCのようだ
ただ、これまでのCinebenchはWindowsの方が高スコアを出す傾向にあるため、実際にはもっと差があるかもしれん そんなに色んなスレに顔出して布教してるとか流石マカー CPUアーキテクチャスレで何いってんだ、と思ったが471の言うとおり、か
AMDファンが顔を真っ赤にしてるだけかもな >>472
Surface Pro X
SQ1 A76 3Ghz
750
Pixel4
SDM855 A76 2.84Ghz
700
だからほとんどOS関係ない GBはLinuxでスコア取ってる人結構いるしね
当然ながらスコアはOSあんまし関係ない
そもそも計算のクリティカルループにOSがそんなに影響できたらおかしい >>504
いやCPUが速くなっても、アプリレベルで残念・・・という話。
ベンチくらいではあんまり問題ないだろうけど。 >>508
一枚噛んだらその限りじゃない
生で投げるなら変わるわけが無いが、加工品投げるなら話は別 >>508
シングルのスコアはあまり影響がないけどマルチのスコアはOSのマルチプロセッシングの処理の
うまさが反映されるから、同じPCでもLinuxの方がWindowsより10%ぐらいよいスコアになるらしい
Folding@Homeなんかも同じCPU・GPUでもLinuxの方がWindowsより性能がよくなるようだし
それにシングルの方も、あらゆる処理でメモリの扱い方(仮想メモリ等)のうまさが処理速度に影響し
(特にGeekbench4まではメモリアクセス速度の測定もベンチ対象だった)、iOSなんかはPCより簡素な
仮想メモリシステム設定でカーネルを動かしていてLinuxよりスコアが高くなるはずだから、フェアな
CPUベンチマークじゃないとGeekbench3の頃にLinuxの作者のLinusが文句いってた LinusがGBに文句言ってたのはPCとiOS/Androidでベンチが使うメモリフットプリントが違うって点と
暗号系のアクセラレータ使うベンチが入ってるって点だぞ >>512
ごめん
たしかにGeekbench3のときにLinusがいっていたのはメモリフットプリントが違うって点と
暗号系のアクセラレータ使うベンチが入ってるって点だった
ttps://www.realworldtech.com/forum/?threadid=136526&curpostid=136666
>>511の話はGeekbench4のとき
ttps://www.realworldtech.com/forum/?threadid=159853&curpostid=159860 >>513
そういえばGeekbench5でIcelakeからAESのスコアが異常に高くなっていると思ったら
AES専用命令があるのね
ttps://forest.watch.impress.co.jp/docs/news/1289240.html >>513
5ではAESのみが暗号系ベンチだけど
総合スコアへの寄与が極端に下げられてるからAESのスコアだけ高くても総合スコアは上がらんと思う
それも気持ち悪いならIntegerとFPのスコアを比べれば良い 噂レベルだとSONYが次世代デジカメエンジン用に
AppleのA14Zチップを他の技術との交換で手に入れる可能性があるらしい
もしそうだとするとデジカメ側でも色々動きがあるかもしれない SONYならチップ内製出来そうなもんだがなんでまた
仮に真実でも高そうだな カメラのチップオーダーが何十万台レベルでしかないからな
SoC自体も今時22nm程度だから
何千万台オーダーのスマホが基本的に高性能で安い クロスライセンスでappleから入手しなきゃならない技術なんてCPU関連でありそうもないけど。
snapdragonでもEXSYNOSでもチップ買えばいいだけ。 >>517
AppleがSoCだけ外販するなんて
よっぽどの交換条件だろ
ソニーは大事なものを失うんじゃないか？ AppleがCPUチップを売ってくれたとして、そのチップは数年で製造中止になるぞｗ SONYはCMOSセンサを失うことになるだろうな
誰がどう考えても A14Zとはデジカメにゃオーバースペックでは･･･ >>523
2014年のA8チップがまだ現行機種だけど…
途上国ならもう少し前のも売られてる サイバーショットなのかαなのかCineAlta なのか
CPUコアなのかGPUなのか、どちらでもなくadvanced power management、
low power video playback、HQ camera processor などのSoC搭載機能なのか ただのガセでしょ。
何か得るものがあっても、
アップルなんて軒を貸したら母屋まで取られちゃうよ。 まあ、スマホならともかくデジカメでappleとライセンス契約とかリターンに対しリスクの方が大きすぎるな SONYはむかーしむかしのPowerBookで懲りてないのかしら……世代交代か >>520
逆でAppleがSONYからLiDARスキャナを売ってもらう代わりにA14Zの外販につながるんだとか
頭下げてるのはAppleのほう
https://cameota.com/sony/33723.html >>525
今スマホでやってるリアルタイム画像解析とかAiとか考えたら
何十万円と高価な単体デジカメがロートルCPUのままってのは非常にまずい事態ではあるんだよね
下手したらAppleがデジカメ参戦しかねないくらいではある コンピューテーショナル・フォトグラフィをやりたいって言ってるし、あれってようは撮影時に深度マップを作っておいて、撮影後にレンズシミュレーションを適用したりピント位置をいじったりするやつでしょ。市販アプリだとFocosみたいなの。ああいうのは無限に処理能力いるしA14Z使えれば有難いんじゃないの Appleがデジカメ参戦してαが食われるくらいなら、先手切って提携して相手の手の内見てそれをカメラにフィードバックしよう
ってのは賢いとは思う 初めて聞いた話だが、Cortexの新しい奴使った方がいいんじゃないかなぁという感じ
もちろん単純な性能ならAppleなんだろうがASICなりコプロセッサなり使えばいいでしょ。 Samsungはnote10でソニー使ってたのにnote20ではSTMに乗り換えてるね。
https://prtimes.jp/main/html/rd/p/000001106.000001337.html
カメラにlidarってそんな特別なことなのかな？ >>537
コンピュテーショナル・フォトグラフィならメディア処理はGPUのようにプログラマブルである事が重要。でないとアップデータでシミュレーションモデルや機能追加や調整が気軽にできない。そしてCPUのシングルスレッド性能も大事。確かに最新のCortexとMaliでも良いと思うけど。 逆に言えばソシオネクストのカスタムASICに完全依存してるSONY、キヤノン以外、ニコン以下フジオリンパスペンタはカメラ事業今後大丈夫なんかってはなしなわけで
実際SONY、キヤノン以外はみんな同じASICとエンジン使ってるからな
GoogleがApple対抗でカメラ向けソリューション開発してくれるならやれるかもしれんが
https://www.socionext.com/jp/products/assp/milbeaut/
https://www.socionext.com/jp/products/assp/milbeaut/MB86S22.html >>537
（この話自体は関知してないが）
ARMと取引するよりスキャナーとA14Zをバーターに取引したほうが
安くなるんじゃないかな ニコンはカメラ事業通り越して会社全体が既に自体危ういから大した問題ではない >>526
現行機種であってももうA8製造してはいない イメージプロセッサの場合、ARMコアってデータが流れるパイプラインの制御とか
担当してるだけでパイプ上の各ブロック内の重いデータ加工にはあんまり関係ないよな SONYのCMOSセンサーは一見すると絶好調なんだけど、実は韓国勢SamsungやSK Hynixに猛追されている
世界市場が拡張しているので生産量を増やさないとシェアが落ちてしまうそれだ新工場を作ったり工場を買収したりするのだが
SamsungやSK Hynixは旧世代の工場をCMOSセンサー用に転用してくるのでSONYはコスト的に負けてしまう
ので思い切って生産量を増やせない、このままだとメモリー半導体と同じく韓国勢の寡占状態になってしまうのは明白だ。
っで、SONYは最後の手段としてTSMCに委託して生産量を増やして対抗することに決めた。
TSMCは大喜びでサブプライムチェーンを含めSONYの為だけに（専用工場）一兆円を超える投資を決めた
これは素晴らしく見えるが業界では「SONYCMOSセンサーの終わりに始まりと言われている」
なぜならTSMCはその製造においてノウハウ（製造）を取得して他社のCMOSセンサーを同様に製造出来るからである
TSMCはそうやって会社を大きくして世界一になったのだから・・
しかしそれはSONYとしては判っているが致し方ないのである 一兆円を超える投資額が巨額だ、なぜなら日立や東芝は数円億の資金の為に競争力のある部門を切り売りして
世界的には二流企業に成り果てようとしているのだから >>545
液晶パネルやCellと同じことしてるなw >>543
現行HomePodもApple TVも在庫で賄える量ではないと思うんだが ARM版Windows 10がx64アプリに対応、Insider Programで来月リリース
https://project.nikkeibp.co.jp/idg/atcl/19/00001/00172/?ST=idg-cm-software&;P=1
米Microsoftは9月30日、ARM版Windows 10でx64アプリケーション
を使えるようにすることを発表した。
Microsoftの最高製品責任者であるPanos Panay氏は、9月30日の
ブログ記事で次のように述べている。
「我々はユーザーからフィードバックを受け取り、Microsoft Edgeの
高速化とバッテリー消費削減に取り組んでいるほか、既に発表した
とおり、ARM版Windows 10に向けて最適化したMicrosoft Teams
のネイティブクライアントを間もなくリリースする。さらに、x64
アプリケーションのサポートを拡大し、Windows Insider Programで
x64エミュレーションのロールアウトを11月に始める」
もう11月も終わるけどx64のエミュレーションはまだなのかな？ GoogleのAndroid互換デスクトップOSはどうなってたっけ >>550
M1にも対応してくるんだろうか？
FirestormはRosseta2で快適なレベルにまでx86/x64を
エミュレートできるパワーがあるわけで。
Boot Campの後継としても期待できるし、SQ1/SQ2より
遥かに高速に動くだろう。 >>552
M1が設計レベルでWindowsに対応させる予定があったなら対応するかもしれないが…
先日のApple幹部のインタビューは一般論で対応できるというレベルなので
例えば、Apple GPUでDirectXに対応できるか否かとか、ハードウェアレベルでmacOSゴリゴリチューニングなのかいくらかは汎用設計になっているのか、とか
Intel Mac初期と違い、もはやWindowsである必然性も薄くなってきた Intelは遂にねをあげて10nmにEUVを使用するようだ、ただし丸２年先の話
問題は露光装置が足りないこと そう言えばAndroid統合とかいう噂消えたな。Googleはapple目指すよりMSの失敗繰り返さない方を選んだか >>554
2年後じゃTSMCは3nm
10nmじゃ勝負にならんぞ >>552
>>553
というかWindowsはARM版の対応環境明示しないだろう。
M1搭載してWindowsPC出すベンダーがあれば対応する。
M1搭載したPCが最強かと思いきやThunderX3系コア積んだPCが出てきて
AVX2-SVE変換して劇的な速度達成とかになったら面白いんだが。 IntelはGaAsに賭けてそうだけどTSMC委託でその研究もあぼんになりそう >29 のような問題もあるとしたら
EUVを導入すれば万事順調に、とはならないんじゃないか EUVつこて線幅細くするどうこうの前にだな
733 Socket774 2020/11/18(水) 13:12:48.72 ID:+YlKdCvGM
IBMに頭を下げてtCoSFB技術をライセンスしてもらう
ただそれだけで解決する話だったのに何でしなかったのか、変なプライドが邪魔してたのか
Cannonlake失敗の時にその決断しなきゃあかんかったのに、現時点でもtCoSFBを持たずに戦うという無謀さ加減
そりゃ持つ者(TSMC,Samsumg)、持たざる者(Intel,GF,UMC)で差が開いていくわっつー まあ別の方法から切り込んだっていいじゃない
EUVでなくてナノインプリント追いかけるとかさ Intelの10nmにEUVを適用するとDUVでは出来ない斜め45度配線が出来るようになり他の配線を避けるためのVIA垂直線
を減らす事ができ回線遅延や発熱の低減だけではなく、クワッドパターニングを廃止できて歩留まりの改善の見込めます。
絶対的な改善は出来なくとも今まで苦しんできた部分の改善が少し出来ます。 排他的Windows信奉者と違って、Linuxはそれほど縛りがないからな OSも良いと言ってしまったらLinux教団としては許せないだろ
まぁ、Linuxを入れたところで整合性のないシステムになるだがね M1のベンチでの強さの一旦はメモリとストレージの速度にもあるみたいだし、そこは活かせるでしょ。
でもGPUドライバは地獄かな M1のハイパフォーマンスコアにはx86と同じメモリコンシステンシモデルで動かすモードがあるというネタ
Rosettaでのエミュレーションが割と優秀なのはこいつのせいかも
https://github.com/saagarjha/TSOEnabler ハードウェアまで自社設計だとそういうところまで拡張できるからいいな
powerからx86へ移る時にはできなかったこと >>576
そういうのって特許でガチガチなX86の何某かに抵触しそうなもんだけど大丈夫なんやね さすがにメモリコンシステンシの概念までは特許になってないと思うぞ
効率よくtotal store orderingを実装するためのハードウェアみたいなくくりで特許があるのかは知らんが total store orderingって一般のCPUだとSPARC V8が初出?
IntelだとPentium Proが最初?
仮に特許あっても切れてそうだけど マイクロアーキテクチャってどこまで特許にできるんですか？ clangのNEON intrinsicsのオプティマイザがかなり賢いな
要素取り出してスカラで処理してベクタに戻すみたいなアホなコード書いても対応するベクタ命令があると勝手に吐いてくれる M1でやってるらしい（Apple用の）最適化
https://note.com/njrecalls/n/nf7f5e48c255f
M1面白いな
昔のゲーム機みたいだ
ブラウザがめちゃくちゃ速い要因はこれか それ凄いなと思うと同時にもはや汎用ISAじゃないなとも思った。
将来的に盲腸になったりしないのかな 命令セットアーキテクチャはそれほど関係ないように見えるけどなあ
weak memory orderではなくtotal store orderingも使えるようにするのは現状の
Armv8だと独自拡張かもしれないけど、RISC-Vでは標準のRVWMOに加えx86や
SPARCのコード移植向けにZtso拡張を策定しているから、RISC-Vと同じことを
やっているように見える
参照カウントはArmv8.1のLarge System Extensionを利用しているんじゃないかな
コードが64bitのみなのは次のCortex-Aのビッグコアがそうなるらしいし
どういうものかわからないがJavascript最適化専用命令は命令セットの独自拡張に
当たるけど、あとでArm規格に入るんじゃないかな
RISC-Vだとまだ完全に白紙だけどJ拡張というJIT向けの拡張が用意されているから
これもRISC-Vと同じことをやっているように見える macOS最適化でよくWindowsが動くなと思う
最低限の命令セットがあるからか、最初から想定されてるのか CPUをmacOSに最適化するというのは、よく使う命令を速くするとか、専用命令を追加して
ソフトウェア実装だった部分をハードウェア実装にするとか、関数呼び出しとか配列アクセス
とかよく使われる定形表現の命令列をmacro op fusion等で高速化するとかだから、通常の
最適化の範囲ならArmv8 ISAである以上互換性に影響は与えないはず
32bitコードの実行ができないのは互換性に関わりそうなんだけどARM Windowsでは
使っていないのかな?
GPUとかIO関係は全く別物だからドライバは作り直しだろうけど PCの用途の半分以上はwebブラウジングだろうからjs専用命令は効果的だろうな ARMは32bitモードと64bitモードで全然別のCPUになるから64bitOSやアプリが32bitコードを実行することはない。64bitモードにも32bitの演算命令があるので32bitモードを使う必要もない。
Androidは32bit/64bit兼用OSだからまた話が違う。 ARM Windowsも64bit OSだけど32bit ARMアプリは実行できるよ
32bitコードを実行する必要がなければ32bitモードを使う必要がないのはx86も同じだと思うが 実際のところx86-64はfar callでセグメント切り替えるとユーザランドで32bitと64bitのモード遷移ができて
CrossOverはこれを利用して32bit環境が封印されたmacOSで32bit wine環境が動くようにしてるんだけど
Rosettaでそれ含めて動くということは32bitアプリの変換もライブラリの実体さえ用意しとけばできるんだろうな M1が分野ごとに妙に早かったり、そうでもなかったりする理由がわかったな。
そういえば昔のArmにはJava高速化用の命令があったんだっけ？ Armv8とamd64の動作モードの確認
Armv8はaarch64とaarch32の実行モードがありPSTATEのnRW bit(M[4])で設定される
Armv8のaarch64とaarch32の切り替えは、リセット時か、割り込み復帰時にEL1(OS)からEL0(ユーザ
プログラム)へだったらspsr_el1のnRWに実行モードを設定しeretで復帰することでspsr_el1の内容が
PSTATEに書かれ実行モードの変更ができる(ただしaarch32からaarch64への変更は不可)
この2つの方法以外でArmv8のPSTATEのnRWを変更することはできない
aarch32にはさらに通常命令のA32とThumb命令のT32の状態がありPSTATEのT bitで設定できる
(Armv7ではJazelle用のJ bitもあったがArmv8のaarch32では削除)
amd64はlong mode(64bit)とcompatible mode(32bit)の実行モードがあり、コントロールレジスタの
EFERのLME bitで設定できる
long modeは16bit, 32bit, 64bitのモードがありセグメントレジスタが指すセグメントディスクリプタの
L bitとD bitで設定できる
Rosetta2ではx86アプリでもamd64アプリでも動かせるだろうけど、M1がaarch32に対応していない
ならM1でARM Windowsを実行した場合aarch32アプリは動かせないと思うんだけど違う? ちなみにAMD64のlong modeはx86と互換性がない。 M1搭載Macでの仮想Arm版Windowsベンチマーク、第2世代Surface Pro Xを上回る結果に
https://japanese.engadget.com/m1-mac-geekbench-surfaceprox2-091554897.html
やっぱArm Macのプロセッサすごいんだな Javascript最適化命令はArmv8.3のFJCVTZSらしい
ttps://community.arm.com/developer/ip-products/processors/b/processors-ip-blog/posts/armv8-a-architecture-2016-additions
Javascriptでは数値がすべて倍精度浮動小数点なので、整数として扱いたい場合に変換しないと
いけないから、変換を高速化するために専用の命令をArmv8.3でいれたとのこと
m1にこれ以外のJavascript用の命令が追加されていないなら、total store ordering以外命令セットを
独自拡張したのではなく、マイクロアーキテクチャの最適化だけでがんばっているということになる 5nmならM1は当然の性能！
できらぁ！5nmで現行Zen3のIPC 40%アップとGTX 1050以上の内蔵GPU性能を達成するって言ってんだよ！
では5nm Zenで同等以上のワッパを発揮してもらおうか
え！？5nm Zenで5nm M1と同じワッパを！？ >>586
の言ってるorderingとか全然わかんないんだけど、何で勉強すれば良いのですか？ いまのarmの立ち位置ってx86より洗練されたciscって感じ？
命令多過ぎてriscではないよね >>600
CISCだけど進化に伴って内部がRISC処理になったがx86
RISCだけど拡張しまくって最早CISC同然にったのがarm とはいえ、Armは64bit化で命令を整理できたのは大きいなと 32bitRISC命令を作ると命令長は28bitくらいになる。32bitを割り当てて余ったbitを分岐のリテラルbit数に割り振ったのがMIPS、プレティケートとシフト付き演算に割り振ったのがARM。RISC-Vは16bit長の短縮命令と64bit化と予備空間に使ってる。
おかげでARMはRISCなのにアドレス計算が速い。 メモリ最低64GBできれば128GB言われてた
Adobe AfterEffectsが余裕で動いちゃうのって
いったいどーゆーカラクリなん？
https://light.dotup.org/uploda/light.dotup.org681479.jpg 実際のとこそういう用途は微妙なんじゃねーの
ヘビーユーザーはまだ様子見だろうし、少なくとも32GB以上のモデル出るまでは様子見でしょ >>605
AEがメモリ要求するのは最終レンダリングじゃなくて制作過程
大量のプリレンダ成果物をメモリに溜め込んでプレビューするからメモリ要求が半端ないの
AEに限るのであれば制作過程じゃなくて最終レンダリングであれこれ言うのはちょっと見当外れかなー >>599
一応ヘネシー＆パターソンのコンピュータアーキテクチャ第6版の5.6で解説されているけど
あまりわかりやすくない上に、詳細はこれを読めと最後に書いてある
ttps://www.hpl.hp.com/techreports/Compaq-DEC/WRL-95-7.pdf
日本語の解説だと
ttps://slidesplayer.net/slide/11226103/
ttps://blog.tiqwab.com/2020/05/13/memory-consistency.html
あたりかなあ
並列処理関連だからマルチスレッドプログラミングをしたことないとわけわからないと思う ありがとうございます。
このスレはヘネパタの先にいる人ばかりなので、勉強させて貰ってます。 >>605-607
AE含めて現状のRosetta2で動いてるAdobe系全般は「不安定、遅い、もっさり」だってさ
https://youtu.be/1FKOxz0FjOc?t=135 まぁAdobeさんはiPad向けでArmネイティブ動かしてるし
ArmMac発表の時映像出してたんで来年度頭あたりに出てきたら……いいねぇ MSはSQ3でCortex-X1×4コアにしないと本当にヤバイな。 Snapdragon 888はどの程度なんだろうな？ Samsungの5nmでCortex X1のカスタムみたいだな Samsungは相変わらずの歩留まりの悪さでTSMCに乗り換えられかけられたので値下げして引き留めたって噂が流れてるな 価格と性能はどうなのか
OnePlus9は買おうと思ってるからなるべく安い方が良い
端末価格が6万ぎりぎりなら即買い 当社が開発した64ビットRISC-Vコアは、5GHzのクロック周波数と、1.1Vで1万3000のCoreMark値を達成した。公称電圧0.8Vで動作する単一のコア（シングルコア）は、4.25GHzで1万1000CoreMarkを達成し、消費電力はわずか200mWである」という、たった二つの文だけの簡潔なリリースを出した。
https://eetimes.jp/ee/spv/2012/03/news066.html
どうなってんだ 最近RISC厨工作員が活発にコピペ活動しててウザい。 ここはプロセッサに関する情報を交換する場なんだから、いちいち牙を剥くなよ。 >>619
5GHzで動かせたり4.25GHzで200mWなのはすごいけどCoreMark/MHzは大したことないのでは
5GHz CoreMark/MHz = 13000/5000 = 2.60
4.25Hz CoreMark/MHz = 11000/4250 = 2.59
最初のRISC-VコアのBerkeley Rocket ChipのCoreMark/MHzが2.32、SonicBOOM
(BOOMv3)が6.2、AlibabaのXuantie 910は2.5GHzで7.1
ttps://carrv.github.io/2020/papers/CARRV2020_paper_15_Zhao.pdf
ttps://eetimes.jp/ee/articles/1908/01/news046.html
ちなみにApple M1はCoreMark値約30000でCoreMark/MHzが9以上あるらしい RISC-Vスレで好きなだけやれ、馬鹿工作員ども。 >>621
ここは自作PC板。板違い。消えろ、カス。 すでにRISC-Vオンボードのmini-itxなマザーボードがあって、Radeon等を付けて
Linuxマシンとして使えるのがあるんだけど、これは完全に自作PCの範疇だよね
ttps://xtech.nikkei.com/atcl/nxt/news/18/09109/
ttps://www.youtube.com/watch?v=HVsnnYuvDXI Appleの話題もあればSPARACやARMの話題も出るんだから
自作PC板だからを理由に排斥するのは間違ってる CPUアーキテクチャについて語れだからRISC-Vの話題は出ざるを得ないよな >>622
つまるところIPCがあまり高くないんですね。
なるほど。 >>628
板違いだ。消えろ、カス。組み込み板のCPUアーキテクチャスレでやれ。 組み込みとはいえど、wdとかも使ってるわけで……
自作と関係ないとは言い切れなくない？ 普段話すことなんてないのに・・・
話題にされるとマズイから黙れ！ということかw 必至にIDコロコロして自演バレバレなんだよ。RISC-V本スレに全く人がいないのに
関係のない板違いの自作PC板でRISC-V議論したい奴が大量に湧くわけねーんだよ、ボケ >>632-633 ARMもマイコン除外して自作PCの括りにするとラズパイがメインになるわな。ホームサーバーでわざわざ糞遅いラズパイ使う理由ないし、GPIOやI2Cが必要なケースだと好きな時に気軽に電源をぶっこ抜けるSTMやAtmelのARMマイコンのが便利なケースが多いんで、ラズパイ信者ってマジ理解に苦しむんだがね 最新の研究あるいは開発の多くがRISC-Vを活用してるので、CPUアーキテクチャの話題とは切り離せないよ。
このスレではRISC-Vも含めて、ISAからマイクロアーキテクチャ、プロセッサシステムまで色々語ればいいと思うよ。
そもそも本当に自作PCに絞るなら、スマホもスパコンもラップトップのCPUも語れないわけで。 WDがRISC-Vをコントローラーにするとかいう話があったと思うけど
今進捗どうなってるんだろうか >>636
日本語通じねぇのか、糞野郎。板違いつってんだろ。
あっつこっちの関係ない板やスレ荒らしやがって糞RISC-V野郎が。 俺も非x86（x64）は本筋ではないと思うが、
それらのRISCのアーキテクチャを論じる事で翻って
Intel、AMDのCPUについて言える事もあるかもしれない。 AMDはようやくIntelのコピーが終わった所だし、Intelはずっと停滞してるし、Atomの話は面白くないしで話題がないんだよ。 AMDスレなりIntelスレでArmの話はアレだがここはCPUアーキテクチャスレなんだからいいじゃん >>637
とっくに実製品で使われてて、しかもオープンソース化されてたと思うが unix系ワークステーションが載せてたcpuやIA64の話とか
linux入れたps3とか色々扱ってきたから非x86cpuはここで良いんだよ >>646
ヤフオクだとまだSparcやPowerが乗った
ラックマウント鯖が売ってるな
個人的には欲しいけど、動作音が60db越え
だからなあ RISCと言えば、かつてのAlphaチップは他と頭1つ上のFPU性能だったけど
「CPUの素のFPU演算機でFPU計算するのと、AVXやSSEのようなSIMD機構
使った際のFPU演算はどう違うんだ？ >>637
ttps://github.com/chipsalliance/Cores-SweRV >>648
x86のFPUは80bit精度だから64bit精度の他のFPUやSIMD演算器より回路規模が嵩む上に遅い。
スタック型の命令は整数ユニット並にコストを掛けて内部命令に変換すれば何とでもなるが、そこまでやるメリットがない。超越関数命令もスーパースカラパイプラインと相性が悪いので使わない方がいい。素直にSSEのスカラ命令で代替でいいだろう。 >>650
コプロのX87が80bitだったことが元で
x86のFPUが80bit精度ってことだけど、
そもそも最初の段階でx87を80bitにした
わけは？ >>651
仮数部が64bit指数部が15bit符合が1bitで16bit演算器で扱いやすかったからだろう。x86でエミュレーションするのも64bit倍精度実数より速い。 『【ノートパソコン】TOSHIBA Dyn…(¥24,160)』 フリマアプリ「メルカリ」で販売中♪ https://www.mercari.com/jp/items/m25597279391/ 前にあったUNIXマシンのビデオカードとかいう
スレも叩かれガチだったりで
x86自作民は高貴かつ美しい命令セットの
RISC様を恐れてるんだなと言ってみる。 現代風に遅延スロットとか消したSPARCをどっかが出してくれたら射精する μopになってからは余り昔のciscと比べて大差ないのでは？
デコーダとキャッシュを使い実行ユニットに如何に並べるかとストールを起こさないようにするかじゃない？ 遅延スロットとレジスターウィンドウを無くして乗除算命令を追加したらSPARCでなくなってしまう。 8087や68881がサポートした拡張倍精度 80bitよりも前に
IBM汎用機やMicrosoft Basicの拡張単精度 40bit というのもあったみたいだね
https://en.wikipedia.org/wiki/Extended_precision Forbes成功してるっけIntel
やっぱりクルザニッチでぬるま湯に遣った会社は >>663
CPUは、まああんなもんだろうし、コア数増やせばそれなりに使えるだろう。
CPUスレで申し訳ないけど、それよりむしろどんなGPUを作るかの方がキモじゃね。
Macなんてもともと3Dゲーム市場なんか存在しないも同然なんだから、
動画編集系の性能に全振りしたGPUとか作れば、面白い。
HBM盛り盛りのWS向けGPUとかワッパ悪すぎ。 >>664
GPUは今年初めにImaginationと新規にライセンス
契約したから、その技術を使うのではないかな
https://eetimes.jp/ee/articles/2001/08/news075.html
リアルタイムのレイトレーシングもNIVIDIAより
早くから取り組んでたんだけどAppleに切られて
中国系の企業に買収された経緯がある
https://games.app-liv.jp/archives/130838
今回新たに契約したのもリアルタイムのレイトレーシング
の技術を取り組むためかと思う
これで、NIVIDIA、AMD、Intel、そしてAppleと
各社がレイトレをハードでサポートする事になった >>665
ほへーこれかい。
https://www.imaginationtech.com/graphics-processors/img-a-series-gpu/
いっちゃんパフォーマンス寄りの仕様がこれだね。
https://www.imaginationtech.com/powervr-gpu/axt-32-1024/
しばらくPoweVRには興味が無くてフォローしてなかったけど、
>1024 FP32 FLOPs/Clock
>4096 AI INT8/Clock
って性能はどの低度なんだか掴めないな。 調べてみた。CPUだと
ARM Cortex-A57 4コア 2.8GHz 単精度：89.6 GFLOPS 倍精度：44.8 GFLOPS
32コアで1024 FP32 FLOPs/Clockてことは最近のGPUのクロックの相場で1.5GHzとして
1.5TFLOPSくらい?
Radeon R9 290X 2816 1.0 GHz 単精度：5.632 TFLOPS 倍精度：1.408 TFLOPS
あたりが近いか。現実的な数字ではあるなあ。
もちろん、現行のハイエンドGPU(AMD Radeon VIIで3.4585TFlops)にはまったく及ばなそうだけど、プロシューマーくらいだとこんなもんで充分だよね。 契約ってどうせTBDR絡みの特許ライセンスだろ？
PowerVRと今のApple GPUは全くの別物なんだからPowerVRの数字をいくら見たって無意味だよ AppleシリコンM1チップ、GeForce GTX 1050 Tiを
上回るグラフィック性能か
https://japanese.engadget.com/apple-silicon-105oti-032010600.html
Appleの公式ではM1は8コアのGPUで2.6Tflops >>669
消えろ、カス。ここは自作板つってんだろ。 >>669
あっちこっちの関係ないスレにコヒペ荒らししてんじゃねーぞ、ボケ。 そうだぞ！
Windows以外を使うやつは他の板に行け！りなくそ信者きもいんだよ 昔RealWorldTechで扱われてたな。まだPowerVRベースだったiPhone 6くらいから既にシェーダープロセッサは独自設計になってたようだ。AppleのGPUはGeForce FXみたいにFP16がハード的にネイティブ精度になってるらしい 有益な技術に対しての知見が得られるならどこの板だろうといいんだわ
NG入れるか >>675
5chの基本ルールすら守る気がないとかほんとリアル糞野郎だな、おまえは。
人の嫌がることするのが楽しくて仕方がないのだろう？ ほんとルール守らない奴は失せろ、カス。 このスレ自体が、この板にあることを否定しているのですねw fcaa-jrSkのレスを見る限りただの荒らしだろ Apple-M1の記事見てると。その昔「PowerPC601がPentiumよりすごい」と
言ってたのとダブるな。30年後の今もおなじことを繰り返すのか？ かつて絶対性能で上回ってたし、ワッパでも130nmのG4が65nm Coreに負けていなかったし、G5も90nmで65nm Coreの消費電力半分以下だったしな
絶対性能とパソコンとしてのロードマップがなかっただけ しねベンチでZen3の4.6GHzと同じ結果が出るのはベンチだとしても、Lightroomがネイティブ対応したし、実際のアプリの動作で簡単で比較、証明できるだろう G5の頃ってx86だとインテルがPen4の北森あたりの時期か
当時の自作機は北森2,66Ghzだったけど
確か SpecCPU2000で北森の2.5～2.8Ghzあたりでint/FP共に900～1000ぐらいで
G5が2Ghzで1200辺りだったな。
ワッパは別として、x86の1,2倍辺りだと圧倒的ってわけじゃないしな 北森の1.2倍なら2.13GHzのCore Duoの足下にも及ばないからそりゃ林檎に棄てられる訳だわ。 Seagate、RISC-Vベースのプロセッサを開発。HDDの高速化を実現
https://pc.watch.impress.co.jp/docs/news/1293990.html
来年あたりには搭載製品が出ることになるのかしら HDDにコントローラーのボトルネックほとんど無いだろうからRISC-Vはコスト面でのメリットしかなさそう お手軽な64bitマイコンとして素性がよいという判断だろう。 Adobeの中でまずLrがM1ネイティブ対応したっぽい
Benchmarking Performance: Lightroom on M1 vs Rosetta 2 vs Intel
https://www.dmaniax.com/2020/12/09/adobe-lightroom-m1-vs-intel/
・M1ネイティブはRosetta2エミュレーションに対し、標準のインポート/エクスポートで大きなパフォーマンスの向上は見られなかった
・M1ネイティブの方がエクスポートタスクでわずかな速度の上昇があるようにも見える
・IntelモデルはM1モデルの2倍のRAMを搭載しているにもかかわらず、エクスポート時間とインポート時間は同等だった
・最も顕著な改善はアプリの全体的な使いやすさである
・M1ネイティブの方がアプリはよりスムーズに実行される、またCPUの負荷が少ないのでファンが動作しない
・Intel MacBookProはすべてのエクスポート実行中にファンが盛大に音を立てていた
・約20秒のインポートでさえファンが動作する
・対するM1 MacBookProはずっと静かなままであった >>689
Davinci Resolveで4kレンダするとファン付きMBPで100℃のサーマルスロット発生だって。 >>688
アップルネタとか糞マカーかよ。
板違いだ、消えろ、カス。 >>687
何度言っても故意に張るとかほんとキチガイ糞野郎だな。
スレ違いだ、ボケ。HDDスレでやれ、カス。 どの板でもどのスレでもいちいち同じリンクを貼るから同じサイコパスだと分かる。
マジでイカれてる。 なんだこの基地外w
x86アーキ意外に目を閉じ道を塞ぐ愚者かよ 馬鹿かこいつ。ここは自作PCで扱うCPUのアーキテクチャ。
HDDで使うRISC-Vとか組み込みそのものじゃねーか。ふつうに電電板のネタだろ。
あっちこっちで板違い、スレ違い暴れてるのはいつもおまえだけなんだよ。失せろ、カス。巣に帰れ。
ここはskylakeだの、zenだのを論じる場だここは。
M1とかSoCの会話とか頭がおかしい。マカーの荒らし目的以外考えられない。 何の情報も出さずに自治だけやるやつは無価値なんだわ >>696
くだらない煽りレスご苦労さまです。お暇なんですね。 こんな連投しまくってるやつに暇なんですねとか言われてもブーメランにしかならんやろw >>695
でもPCに乗るインテル・AMDのx86CPU
の話題なら他にもいろいろスレがあるし
元々、ここはx86以外の命令セットアーキも
語るスレとして立てられたんじゃないの？
おまけにUNIXのワークステーションが
健在だったころはSparcなんかはPentium
をライバルとして見てるとこあったし
(SunSparc-Station vs Ｘeon搭載のPCワーク
ステーション) しつこいな。板違いだ。UNIX板でやれ。過疎ってるからってここにくんな。
UNIX板が過疎ったのは自業自得だろ。こっちにくんな。 、、、わかった！！本当は自分の使ってるPCのCPUスペックが
MACのM1やRISC-Vに劣るかもって恐怖心があるからx86以外のアーキに
目を向けたくないんだな。
ちなみにうちはCore-i7/8700のコーヒー さすがにワッパじゃRisc-Vに勝てんな ibyBridg「あのスパコン京のCPUなんだって。速いんでしょ？さっそく動画
エンコたのむよ」
Sparc64ⅧFX（以下京CPU「あ、はい」
そして、、、
Ivy「え？まだエンコ終わってない？なにしてんの？！128Gflopsじゃないの？」
京CPU[いや、128glopsと言っても命令セットが動画エンコ向きじゃないから」 自作PC用って考えるとCortex-X1の方がまだ可能性あるかな 自治くんはskylakeマイクロアーキテクチャついて論じたいなら好きに語ればいいと思うよ。
技術的な話題のときに限ってROMってそうだけど。 でも非x86で自作機っぽいことできるのは、SBCに載ってる様なものだけだよな。
あとのお楽しみはHiFive Unmatchedくらいか。 >>706
昔はDecAlphaの自作向けマザボあったし
今でも海外だとPower載せたマザボ
(構成がPCのマザボと同じ)
あるのにねえ、日本の自作ショップは
Power載るマザボを輸入しないの？ >>707
知らんかったので検索したら面白そうですね。
>デュアルソケット・ザ・ワールド(なぜかNG wordに引っかかった)
相当好き者のこの方でも、まだ実現していないようですが。 いまやラズパイだって自作PCと言ってもいいのではないかと思うから、それに使われてる部品がどういう物なのかとか知れるこのスレは価値が高いと思ってみています >>707
まあPowerのアレが欲しければ直販で買うでしょ。 >>709
バレバレのうざい自演やめろよな、糞野郎。巣へ帰れ。 少なくとも前スレまで、組み込みからPC向け、サーバー向けCPUまで自由に議論してたと思うんだが…M1が出てから唐突に騒ぎ出した奴は何なんだ。
だいたいM1って言ったらサイリックスのx86だから自作板だろ。 >>712
ほんとしつこいな、糞野郎。板違いだから巣へ帰れと言ってるんだ。
荒らしは昔からあるから今しても問題はないとか、どんなリアルガイジの論理だな。
何度注意しても板のルールを守らないのはやとり荒らし行為でしかない。 Cyrix M1の話しようぜ
CISCとRISCの性質を併せ持ってるけどネイティブCISCに分類されアウトオブオーダーだそうな
（Wiki情報） 「PC」がパソコンを指すならZ80や6809の時代もあったんだし、x86に限定する理由がない。
もしIBM PC互換機のみ指すなんて言ったら、レガシーBIOS互換がなく
DOSが起動しないx86 MBは範囲外になるから「PC」は組めなくなる
https://pc.watch.impress.co.jp/docs/news/1092273.html
> Intelは、2020年までに、クライアントPCおよびデータセンタープラットフォームの
> UEFIからCSMを完全に削除した「UEFI Class 3」を導入する意向 >>716
ほんと粘着糖質だなおまえは。パソコン板でやれ。ここは自作PC板。
板違いのリンクばかり貼りやがってPCニュース板から出てくんな、キチガイ荒らし野郎。 >>715
Cyrix M1、当時はむしろ究極のCISCと呼ばれてた(M1=6x86でx86系CPUね。いまのM1には興味ないｗ)
Pentiumの1次キャッシュがインストラクションキャッシュとデータキャッシュに分かれてるのに対して、6x86はユニファイドキャッシュで、それに合わせて下駄やマザボも対応を迫られた気が。自作時に苦労した人も多かろう。
現代の"PC向け"CPU(当然x86というかAMD64)のアーキテクチャでも、1次キャッシュはインストラクションキャッシュとデータキャッシュは分ける以外ありえないのだろうか、ユニファイドだとプログラムの挙動が読めなくなる？そのくせ、2次キャッシュはユニファイド構成っぽいけど。 十分な容量が確保できるのなら帯域(速度)の点からユニファイドキャッシュにメリットはない。
自己書き換えプログラムが誤動作しないとか今どきセキュリティー的にむしろデメリットしかない。 L2がユニファイドなのは単純に容量の問題。それにL1があるので速度要求も緩い。 ありがとう
どうせシリコンなんか余ってる(？)んだから、L2以降も分けたらどうなんだろうか？ そもそも命令キャッシュとデータキャッシュ別れてたら自己書き換えって動かないの？
現代のプロセッサだとそんなことなくね？かなり面倒だろうとは思うけど
当時のやつはダメだったのか？ パイプラインの先読みで何バイトか先まで自己書き換えが効かないというのがあって昔CPUIDのない頃CPUの種別判定に使われていた。
今でもプログラムコードの暗号化で自己書き換えを使うことがあるが必ずキャッシュをフラッシュして分岐してパイプラインもフラッシュする。 >>718
命令とデータでキャッシュが分かれるのはハーバード型キャッシュって言ったはず
用途を分けることでデータに命令が追い出されてすっからかんになるのを予防できる効果が大きいらしい 当初はi$とd$分けてる意味あったンだろうけど、遅いDRAMからロードせずに再利用するためだけにi$って要るのかな？って意味で最近はトレースキャシュになってる？ 最近のx64がL0$を積んでるのはAMD64がx86よりさらにプリフィクスが増えるという糞ぶりでデコーダが遅くて電力喰いなのを誤魔化すためにデコード済みの命令をキャッシュしてるからだぞ。 >>726
再利用（ヒット）する確率が高いならでコード済みの命令を保持すればよくね?がμopsキャッシュ
（CISCで命令効率の良いx86-64命令をデコードしてるからL1キャッシュの内容が全部収まるわけじゃない）
トレースキャッシュはデコードしてばらした命令を実行順に格納していくらしく、分岐予測の結果なども完コピ可
強力だけど、実装コストもかなり重くなるからPen4以降採用された商用CPUはない 砂橋以降はデコードした命令をコード順にキャッシュしている。これは非常に有効でZenもこの方式をパクって速くなった。 LSDとかそのへん?
トレースキャッシュは、コード順じゃなく実行順に構築するって話だから
既存のものは違うんじゃないかな
もし類似技術なら後藤氏も言及するだろうし トレースキャッシュは効率が悪いので捨てられた。今使われてるのはuOPSのキャッシュ。 実際にはBTBをキャッシュとして使ってるような気がするンだけど、別々に実装してるのかな？ 組み込みメインのARM RISC-V SHじゃなく
鯖/WS/スパコンでの採用実績ありの
Sparc系 Mipsハイエンド DEC-Alpha HP-PA-RISC
intel-Itanium IBM-Power/PowerPC(デスクトップ向け)
ならOKだな
特にSparcとかpentium系をライバル視（一方的？）してたとこあるし
でも実行性能がpentum以降のx86より低いのは、実はあのレジスタ
ウィンドウの所為という話も、あれがアウトofオーダーとダブるらしい というかIntelは7nmや5nm開発してないの？
膨大な売り上げはどこに消えちゃたの？ >>738
https://www.intc.com/news-events/presentations?page=2
ここのMay 8, 2019, Intel’s 2019 Investor Meeting – George Davisを参照
当然1276(7nm)も1278(5nm)も開発してるんだが、このプレゼンテーションだと1278がなくなってるｗ
さすがに、不透明なことは言えなくなったのか… >>734
遅れが遅延する、という言い回しがツボに入ったかも。 Intel
7nm：EUV
5nm：NanoRibbon
3nm：CFET
2nm：W2W
1.4nm：D2W
Samsung
5nm：EUV Gen2
3nm：Nanosheet
TSMC
3nm：EUV Gen3
2nm：GAA-FET >>737
Sun@1990s
「x86?時代遅れなCISCで将来性がないな
これからはRISCのSparcの時代！！
ドヤ顔 全盛期、RISCのライバルはRISC。場合によってはミニコンやTSSで使う大型。
「電卓上がり」は蚊帳の外 でもやはりCISCはデコダーに難あり、汎用命令をすべてEVEXプリフィックスに押し込めれば別だが https://browser.geekbench.com/v5/cpu/5267901
SQ1ネイティブ
約750
SQ1 x86-64エミュレーション
430
遅い、ネイティブの70%は欲しい で京のCPUにあるSIMDのHPC-ACEで動画エンコさせたら、
どの程度のレベル？
三角関数のsin cosの高速化命令があるらしいけど まず対応したエンコーダを準備するところから始めないとな HPC-ACE用に浮動小数点数レジスタを224本追加してるけど
これの精度は倍精度(64bit)ぐらい？
※AVXは256bitレジスタを16本追加 高画質、高圧縮比のエンコードで時間がかかるのはDCTよりも動きベクトル検出 動きベクトル検出はメモリアクセス速度命だからHPC-ACE圧勝たな。 >>752
IvyBridge[俺と同じDDR4使えよ」 というか、何故AVXでの追加レジスタが16本だけなんだ？ 京のCPUでぐぐってたら、理化学の研究員では？と思われる人のブログがあったけど
https://qiita.com/kaityo256/items/3459b22fd410dc8b4e1a
Sparc64-ⅧFXで動画エンコしたら？なんて低次元な質問できないな >>754
インオーダもしくは貧弱なアウトオブオーダなマシンだと
プログラムを書く時点でループアンローリングして物理的に命令並列度を上げないとILPが足りなくて性能が出ないから
プログラムから見えるレジスタ数が不足しないようにarchitectural state上のレジスタの数を増やさないといけない
HPC-ACEを実装したSPARC64*fxがどんなマイクロアーキテクチャだったのか知らんけど
積極的なOoOEは行わないループアンローリング前提の実装だっのだと思われる
モダンなプロセッサは十分なOoOE用バッファを持ちレジスタリネーミングと分岐予測と投機実行でループアンローリング相当の効果を得るので
architectural state上のレジスタ数を大きく増やす必要はなくてリネーミングレジスタだけ増やせば良い
AVXのレジスタは16本しかないけど例えばSandy Bridgeだとプログラムから見えない物理レジスタとしては144本持ってる コンパイラに頑張らせるか、OoOとレジスタリネーミングに頑張らせるかってこと？ コンパイラもしくは手でも可
まあ後継のA64FXはSVEでレジスタ32本だしプログラム側で頑張って並べないでも性能出るようになってるんじゃないですかね
https://news.mynavi.jp/article/20160907-hc28_arm1/images/002l.jpg >>756
京のSparc64-Ⅷfxは富士通の鯖用CPU
Sparc64-Ⅶがベース AMD64が16本だからAVXも16本、AVX512では32本に改良されている。
ちなみにAVXは3オペランド命令だがOoOを行う都合で内部的には4オペランド命令に変換されており、直前のmove命令と合わせて4オペランド命令としてデコードすることができるようになっている。 >>760
(IntelだとIvy以降では)リネーミングステージでmovが除去されるけど
デコード時にmovとmacro-fusionするような挙動はしてないんじゃない？ 京のCPU SPARC64 VIIIfxの解説
ttps://www.fujitsu.com/downloads/JP/archive/imgjp/jmag/vol63-3/paper04.pdf
マイクロアーキテクチャの細かい議論をするにはちょっと足らないけど
富岳のA64FXについては非常に詳しい解説がgithubに置いてある
ttps://github.com/fujitsu/A64FX/tree/master/doc
ttps://raw.githubusercontent.com/fujitsu/A64FX/master/doc/A64FX_Microarchitecture_Manual_jp_1.3.pdf >>756
http://sigarc.ipsj.or.jp/Presentation/20100128_yamashita.pdf
Sparc64-Ⅷfxのマイクロアーキ解説
ここの21-22ページでの拡張レジスタの構成って
とこで、O-O-Oよりループアンローリングの
方が並列度高いとあるな >>764
それはやっぱり京CPUがOoO instruction windowの小さいマイクロアーキテクチャだったんだろうね
リオーダバッファやスケジューラの大きさが分かればざっくり評価できるけど 京のSXARって実質可変長命令になるってことだよね?
マイクロアーキテクチャ的にもコンパイラ的にもあまり筋のいい方法には
思えないんだけどどうなんだろう? >>764のリンク先で出てるO-o-OってどのCPUのを指してるんだ？
やっぱintelやＡＭＤ？ >>767
いやSPARC64VIIIfx (これ自体はOoOEのマシン) でループアンロールしないで実行した場合ってことでしょ ブロック図見る限りリオーダバッファにあたるのはCSEか
48entryって書いてあるね
同じ45nmのNehalemが128、K10が72だからまあ小さいよね
つーかSPARC64VIIだと64エントリあったのに減らされたんだね
やっぱりレジスタ増やして静的スケジューリングで性能出す前提の調整なのだろうね
A64FXのCSEは128エントリあるようだけどこれでもそんなに大きくないね
SVEの32レジスタでHPC用途で性能出すにはこの程度で十分なのかね
現代のマイクロアーキテクチャだとSunny Coveで352、Zen3で256、A14だと630 (キチガイ) ある 京でのFPUの拡張レジスタは倍精度(64bit)×256だけど これを128bit×128に
してもおなじようにループアンローリングができるわけ？
つまりレジスタのビット数を倍にする代わりに本数を半分にすると スカラなら256本使い切らない範囲でアンロールできて
SIMDだと128本使い切らない範囲でアンロールできるって話だよ GeForce RTX 30供給不足の原因はSamsungの歩留まり低迷か？
台湾メディア
https://news.mynavi.jp/article/20201214-1589914/
>NVIDIAが採用しているSamsungの8nmプロセスは同社の
>10nm FinFETプロセスの縮小版であり、EUVリソグラフィ
>は使用していない
EUVを使ってない10nmで生産に問題とかIntelだけで
なくSamsungも微細化競争から脱落したのか… >>770
Cortex-X1はZen2と同じく224エントリ
A76で128、A77/A78で160なので大幅に強化してるね >>773
サムスンの5nmで作るSD888もヤバそう？ >>773
これまで微細化競争の先端に立ってたがSamsungの先端プロセスは出来がイマイチ、Appleは使わなくなった
更に10nmは20nmのようにモノにできなかった世代で、それを最適化した8nmでも高性能GPUに使うには荷が重すぎる
暗にSamsungの7nmが使い物にならず、TSMCのラインが奪い合いになってることを示してるんだが
Qualcommは本当に888を供給できるのか？ 先端プロセス供給会社にダークホースは無いということですか。 端的に言えば、Samsung 8nmは実際には10nmであり、8nmと名乗るためにいくつかの小さな調整が変更されています。
そして10nmはわずかに修正された12nmであり、他の改善はありません。したがって、Samsung8nmは実際にはSamsung12nm ++ なのです。 実際にはSamsungは10nmを捨てるつもりでした、しかし7nmeuvラインの完成度が低く8nmを登場させましたが
これもご覧とおり完成度が低いです。そこでSamsungは5nmで起死回生を狙っています。
これってintelと同じ状況ですね。 7nmで自社SoC出せてるだめIntelよりマシでは TSMCだって内々には様々な困難に直面していないはずがない。
それを打破しているのだろうが、単に運がいいだけではないだろうし
優秀な人間がいるって一言ですむ話でもない気がする。 >>781
初期14nmのころは歩留まりがtsmcの半分なら
倍のウエハ突っ込めばいいじゃないと力技で対応したらしいから
EUVも倍以上必要なんじゃないか? TSMCは人海戦術でウェハのゴミ取って分止まりを上げたらしい。台湾の良質な労働力なしには無理な話だな。 Appleからの投資のおかげで資金源も問題ないからな 完全に同じプロセスを複数チームが同時開発、当たれば出世、外せば失脚。
そして装置ベンダーへの要求もインテルなんかに比べて全然高い。 考えてみりゃあ、かつてプロセスでインテルより遅れていた
RISC勢は命令セットのアーキテクチャの優位性で互角以上に
x86と競っていたな。
CISC対RISC それもCore-i7XEONができるまでの話だな。 >>788って>>787へのレス？
Core-iより前のCore2アーキの時点でって感じかな。 EPYCってコア数こそ多いけどIBM-Power系やSparc系みたいに
10進数演算や暗号化機能、高信頼のエラーチェックとかあるの？ x86＆自作PCという如何にもな庶民のコンピューティングに対し
UNIX&RISCという高学歴なコンピューティング でもさ。UNIXが一部の高学歴なアカデミックな研究室だとか一部上場企業のものでしか無かった時代のjunetの喧嘩とか面白かったよな。
頭の良いはずの人間しかいないはずなのに2ちゃんねると同じレベルだったっけ。 Ampere Altra用途によってはEPYCより速いな
https://www.phoronix.com/scan.php?page=article&;item=ampere-altra-q80 >>794
なるほどシングルスレッド性能は控えめで多スレッドとかワッパは強いというもくろみ通りか。 powerPCで動くwindows Mipsで動くWindows
DEC-Alphaで動くwindows 過去に企画されたり、実際にものが出たけど
x86版windowsが結局トップのまま そりゃ一番高性能なものが売れるのは当たり前。
valueでRyzen7,highendでthreadripperを超える物が出てこない限り何も動かない。 SparcT3 T4「1コア8スレッドだけど」
Power9「10進数演算できる」
NECベクトル「行列計算なら任せろ！」 AMDスリッパとPower9が将棋で対局！！
x86最強とRISC最強 どっちが将棋が強い
対局からしばらく時間が経ち、、、
解説「スリッパ、かなり悩んでいる模様」
Power9「私の10進数演算を使った、指手そう簡単にはやぶれまい」
AMDスリッパ「っく、、これは、、」
多分、こうなる 10進演算が必要なのってほぼお金だけって知ってた？ SparcTシリーズなら1コア8スレッドで将棋の指手もより高度になるな そういえば拡張命令のAMXってどうなったんだ？
音沙汰ないけど ファッションじゃないんだから見よう見まねで表層を真似ても中身が伴わんと意味なっしん
Apple M1さんはぽっと出での新人やないからの
・長い積み重ね (10年前のApple A4から)
・世界最先端プロセスを使う (ｳﾝ千億円～兆円を突っ込んでTSMCウエハをいち早く予約) 別にappleを真似た訳じゃなく、nvidia傘下になったarmへのカードとして開発してる感じかと M1 MacでParallels Desktop 16 for Macを利用して走らせたWindows Insider Preview ARM64が15％ほどのオーバーヘッドで動作
https://i.imgur.com/9iFBiFn.png
MS設計のSQ3(仮)とか出てきても「M2(仮) Macbook Airの仮想環境でARM版Windows動かしたほうがええんじゃね？」てことになりそうな…
https://i.imgur.com/ISM15ZR.jpg >>805
MSはARM既存のものを流用してSoCを作りそう。
当然ARMはCortex-A/Xとは別にPC向けの高性能コアを用意すると思う。
GPUはGeforce系だと面白いな。 なんかMSがARMベースのCPU開発してるって噂は絶えないな >>811
私もARM純正を使うに一票
今どきCPUに金をつぎ込んで新造するなんて
よほどの展望がないとドブ金に等しい NVIDIAはどうするのかな
ARM版のWindowsが個人販売されるなら
高性能のSoCを出さないかなと思うが この動き見てると5年後の自作関係が一気に不透明になったのを感じる まあ高速であればアーキテクチャが違ってもああまり皆さん気にし無さそう
という認知が広まってるのかな。
あるいはx86/amd64はインテルの工場の力に支えられていたというか。 ARMのアーキテクチャ特性がマジで性能に効くなら、サーバ界にも進出するだろう。そしたらCPUにソケット生えてきて、その派生としてARMで自作できるように……ならねぇかなぁ。
性能良くてカスタマイズできるならx86でもARMでもなんでも良いよ >>817
サーバーもモバイルと同じで消費電力に
うるさいからARMに移行する可能性が
高いだろうなぁ
コンピューターは大が小に駆逐された
歴史だから、大型コンピューターの
アーキテクチャを駆逐した、x86が
今度はスマホのCPUにというのも必然
なのかもね… >>817
特性が違うから需要は厳しめ
ぶっちゃけ大規模データ処理になればなるほど
特定処理特化な専用ASICの需要が大きくなってCPU自体の重要度が下がる PC市場にARMが移行するにはMSとnvidiaの頑張りしだいじゃない？
Windows on ARMの出来がよくて、nvidiaがハイエンドGPUのドライバを作ってくれれば
ゲーム会社もそれ用に作るだろうし、そうすれば自作市場にもARMが流れてくる >>817
まあARMのオンボードマザボは割とあるので、
そういうのが高速な製品になればいいんじゃないかな。 NVIDIAがM1対抗のTegra作ってきても爆熱チップになりそうなのがな RISC-Vやると言ったのWDくらいか、ライセンスフリーなだけで性能の素性は期待されてないんだな >>824
seagateもやってる
そしてやるからには性能もarmよりアップ
このへんはフルカスタムで最適化が一番高いライセンス設定なのが逆に働いてる ヤフオクでPowerやSparcのRISC鯖が手の届く価格体で出てるのに
誰も手を出さないのは、グラボが付けれない(PCIスロットはあるが認識できない)
から？ 本音はぼくちんの大しゅきな「x86な自作機が高貴なるPowerやSparcを搭載した
マシンに負けちゃうかも」という恐怖心があるからだな いやそんな高性能なPower機やSPARC機は安くないし
そうそう出てこないから。 とは言え、SandyおじさんのCPUじゃSprac64-Ⅶ相手をするには
ちと苦しいだろうね、同じ4コアだけど いくら高性能でもメディア系アプリケーションの使えない鯖を個人で買ってもなあ。 >>834
メディア系アプリって、画像編集とか
動画エンコ用ソフトのこと？
それなら、Liuxでその手のソフトがあって
RISC版LINUXの方でもリリースされてる
ペンギンの杜で検索。 >>825
M1チップ1個あたりのコストは40～50ドル程度らしい
Cortex-X1（2～3Ghz）×4+1～2TflopsのMali-G78のSoCなら
消費電力1/3以下でIcelake-U最上位と同性能は出せる
13インチ以下の2in1やノートはARMライセンスの自社製SoCを作った方が安い
スマホと違って電力枠もそれほどシビアじゃないしね https://www.ssken.gr.jp/MAINSITE/download/wg_report/p-pap/report_p-pap_2-10.pdf
天文学で使うN体問題(重力関係の計算)でFX10(京の互換機)とHasewell-Xeonの鯖を
比較、若干ながらFX10の方が上らしい
（AVX-AVX2 vs 京HPC-ACE)
レジスタが多いのと、ある程度職人的な手法がいるのでコンパイラによる
SIMD化に制限があるのがFX10が優位になった要因らしい
なんだかんだ言ってx86って「動画エンコやDTMみたいなお遊ぶソフトじゃなく
この手のガチの技術・学術計算で上位の鯖用RISCと張り合うことができるからねえ
命令セットは汚いけど
Aplle-M1じゃ付いてこれない
FX10[やるなXeon!!私の動きに互角で付いてこれるとは]
Xeon[HPC-ACE 噂には聞いてたがこれほどは流石はスパコン向けと言ったとこか」
Aplle-m1「ダメだ、、動きが、見えないあまりにもレベルが違いすぎる」
某ジャンプの漫画風に言うとこうなる 括弧の区別がつかない人は仲間内だけで話しててください きもいな
HPCとデスクトップ比較しても意味ないだろう >>839
初代のpentiumが出てきた辺りから
HPCや大型鯖で使うRISCとx86を
ベンチ比較するようになってるんだけど
研究室の古いサイトにあったりするし
俺的には「俺のCPUと同系統のチップが
でかいスパコンや大型鯖と単体なら
いい勝負してるんだな、」と感激するな M1がx86vsハイエンドRiscと同じリングに立てないから、
ケチ付けてる人いますね。 ワロタ
見るに堪えない。Arm版Windowsのx64エミュレーション速度
https://smhn.info/202012-windows-on-arm-x64
アメリカのIDGが運営するPCWorldが、Windows on Armのx64エミュレーションの速度を計測。しかしながら「ひどい。非常に、非常にひどい」結果となったようです。
動画エンコードソフトHandBrakeでの計測です。このテストでは共通の4K動画を1080p/H.265にダウンコンバートして出力するのにかかった時間を計測するものです。
MacBook Airでは1415秒=23分の時間で処理を終えましたが、Surface Pro Xは9571秒＝二時間半も要しています。MacBook Airは、Surface Pro Xの実に6.7倍もの高速処理。
当然のことながら、WindowsのX64エミュレータはまだプレビュー版であり、それについての正確な批評はまだできないが、今後の開発がWindows on ArmとM1 Macの大きな差を埋めることは信じがたい。
Windows on Armに奇跡が起きなければ、未来は厳しいものにみえる、とPCWorldは締めくくりました。 M1ネイティブ動作するARM版Windowsってのが
みんなが一番幸せになる解ではないかな思うけどその可能性はゼロなんかの？
55 名称未設定 2020/12/16(水) 11:16:50.52 ID:CeINzz0g0
MS、ARM版Windowsのライセンスありそう？
Microsoft、Apple M1チップ搭載のMacでネイティブ動作するApple Silicon専用の「Visual Studio Code Insiders」を公開。 - Apple Ch.
https://applech2.com/archives/20201216-visual-studio-code-insiders-now-support-apple-silicon.html
56 名称未設定 2020/12/16(水) 11:20:07.24 ID:ZX2h1Fjf0
Windowsまったく関係ない話だが
57 名称未設定 2020/12/16(水) 11:43:04.45 ID:IySbpyg20
>> 55
頭悪すぎだろコイツ（笑）
むしろOfficeに続いてVSCもARM Macネイティブで出したということは
ARM版Windowsのライセンスを出す可能性は更に低くなっただけ
63 名称未設定 2020/12/16(水) 13:43:06.09 ID:WmGpoB97p
MSがWoAはPC用Snapdragon前提で
Always Connected PC用と明言していて
その仕様に準拠したPC向けにOEM販売しかしてないのに 1994年にi860 3680個のParagonが143GFlops、この頃はIntel自身が
x86 でハイパフォーマンスコンピューティングとは考えてなかった。
x86 で、と考えるようになったのはi860やらi960やら非x86の発展を断念してから。
それでもなおしつこく、XeonをやりつつもIA64で脱x86 しようと粘ってもいた。 >841
HPC系のベンチマークは当時のDOS extenderやら当時のWindowsやらでは面倒くさかったわけで
そうかといってオープンソースの386BSDや初期Linuxはまだマニアック過ぎた。x86商用UNIXもマイナー。
x86のベンチマークが頻出するようになったのはx86の性能が理由というよりは
NetBSDやLinuxなどが実用的なレベルになって使用者が広がったから。 >>843
macは各種アクセラレータに仕事ぶん投げて高速化してるから単純には比較できないぞ
M1をwindows上でエンコードさせたら同じ結果になる可能性もある
結局の所はOSの最適化の具合によるって事かと やっぱりMS製armで性能が出るとは思えないんだよなあ
あそこハードとか最適化は基本下手だろレガシーで食ってるけど >>847
アクセラレータ使う/使わないは両方テストされてる
使わない方と比べて6.7倍 MSは基本x86での開発を長年やってきたから
他のアーキはダメなのかも
後、MAC(とその前身のLISA)って本来はIBMを始めとする大型
コンピューターへのアンチテーゼとして登場したから、スパコンや
大型鯖のベンチでMACが出てこなくても、きにしない
路線なのに、MACユーザーはx86なWinPCがそういう
ベンチでHPCと比較されることを気にしてる。 別に来年からx86のCPUが絶滅するわけじゃないんだから、気長に待てばよいのでは？
MSも本当の本気でARM対策するだろうし >>847
いるよね、意地でもアクセラレーター扱いにしたい奴。むしろそれはcompute系ならAppleに引けをとらないCortexの方だという MSが鯖向けArmにWindows Severの最適化進めたらコアコンポーネントの最適化も進むだろうし
そしたらクライアント向けArm Windowsも早く動くようになるかもしれない 最適化以前にWindows FormsとWPFをさっさとネイティブアプリで使えるようにしてください Rosetta2はAVX未対応だというけど、生のM1だってNeonしか使えないなら
SSEでも大してパフォーマンス変わらなそうだ そういえば、x86のどの拡張命令セットがどのレジスタ使ってるみたいな一覧ってどっかにある？
AVXがSSEのレジスタ使ってるってhaswellの頃の記事見て正直驚いちゃったわ…恥ずかしい x87/mmx/sse?/avx?/avx512の
st()/mm?/xmm?/ymm?/zmm?は
同一レジスタの有効幅違いだぞ。未使用桁の扱いとか細かいことはあるが。 xmm/ymm/zmmはx87/MMXとは別にレジスタを用意してある 有効幅違いだけで、本数増やさなかったのはバイナリ互換に影響
出るからか？
京のHPC-ACEはレジスタの本数を大幅に増やしたけど
互換(ベースのSparcチップとの)考慮しなくていいHPC分野
だからだな レガシーのx87/MMXのために追加する回路は可能な限り少なくしたい。デコーダはマイクロコードで対応して同等のSSE/AVX命令に変換して実行するようになっている。80bit対応も演算器のうちのひとつだけ指数部の桁数だけ増やしてやれば仮数部は64bit整数演算が流用できる。下手したら80bit対応は加算器ひとつだけで乗除算はマイクロコードではないか。
レジスタリネーミングで大量のレジスタがあるのにレガシーでしか使わないレジスタを別に実装するとか無駄過ぎる。論理的には別にあるように見えても物理的にはひとつに決まってる。 >>826
NVIDIA嫌いだったけどDenverは期待してたなあ
動的最適化っていうフレーズがもうかっこいい
ARM買収でそのへん復活しないものかな？ 「M1搭載MacでArm版Windows 10は動作可能。すべてマイクロソフト次第」アップル幹部が語る
https://japanese.engadget.com/apple-m1mac-armwindows-042506778.html
フェデリギ氏はマシン上でネイティブに実行されるWindows（つまりArm版Windows 10）につき「それは本当にMSにかかっている」と回答。
さらに「我々はArm版Windowsを実行するためのコア技術を持っており、もちろんx86ユーザーモードのアプリケーション（32ビットアプリ）をサポートしています。
しかし、ユーザーがMacで実行できるライセンスを提供するかどうかは、MSが決定しなければなりません。ともあれ、Macは確かにそれができる能力を持っています」とのことです。
またフェデリギ氏は将来的にクラウド版Windowsが利用できる可能性を示唆し、M1搭載Mac上でx86のWindowsアプリを実行できるCrossOverにも言及しています。 x86のようなライセンスビジネスになれば乗る乗らないの話ではなくなる
逆にそういうビジネスにならないのであれば、Appleに乗る事はないだろう。 一応、HPC分野なのに倍精度止まりのSUNのSparc系SIMDのVIS
やる気なし？昔みたいにワークステーション市場でシェアもないし
HPCもx86に任せるよってのがSUNの本音？ まだSSEだったころは使えるレジスタが少ないSSEに対し
豊富なレジスタが使えるVISとアピールしてたような。 北森で十分おじさんのCPUじゃヤフオクで出てるUltaraSparc3に勝てない 京CPU「FPUレジスタ512bitで32本ねえ、熱増えるし私みたいに
倍精度で本数たくさんにした方が良かったんでは？」 AVX512⇒512bit×32=16384
京HPC-ACE ⇒64bit×256⇒16384
コア数と周波数同じにしたら、同性能か？
というかAVX512でも京のHPC-ACEみたいにループアンローリング可能？
多分、このAVX512の32本のレジスタはプログラマーから見える形に
なってると思うけど AVX-512からレジスターは32本になりましたし、ループアンロールはプログラミングテクニックとして使用可能です x86はレジスタが少ないって話するとメモリと直接演算する命令が～って言う人たまにいるけど、内部のμOPではレジスタ使ってるのかな？ と思ったけど、μOPの扱うレジスタが16本とは限らないか…… http://sigarc.ipsj.or.jp/Presentation/20100128_yamashita.pdf
>拡張浮動小数点レジスタは非SIMD
>命令からもアクセス可能。
HPC-ACE用に拡張したレジスタは整数演算用にも回せるとか？ メモリを経由しなくてもデータのやり取りができるだけで遅いぞ。
x86の場合スタック上のメモリアクセスを鬼強化してるから必要性が低いが。 ARM64はspをベースレジスタとする場合のロードストア命令だと
spの値が16バイト境界にアラインされてるのを要求していて
マイクロアーキテクチャの実装でスタック操作の最適化をしやすいようにしてるように見える x86のスタックそんなに速いのか。スタック言うてもL1上でしょ、ぐらいに思ってたわ マイクロアーキテクチャレベルでx86はメモリロードストアユニット数が多い。それに応じてL1$のポート数も多い。アドレス計算にも専用ユニットを持ってる。 >>880
> マイクロアーキテクチャレベルでx86はメモリロードストアユニット数が多い。それに応じてL1$のポート数も多い。アドレス計算にも専用ユニットを持ってる。
実際のマイクロアーキテクチャの比較
・ARM
A64FXは2ALU、アドレス計算がEAGAとEAGBの2つ(簡単な演算用のALUとしても使えるが)、
メモリは1サイクル2LOADまたは1STORE(片方だけ)(15～16ページ)
ttps://raw.githubusercontent.com/fujitsu/A64FX/master/doc/A64FX_Microarchitecture_Manual_jp_1.3.pdf#page=15
Apple A14は6ALU、アドレス計算専用ユニットなし、メモリは2LOAD+1STORE+1LOAD/STORE
ttps://www.anandtech.com/show/16192/the-iphone-12-review/2
1サイクルでメモリへ4処理を同時にできるかどうかはわかない
・x86_64
Zenは4ALU、アドレス計算2AGU、メモリは1サイクル2LOAD+1STORE
1サイクルでメモリ3処理を同時にできるかどうかはわかない
ttps://www.anandtech.com/show/11170/the-amd-zen-and-ryzen-7-review-a-deep-dive-on-1800x-1700x-and-1700/4
Zen3だと4ALU、アドレス計算3AGU、メモリは1サイクル3処理同時3LOADまたは2STORE
ttps://www.anandtech.com/show/16214/amd-zen-3-ryzen-deep-dive-review-5950x-5900x-5800x-and-5700x-tested/3
ttps://www.anandtech.com/show/16214/amd-zen-3-ryzen-deep-dive-review-5950x-5900x-5800x-and-5700x-tested/4
Sunny Coveは他と構造が違うようだけど4ALU、メモリは2(AGU+LOAD)+2(AGU+STORE)でいいのかな?
1サイクルでメモリへ4処理を同時にできるかどうかはわかない
ttps://www.anandtech.com/show/13699/intel-architecture-day-2018-core-future-hybrid-x86/2
x86_64の方がメモリロードストアユニット数が多いわけでもないし、ARMでもアドレス計算専用ユニットを
持つ実装が存在する(A64FX)
L1キャッシュのポート数は、A64FXが2で、Zen3は3だろうけど、他はわからないから一概には言えない もう一点
ARMv8はmemory orderingがWeak memory orderだから、CPUによるアウトオブオーダー処理時に
コア内でプログラム順の結果が保証される範囲ならば、かなり自由にCPUのメモリオペレーションの
アウトオブオーダー処理が可能だけど、x86_64はmemory orderingがTotal store orderingだから、
CPUのメモリオペレーションのアウトオブオーダー処理に制約がかかる
それにCPUだけでなくキャッシュもx86_64はmemory orderingの制約を受ける
メモリ処理がARMよりx86_64の方が上だとは思えないんだけど定量的な資料どこかにある? A14は3L+1Sもしくは2L+2SでL1Dの構成はそこに上がってるマイクロアーキテクチャの中で一番リッチだろ？
アドレス計算専用ユニットなしの意味が分からん、LSパイプがAGUなんだから4AGUだろ？
もしかしてAGUって書いてないとAGUが無いと勘違いしてる？ モダンARMもスタックが（というかスタックを含むL1が）十二分に速いと言うこと？ たぶんx86はbase+scale*index+dispみたいな複雑なアドレッシングモードが使えるって言いたいんだろうけど
1命令で複雑なアドレス計算ができるってこととそれがロードストアの高速化に寄与するかは別の話だ
例えばZen系だと
>Addressing modes with base+index+displacement, and any addressing mode utilizing a scaled index (*2, *4, or *8 scales) are considered
>complex addressing modes and require an additional cycle of latency to compute the address.
とあり、複雑なアドレッシングモードはload-to-useレイテンシが1サイクル増えてしまう
まあそもそもの話としてARM64のload/storeはbase+index*scaleは1命令でできてアドレス計算自体は割とリッチなんだけど クロックもあるからな。動作クロックが2倍違うとタイムスライスで動けるから見かけ上の性能は上がるが実際は。 >>883
A14はALUでアドレス計算している可能性が高いと思うが
LOAD/STORE用のアドレス計算はALUで計算しても専用ユニットで計算しても大して変わらないし
分岐先のアドレス計算はパイプラインや分岐先予測ユニットとの絡みで簡単には言えない
ちなみにRISC-V版パタヘネ(英語版)のP478のFigure1は分岐先アドレス計算が独立していて
LOAD/STORE用のアドレス計算はALUだけど、ヘネパタ(英語版)のC30のFigure C18だと
分岐先LOAD/STORE用両方のアドレス計算がALUだったり >>885
> まあそもそもの話としてARM64のload/storeはbase+index*scaleは1命令でできてアドレス計算自体は割とリッチなんだけど
こういうのはMacro-op FusionでやればいいというアプローチがRISC-V方面に存在する(34枚目以降)
ttps://riscv.org/wp-content/uploads/2016/07/Tue1130celio-fusion-finalV2.pdf#page=83
から
ttps://riscv.org/wp-content/uploads/2016/07/Tue1130celio-fusion-finalV2.pdf#page=101
まで >>888
アドレス計算のuopをALUのポートに発行してしまったらそのサイクルは他のALU命令のスループットが落ちる
x86の最近の実装はバックエンドは4つのALU命令と3-4のL/S命令を同時発行できるようになっているが
A14が仮にL/S命令でALUを使うような設計になっていたらALUとL/S命令の合計で6命令しか発行できなくなり
わざわざフロントエンドをワイドに作った意味が薄くなってしまう
Appleの実装でA14の先祖であるA8は6デコードで4ALU+2L/Sパイプのマシンだが
実機で実際に計測してみると4つのALU命令と2つのL/S命令が同時に1クロックで実行できることを確認している
この時代からL/SパイプにAGUが入っていてアドレス計算していることの証左である >>890
確かにA8が4ALU+2AGUなら、A14は6ALUより6ALU+4AGUになっている可能性は十分ある
ただ、それだとZen3の4ALU+3AGUよりバックエンドがかなり大きくなる
A14は5nmプロセスだから実装可能なのかな?
それにA14のL1キャッシュへのポート数はおそらく3ポートだよね?4ポートって可能?
3ポートなら4AGUあってもそれに見合うだけのLOAD/STORE命令を発行できないと思うんだが STOREはキューに突っ込んどいて空きサイクルに転送するから瞬間的な命令並列実行数は意識しなくて良い。L1とL2のキャッシュ同期もそんな感じ。 A14がInFlightで扱える命令数は出てたっけ？
どこかのスレでとんでもない値を見たような気がするのだが ちなみにA8の段階だとL/SパイプのAGUで計算できるのはbase+indexとbase+immのみだね
base+index*scaleはALUにuopを発行して計算していると思われる
その後の実装でどうなってるのかは知らん
L1Dのポート数はリード3でZen3と同じだし別に問題にならんと思うが
ライト2がSunnyCoveみたいに同じキャッシュラインじゃないと1サイクルで2ストアできない (つまりストアバッファには2つ入ってもL1D的には1ポート) なのか
Zen3みたいにリアルで2ポートあるのかは分からん >>891
あ、A14のLOAD/STOREユニット数を勘違いしていた
A14がL1キャッシュ3ポートで3AGU+(3LOADまたは2STORE)ならZen3と同じで問題ないのか
確かにA14が6ALU+3AGUならZen3の4ALU+3AGUと比べて妥当だね 技術的な面で↓に書いてあるエッチング装置の話は正確なんすかね？
中国SMICは命拾い？米国の輸出規制はザルだった
https://jbpress.ismedia.jp/articles/-/63474
例えば、半導体の基本的な製造工程を見てみると（図5）、リソグラフィの露光装置には解像限界があるため「10nm以下用」のEUVがあるが、CVDやスパッタなどの成膜装置、ドライエッチング装置、洗浄装置などに「10nm以下用」の特別な装置があるかと言われれば、無いとしか言いようがない。
成膜装置、エッチング装置、洗浄装置などは、28nmにも14nmにも7nmにも、同じハードウエアで対応できる（多少のプロセス条件の違いはあるかもしれないが）。特に「7nm用」のCVD装置やドライエッチング装置があるわけではない。
したがって、米国の製造装置メーカーのAMAT、ラム、KLAがSMICに装置を輸出する際、米商務省に対して「この製造装置は14nm用です」と申請すれば嘘にはならない。よって、米国の製造装置メーカーは、SMICに何の障害もなく装置を輸出できることになる。
EUVを使わなくても、図6に示したSADP（Self-Aligned Double Patterning）や、このSADPを2回繰り返すSAQP （Self-Aligned Quadruple Patterning）を駆使すれば、7nmレベルの半導体の量産は可能だ。
このとき使われるCVD装置、ALD（Atomic Layer Deposition）装置、エッチング装置などは、28nmにも14nmにも使っている装置を適用する。 RISC-Vはいまんとこは3桁代だっけ？
初期のRISCほど参考にならんもんもないけど x86は同じ命令をいくつも定義してるからな。x64で削除された1バイトinc/decをはじめとする1バイトオペコード命令の多くは同じ機能の長い命令がある。
SSE/AVX/AVX512と同じ命令を何度も再定義し直してるのもある。 数え間違いしていたらごめんね
RISC-Vは
ttps://riscv.org/technical/specifications/
ttps://github.com/riscv/riscv-opcodes
ttps://github.com/riscv/riscv-p-spec/blob/master/P-ext-proposal.adoc
より
基本命令 32bit RV32I 40, 64bit RV64I +15 (40+15=55)
命令メモリバリア Zifencei 1
コントロールステータスレジスタ(システムレジスタ) Zicsr 6
乗算除算 RV32M 8, RV64M +5 (8+5=13),
アトミック RV32A 11, RV64A +11 (11+11=22)
単精度浮動小数点 RV32F 26, RV64F +4 (26+4=30)
倍精度浮動小数点 RV32D 26, RV64D +6 (26+6=32)
4倍精度浮動小数点 RV32Q 28, RV64Q +4 (28+4=32)
縮小命令 RVC 49
特権関係 TRAP 3, 割り込み 1,スーパーバイザメモリ管理 1
ハイパーバイザー 2 (最新ドラフトではさらに+13)
最小のRV32Iで40、Linuxが動かせるRV64GC(IMAFD+Zicsr+Zifencei+特権関係+縮小命令)で213かな
さらにビット操作(B)が58, Vector(V)が446?, Pack SIMD(P)が250+81=331 補足
>>902
> 特権関係 TRAP 3, 割り込み 1,スーパーバイザメモリ管理 1
割り込みから復帰命令のURET,SRET,MRET、割り込みが発生するまで待つ命令のWFI、
TLBのフラッシュ等に使うメモリフェンス命令のSFENCE.VMAのことね >>905
しらんけど欧州でIMEC以外にノウハウ持ってるところあるのかね？ ん？
EPIで設計して台湾に投げるのではなく自前工場で？ FPGAが標準化されると面白そうだよなあ
ソフトウェア側から専用回路作れるんだろう >>908
GFはFD-SOIが堅調みたいだが12FDXが一向に立ち上がらない
コストに対して客がつかないのかもしれんが >>910
無理だろうなぁ
FPGAにCPU組み込んであるチップは普通だしな データフロー型の処理をやらせるとFPGAは威力を発揮するからねえ。GPGPUイラナクネになる。 >>904
まあ経済安保の一環だろうね
FTにも書かれてたが、欧州テック企業はアメリカの知財を今後は使わないようにしていくんだと
結局、アメリカの安保報告書に書かれた通り、制裁は中長期的にアメリカのクビを締めただけだったな
‥‥大陸封鎖令を出したフランスみたいだ >>915
加速させた面があるのは否めないだろうが
European Processor Initiativeのプロジェクトは2015年に始まってるようだ。 ふむぅ。。。
2016/12/27 インテルがつくば撤退 パソコン不況で人員削減
↓↓↓
2021/01/07 ＴＳＭＣ、つくばに開発拠点 先端半導体で日台連携 著名CPUエンジニアのジム・ケラー氏、カナダの新興AI企業TenstorrentのCTOに就任
ttps://www.itmedia.co.jp/news/articles/2101/07/news099.html CTOはいわゆる社長とイコールのことは少ないんじゃないかな。 >>917
そういうのを連携というのか？
人件費が安い日本に拠点をつくっただけじゃないの？
日本が中国に生産工場を作ることを「中日連携」と言われて違和感ない？ 露光機以外の半導体製造工程では生き残ってるメーカーも多いから
日本と中国などとは関係性がちょっと違わないか? >>924
中国版ツイッター（笑）のFTC663関連の情報まとめている人がいるみたいだが、
それみてもマイクロアーキテクチャの特徴とかはわからんな
ラインナップでサーバー版も予定されてるようだから高性能指向なんだろうか PlayStation 5とXbox Series Xが半導体大手のTSMCの製造ラインを圧迫しているという報告
https://gigazine.net/news/20210108-ps5-tsmc-production/
へぇ～……ん？ ABPってなんぞそれ？
>ABFは味の素グループが開発した高性能半導体の絶縁材です。
うはｗｗｗ味の素入ってるｗｗｗ 豚由来のアミノ酸を使用している場合にはイスラム圏には輸出できないな さすがにプレステやXBOXを食うことは無いから大丈夫。 PS5はともかく箱なんて世界でもそんな売れてないのに TSMCで製造している製品全般に影響ありということなので、
味の素ファインテクノが世界の半導体供給の制約になってるのかもね。 味の素のやつがシェア100%らしいからそらそうだろな 「ほぼ100％のCPUに味の素が入っている」ってじわるなw 絶縁体なら昔は三菱ベークライトが世界を取っていたなぁ。 インテル、一部チップ製造の外注をTSMCやサムスンと協議したとの噂
https://japanese.engadget.com/intel-outsourcing-tsmc-103227355.html
1月21日の決算発表時になんかしらの方向性が示されるってことか
しかし、TSMCだけでなくSamsungとも協議開始してるという話が出てくるとはほんと困ってるんだなぁ >>941
大株主につつかれた事もあるし仕方ないね
ポーズだけでも見せとかなきゃ株主怒らせてしまう 昔のATOM系列みたいなのをためしに外注にしたりかねえ。
ARMのbig.LITTLEみたいなのパクったのは性能と省電力のどっちも中途半端な結果で黙殺されてるｗ atomだかセレロン辺り、大昔まだ技術力の無かったTSMCに投げた事あるよね ないよ
atomを他者にライセンスする組み込み事業向けの話 >>941
>>TSMCだけでなくSamsungとも協議開始してるという話が出てくるとはほんと困ってるんだなぁ
これを見るとプロセスの進化が重要だなと感じられる
https://youtu.be/IvB3ZLtNvRo?t=373
アップル過去５年間：16nm→10nm→7nm→7nm+→5nm
この間、インテルはずーーーーっと１４ｎｍ 11000系列ならコアあたり性能勝ててるって話もあるんで
製造さえまともだったらIntelはシェア減らす理由は全くあるまい。 性能だけじゃないと思うがTiger Lakeが出回るようになってモバイルのシェアが回復してるね
サーバーもXeon一色
これはAMDのEPYCがエンタープライズのみなのが原因だろうけど >>946
一応、モバイルでは10nmも出てるだろw
ハイパフォーマンス用のプロセスが作れていないだけで・・・。 >>948
モバイルはAMDが新しい製品に切り替えしようとしていて今在庫ないねん
それでも売ってるノートメーカーはずいぶん前に買って売れていなかったメーカー >>948
去年発表された2020年第3四半期決算でデータセンター向けCPU減収減益なんですが TSMCは10nm→7nm→5nmと小さくなってるが
SamsungはNvidiaが使ってる8nm(10nm改)、Qualcommのやつは5nm(7nm改)とあまり性能良くないみたいでIntelの10nm改と変わらなそう
鯖など重要なのはTSMCに任せ、チップセットやペンセレみたいな最新が必要ないのはSamsung
あとは自前(Intel)というような感じでうまく使い分けていくのかな？ サムスン製snapdragon888が爆熱で性能がショボいことが判明してしまった
やっぱりTSMC1強か Snapdragon888にも乗ってるCortex-X1はもっと整数演算に性能を振っていいと思うの というかスナドラ8シリーズ自体が毎年微妙が外れしかない気がする近年 技術畑の新人事で20年代後半にIntelから新たなアーキテクチャが生まれるかもな >>961
どゆこと？
マイクロアーキテクチャ的にはまあ出てくるだろう。
IPC競争でAMDに反撃せなならん。 Gelsinger 氏の CEO 就任は Jobs の Apple 復帰並みに扱われているす。
Intel とわ長年の因縁のある SemiAccurate.com の Charlie Demerjian 氏の投稿がこちら
https://www.realworldtech.com/forum/?threadid=199352&;curpostid=199367
ーーー
I know Pat well and he is a far more honest and decent person than almost anyone I have met in the industry. He is also a technical genius and a great manager that does the right thing for the right reason.
I have had many differences with him in the past on things technical and non-technical, but there is no one I can think of better for the job. Your concerns are valid but if you know Pat, you will understand that they are unfounded. Take my word on this one, nothing to worry about, he is a good man and a good manager.
ーーー 気持ち悪いほど持ち上げてるなｗ
それと全体を通すと「ゲルはわしが育てた」的な物言いになってる
チャーリーデマ氏、てめーはゲルのなんなんだよｗ と突っ込まずにはいられない ゲルシンガーがIntelの工場をリストラして
TSMCにお金を積んで最新プロセスでIntel専用の工場作って製品作ってくださいというお願いをしに行く
みたいな感じなの？ Demerjian氏はデマどころか本質をついてるわけで 就任して現状を把握するまで時間かかるから新アーキなどの効果でるまで3～4年かかるのでは？ プロセッサデザインから12年離れてたロートルに過剰な期待かけんな
パールムッターが率いてた旧イスラエル組は散り散りのままだしで、とにかく今ある開発チームでやりくりするしかない
彼に求められてるのは経営の大局判断だろよ まあ、クルザニッチより酷くなることは無いだろうな
1年半後くらいにalder式全否定されるくらいあるかも webサーバーみたいな用途にはalder良さそうなんだけどな TSMCとSamsungのEUV争奪戦の行方 ～“逆転劇”はあり得るか？
https://eetimes.jp/ee/articles/2012/10/news046.html
Intelは2025年になってもEUV保有台数は3台のまま
もうこれは諦めたと見るべきだろう 言うてゲルシンガーはVMwareでも結果出してるし、多少ロートルでも元アーキテクトチームのボスが成果出すのはリサ・スーという指標があるし >>972
Gelsinger わ、こんな著書がある本物のプロセッサ・アーキテクトなんで、女性割引で賞とか取ってるだけの Lisa Su と同一視するのわ失礼かと思うす
https://openlibrary.org/books/OL2411123M/Programming_the_80386 わわわわ、とか、すすすす、とか妙なキャラ設定やめてくれ。
niftyの頃も変な設定のやついたわ。 ITハンドブック氏による有難いZen3批評まだかな？
TSMC委託の噂の脳内処理もしないといけないし場合によっては世界線も跨がなきゃいけないから今年の彼は忙しいぞ いつの間にこうなった
45nmの頃は日本勢もまだいたのに 液晶とかプラズマに突っ込んだムダ金を半導体に使ってれば、Samsungの位置くらいはいれたかもしれない ファウンドリは自分で商品企画やるわけじゃなくて頼まれたものを作る担当だから
よくある殿様商売のような状況にはならないんじゃないかな >>982
液晶やプラズマから撤退したのと同じ運命が待ってるだけに思える 液晶に突っ込んでいたのはシャープ、プラズマは松下？
さいごまでCPU作ってたのは富士通
こんな感じか。 >>986
パナは32nmまで自社で作ってたはずだよ
結局自社SoCだけじゃコスト賄いきれなくなって撤退したけど >>982
それよかルネサス作る時に生産は別に集約していれば
NECや富士通やパナの合流も早くなってより良かったのではないか
まあ結局、大規模投資で勝てる経営にならないと潰れてただろうがね。 MANAとかいう超伝導でほぼ電気抵抗を0にしたプロセッサが開発されたってさ
80倍の効率で10Ghzまで動作させる事が可能（テスト動作は2.5Ghz）
極冷状態が求められるから一般には降りてこないけど実用化されたらスパコンの冷却が捗るな
ちなみに冷却コスト込みで80倍の効率らしい
NetburstもBulldozerも10Ghz目指して挫折したけど、これは10Ghz達成するのか楽しみではある 半導体でよく日本がと言う人もいるけど
アメリカすら半導体の微細化で脱落してる
のを見ると無理な話だろ つうか半導体のチキンレースのような微細化競争を早々に切り上げて正解じゃね？素材や製造機器を抑える方が賢いよ。 >>990
まあこれよな
DRAMやLCDと同様に大赤字になるのが既定路線だと思う >>990
米政府による半導体業界へのテコ入れが始まったばかりだからまだ何とも……
経産省がいくら旗を振っても踊らなかった日本企業と違って、レスポンスは盛んだし
ところでトランプが負けたのは業界的にはポジ要素なんだろうか？
>>992
AIで自動運転とか夢みたいな話してるけどあれって本懐は殺人ロボでしょ
昔からずっとDARPAがやらせてきたじゃん
ラプターみたいに税金投入して、その挙句が仮に赤字でも、国産を維持したいモチベにはなるんじゃね？ このスレッドは１０００を超えました。
新しいスレッドを立ててください。
life time: 182日 6時間 38分 43秒 5ちゃんねるの運営はプレミアム会員の皆さまに支えられています。
運営にご協力お願いいたします。
───────────────────
《プレミアム会員の主な特典》
★ 5ちゃんねる専用ブラウザからの広告除去
★ 5ちゃんねるの過去ログを取得
★ 書き込み規制の緩和
───────────────────
会員登録には個人情報は一切必要ありません。
月300円から匿名でご購入いただけます。
▼ プレミアム会員登録はこちら ▼
https://premium.5ch.net/
▼ 浪人ログインはこちら ▼
https://login.5ch.net/login.php レス数が1000を超えています。これ以上書き込みはできません。
