CPUアーキテクチャについて語れ 51
レス数が1000を超えています。これ以上書き込みはできません。
!extend:checked:vvvvv:1000:512
!extend:checked:vvvvv:1000:512
↑
次のスレを立てる時に上の文字をコピーしてください
前スレ
CPUアーキテクチャについて語れ 50
https://egg.5ch.net/test/read.cgi/jisaku/1610684792/
VIPQ2_EXTDAT: checked:vvvvv:1000:512:: EXT was configured 前のスレの最後の方に書いてたJAVA高速化してたら最強になったCPUアーキテクチャって何のこと? ARM? ARMはJavaではなくJavaScript用の命令があるぞ 今、ヤフオクにスパコン京の親戚が複数出てるな
富士通Sparc64 M10ラック鯖)
京のCPU同様にsimdのHPC-ACEを搭載したSparc64-Xを載せてる
せめてグラボが載れば、、(PCi-Eはあるがグラボ対応してない)
仮にこいつが動画エンコでZEN3やRocketと互角でも、グラボ付けれない
ハードに搭載されてるので実力を見ることができない、 ARMにはJavaとJavascript両方向けのモードや命令があるぞ
32bitARMでJavaのバイトコードをそのまま実行できるモードがJazelle
20年ぐらい前に32bit固定長のARM命令を実行できるA32と16bit命令のThumbを実行できるT32に
加えてARMv5TEJアーキテクチャのARM926EJ-Sで実装され携帯用のJavaMEなどで活用された
Armv8のAArch32で廃止(Armv8のAArch32ではtrivial Jazelle implementationのみ対応)
Javascript用の命令はArmv8.3のA64のFJCVTZSとA32/T32のVJCVTで、浮動小数点から
固定小数点への変換と0への丸め命令 10年ちょっと前くらいのhpはカオスだったな
ほぼ同じタワー型のガワでItanium/pa-risc/opteron/Xeon
何種類も併売してて見てる分には面白かった
Alphaは流石にもうなかったけど >>5 Javascript用の命令
これがすごいな。Javaのバイトコードなら分かるが、実装しやすくなるって話か
ARMは自由でいいな、どんどん取り込むな >>6
生産だかで提携していたサムスンがAlpha引き継げばよかっただろうに
あそこには自社CPUとかないんだから
まあそんなもの出てきたところで買わないだろうが スクリプト言語の氾濫を見るに文字列と10進実数と64bit整数の相互変換命令はあってもいいかなと思う。 >>8
DEC⇒Compaqが買収⇒HPが買収
の流れだけど、HPが買収した時点で
AlphaのエンジニアはintelとAMDに
流れてたような。 >>10
Compaq時代にAlphaは止めてCompaqはIA64一本で行くことに決めた。AlphaはCompaqとSamsungの合弁子会社Alpha Processor Inc.(API)が引き継いだ。このAPIがHyperTransportを開発して、解散後AMDに流れた人がいた。 Teclast、中国産x86「U兆芯KX-6640MA」搭載一体型PCを一般小売へ
ttps://pc.watch.impress.co.jp/docs/news/1317150.html
きたか…!!
( ﾟдﾟ) ｶﾞﾀｯ
/ ヾ
＿_L| /￣￣￣/＿
＼/ / >>14
ドンキPCとかアイリスオーヤマPCとかに比べれば性能はいいんだろうがほしくねぇ >>18
兆芯だと去年末にVIAのCPU部門買収した方のライセンス使ってそう 将来はともかく兆芯の現行製品を設計してるのはVIA同様Centaurだよ なんか面白げなニュースが来てるすね
“Two Hidden Instructions Discovered in Intel CPUs Enable Microcode Modification”
https://www.infoq.com/news/2021/04/intel-hidden-instructions/
ーーー
Security researchers Mark Ermolov, Dmitry Sklyarov, and Maxim Goryachy discovered two undocumented x86 instructions that can be used to modify the CPU microcode.
ーーー >>11-12
過去スレのリンク感謝するす。
ところで私が2つほど前のスレッドでコレ貼ったら一発でアク禁にされたすけど、何か大丈夫なコツがあるすか？ >>23
サンコーのキーボードPCがVortex86使ってたよな。 一見華々しく見えるリサスーも実情は気力の世界なんだろうな
今年のCESはそれが見えた AMDのXilinx買収、双方合意で確定だってさー
FPGAのCPUへの活用に期待がかかるな >>28
テックウィンドのキーボードPCより遙かに前の世代のか・・・。
テックウィンドのも中古屋に未開封新品が入荷するとなぜかあっという間に売り切れるらしいからな。 2001年 VAIO RX x86 1GHz/1.5GHz/1.7GHz 128MB(最大512MB) 17～38万円
2021年 Raspberry Pi Zero Starter Kit 1GHz 512MB \3850
. Raspberry Pi Zero . . 1GHz 512MB \660 最近、あまり古くないRISC系のラックマウント鯖買ったけど、
コマンドで動作時の消費電力確認したら600w超えていて。え？と思ったが
600wとつよつよゲーミングPCフル稼働より電気食ってる割には
動作音は30db前後と意外と静かなんだよな。さすがにこれじゃ電気
使いすぎなので、省電力のコマンドで下げて120wまでにしたけど、
CPUは200w越えの8コア64スレのRISC 2.85Ghz HDDはSAS
だが。グラボはオンボでどこに600wも？と感じだが
ミドルタワーより筐体の空間がせまいラックマウントで。電力食ってる割には
動作音が静かなのを見ると。空冷ファンがよっぽど優秀なんだなと実感
さすがは現役時代は100万越えの価格だけはある、
(水冷機構はついてない)
もしかして、消費電力の割にはCPUの発熱が小さいのか？
(Sandy/Ivyと同世代だが40nmプロセスのためチップ自体は大きめだから
熱密度が小さいのかも 革ジャン、大ピンチ！？
GPUに比べて最大15倍高速な市販CPU向けのディープラーニングアルゴリズムが開発される
https://gigazine.net/news/20210409-rice-intel-optimize-ai-commodity/
そのためのRTX？？？ >>32
Power10の行列アクセラレータも
それに近いのかも
マイニン民がそういう系統に流れて
くれれば普通に3000系が安くなる >>31
それはSPARC T4と機種を当てるクイズだな?
https://www.youtube.com/watch?v=7UTYZ1j3qQY
TRの64コア・128スレのタスクマネージャーも壮観だったが、64スレでも充分迫力あるな。
タスクマネージャーでDOOMかBad Appleを再生してみてくれw IceLake SPやっと出せたのか
Intel大丈夫かね ジム·ケラーがIntelに入って最優先で取り組んだことは開発遅延の解消を狙った体制変更 FLOPSあたり15倍ということでGPUのFLOPSの方が大きいとか、なんて思ったけど、
計算してみたらGPUは15倍まではいかなそうだな
まあ今はコインマイナー用なんで人工知能高速化しても一部研究者のみ乗り換えだろう。 >32
> Shabnam
欧米系ルーツではなさそう。インド系？ youtubeのプロ生ちゃんこと暮井 慧の登録数が493人しかいない件
新キャラでPowerやSparc.Alpha PA-RISC MIPSなんかの著名なRISCを
擬人化したエリートお嬢様キャラでも出して、プロ生ちゃんに
「あら、、、こんなレベルの低いことやってるのかしら、、、所詮は
公立、x86しか知らないのね」と感じで上から目線な展開をやればOK まーた擬人化か
そんだけ妄想逞しいならまんが位描いて来てよ。 ほっとけ
言ってもやるやつはいなくならない。
このスレはそういうのやる場所ではないが実害あるほどその手のレスがあるわけではない。 新しいSIMDにソフトウェアアップデートだけで対応できるとか、記述言語の用意さえできればCUDAエミュレーションもハードウェアレベルで実現可能とかか
GPU機能も実現できなくはないからAPU以外でもビデオ出力ができるようになる・・・
かもしれない >>44 動画サイトのMPEG変換（各機種用に解像度変換して、通信量削減）に使われているようだ >>44
MSのデータセンターでFPGA混載x86使ってた気がする
GPUほど用途で縛られない柔軟性がうけてたはず FPGAはストリーミングデータのデータ 駆動型処理と相性が良い。暗号化や圧縮、変復調のCODECが代表的な用途だ。 クロックが出ない、ダイサイズの利用効率が悪いなんて言われていたが、
FPGAで実験的に作ったCPUコアとかは割とクロックでているそうで MpactやCellみたいなもんでしょ
当初PS2はファームウェアの切り替えで互換性実現させたりモデム機能などワンチップで進化するコンピュータ作ろうとしたやつ まぁFPGAがメイン張るわけじゃなくて柔軟なコプロ止まりだろうね パケット処理用のアクセラレータが最近の流行りでNVIDIAはGPUでIntelとAMDはFPGAでそこに入り込もうとしてる
Amazonは自社製ASIC使ってるけどCPUに統合してるのがGraviton コンシューマのcpuにもFPGAブロックを混載することで得られるメリットや、アプリーケーションとは？ 関係ないこともないでしょう
将来CPUにFPGAがついてるのがデフォルトになる未来もある ゲームごとにFPGAを書き換えて処理するようになるな 勝手に組み替えてウイルスとかマルウェアみたいなの仕込むの出てきたりして >>54
あらゆる電気/機械製品にプロセッサが内蔵されてる現代の延長として、コンシューマ用プロセッサの使い方が多機能・自由度を前提とする PC から固定単機能なアプライアンスの方が多数を占める様になる可能性わ高いす。
ソフトウェア実装よりハードウェア実装の方が高速で電力効率が高いコトを考慮すると、将来のプログラミングの主流が VHDL の様なハードウェア記述言語になっても不思議わ無いかと。
伝統的なプロセッサわ互換性とシステムの管理、FPGAへのデータ供給のためだけに残るすかね？ アセンブラはまだしも、FPGAのウイルスとかマジでわかんなそう シリコンの面積余って、FPGAが入るかもしれないし、そういうのはサーバー向けプロセッサとかだけかもしれないし、まだ分からん、と言ったところなのかな。
ゲームなんかで専用回路を作って使うとか
後はマイニングなんかにはそれこそ意味ありそうね Ryzenみたいにマルチダイ構成ならシリコン余らんでも載せられるでしょう 使いこなせる人・組織と使いこなせない人・組織が得る利益の格差が
FPGAの方がCPUよりも大きくなりそう IOダイシュリンクして出来た隙間にFPGA突っ込むのはやるかも知れんな そういう具体的な用途があり需要もあるなら面積・ワッパ・性能共に優れたASICで積んでくるからFPGAの出番なし
ニッチ市場のためにFPGA積むのもリターンがなさすぎるからコンシューマにFPGAはまずないと思われ 今ASICで済んでいるのはまだ製造プロセスが進歩しているからだろう
その進歩が遅くなれば遅くなるほどASICに対してFPGAの優位性が高くなる ストアドプログラムもストアドロジックも一緒でしょ。ワイヤードロジックがストアドロジックより絶対優位って主張はストアドプログラムに対してと一緒。 RyzenAPUはFPGAより積層メモリをですね、
FPGA、需要が見いだせればユーザーが多いPC市場で
ソフトベンダー側のコストはペイできるんじゃないか。
最終的にはユーザー側の導入コストが問題になりそう。 >>71
>そういう具体的な用途があり需要もあるなら面積・ワッパ・性能共に優れたASICで積んでくるからFPGAの出番なし
でも今時のオシロスコープの量産品とか FPGA で構成されてるす。FPGA に関してわ微細化でコストダウンが進んだ結果、新たなプログラミング:デバイスとしてのパラダイムシフトが起きつつある模様すけど。。。
昨今CPUベンダーが FPGA 大手の買収に走った行動に理由がないとでも？ >>68
既に電子機器や測定器がそんな感じす。安価で便利な専用チップが販売されてるので、技術さえあれば誰でも作れる様になった反面、手間をかければ自作/内製できるレベルの量産品わ市場から消えたという 理由が無く買ったと思ってるなんて誰か言ったか?
そんなもんみんな分かってる上で具体的にどうなるかって聞いてるだけで 専用チップと技術があれば、って敷居高いだろ。
一つのチップで高周波数帯をカバーなんぞ出来るわけない。特性を揃えたチップを位相をずらして配置するとか、手間暇かけた碌でもないのが測定器。
オペアンプや耐ノイズ設計で何冊本が書けると思ってんだ。 >>81
国内で老害さん達がそういった御託を並べている間に、中国の中小企業わ怪しげなスマホを作ってる。。。と(笑) 断言しよう。誤った使い方で「老害」を持ちだす者が先々いい感じの年配者になることはない。
世には確かに老害がいるが、安易に口にする阿呆が思い込んでるよりずっと少ない。 沿革や概要も結構だが
ryzenやi3/i5/i7にFPGAが載ったとして
結局何をオフロードするんや >>78
それはやることが決まってる組み込みだからでは
PCのSoCは4GHzで動くx86 CPUと2GHz程度で動く並列モンスターなGPUがあるから、その両者の隙間に入りワッパその他で上回るのは相当困難でしょ かなり前に買った安物オシロも1GspsのADCとFPGAで信号処理みたいな構成だったっけな。eevblogのforumで知った。
でもそんなリアルタイムで高速な信号処理をさせるのにバスが共用ではいかんともしがたいような。オシロはレコードメモリもたしかSRAMだった。 最終的にはいつかプロセスの進化が止まるわけだから、CPUのマイクロコードも変わらなくしても性能的に問題なくなってきそうだし、マイクロコードくらいのレベルまで命令を低レベル化してコンパイラががんばるのが結論になるかもな >>87
その前に炭素を使って10GHzや100GHzにチャレンジするだろう デジタルオシロもローエンドはサンプリング/秒は多くても肝心の信号帯域はお粗末で、
高い周波数まで本当に実用になる広帯域の機種はやっぱりそれなりの値段になるという >>89
>ローエンドはサンプリング/秒は多くても肝心の信号帯域はお粗末で、
ここで「じゃ、ローエンドの定義わ？」とかやるのも面倒なので手短に。
近年様相が様変わりして、アナログ帯域 60-200MHz の製品わ同一ハードウェアにファームウェアでロックをかけて販売してるという IBM のサーバー並の商売が成り立っているす。
某社の製品わハッキング法が公開されていて大評判という。。。 >>86
>オシロはレコードメモリもたしかSRAMだった。
微細化で大規模 FPGA が手頃な価格になった結果として、バッファ SRAM も FPGA 内部で賄える様になったす。
結果として特定目的向けの設計わ所要チップ数も減り、FPGA のファームの占める割合が上がる一方に >>85
いやでももし本気でFPGAに最先端プロセスぶっこんだらFPGA（で組んだ回路）が5GHzの性能で動くようになったら結構やばくないか。 >>93
コレで NVLink ネイティブ対応が売りだった POWER がHPC 市場から脱落しそうな。。。
Larrabee や Aurora 向け GPU でアクセラレータ、Omni-Path でインタコネクトに参入して HPC 市場独占を目論んだ intel が凋落し、自社 GPU に加えて ARM CPU と Mellanox のインタコネクトを手に入れた NVIDIA がその立ち位置を手に入れるという皮肉にも感慨があるす *92
そりゃ5GHzで駆動できナノ秒で単位で回路作り替え続けることができるなら
ハードで作りこまれたCPUもGPUもいらないけど出来るの？それ >>94
全方位をやろうとして、
社内政治が腐ってトップの思うように行かないインテルとの差が出たのかも。
IBMは大企業病になるのが早かったから大企業病なりに運営していくことがわかっているという事のような FPGAが優れてる点てプログラマブルなことだけじゃないのか
コンシューマ用途でプログラマブルな回路が効果的に作用する処理って何がある？ 多様なフォーマットがどんどん追加されていく用途に対応したCODECだな。少なくとも通信モデムはプログラマブルである利点が大きい。
ただコスト的消費電力的にFPGAでなくファーム書き換え可能なPGAの方が主流になるが。 >>92
> もし本気でFPGAに最先端プロセスぶっこんだら
FPGAわ規則的構造の羅列なので伝統的に最先端プロセスの量産一番乗りす
>>95
>そりゃ5GHzで駆動でき
微妙に誤解がある様に聞こえるすけど FPGA の動作クロックわユーザーの設計依存(具体的にわ同期ステージの規模依存)す。低クロックショートパイプラインも高クロックスーパーパイプラインも、非同期設計だって可能 >>99
>FPGAが優れてる点てプログラマブルなことだけじゃないのか
ソレを言うなら、ソフトウェアの優れた点って簡単にプログラミングができるだけってコトに。。。 fpgaはチップ内にあらかじめ用意された部品をメモリの0/1で結線しているだけで、機能が増えるわけじゃ無い。
nttコミュの本社には、電話回線の接続をxyプロッタみたいな仕組みで自動制御する機器があったが、それと大差ない。
そんなのをプログラマブルとは言わんな。 そうeevblogでオシロのハックを知って買ったの
その後別の機種のハックがでてきて早まったと思った
安物オシロの中身なんて10年くらい前からそんな具合
xilinxにはFPGAとarmSOCが合体したzynqがあるからどういう用途か知らないけど市場はあるのだろう >>103
アンペア積んで噂通り4Kきたら面白いね Graceの方はNeoverse?
SVEが広がるのはいいんだが x86などと競合しないと言ってるから
原形をとどめないぐらいAIに最適化したものだと思う >>109
AVX512のAI系命令やPower10のAI機能じゃ
対抗できないレベルになるのかな？ AIは比較演算器並べて一致判定を鬼強化したらCPUやGPUじゃ太刀打ちできんな。 なんか昔あった
DirectX対応GPUでポリゴン処理vsSSEやAltivecなどのCPUの追加命令で
ポリゴン処理の流れに似てるな >>109
>x86などと競合しないと言ってるから
x86ベースの既存製品 (DGX)の売行きが落ちても困るのでセールストークで言ってるだけかと。最初の顧客である
CSCS の担当者わこう語っているす
https://www.anandtech.com/show/16610/nvidia-unveils-grace-a-highperformance-arm-server-cpu-for-use-in-ai-systems
ーーー
The institute says that they’ll be using Alps as a general purpose system, working on more traditional HPC-type tasks as well as AI-focused tasks.
This includes CSCS’s traditional research into weather and the climate, which the pre-AI Piz Daint is already used for as well.
ーーー >>113
気象モデルって典型的なベクトル計算のタスクだと思うんだけど、AI学習なんかと計算機学的に何が違うんだろ。
INT8とか16ですむかどうかくらいしか違わない様な。 >>100
ダイナミックリコンフィギュアブルプロセッサだな。
ウォークマンとPSPに乗った奴。 >>114
>AI学習なんかと計算機学的に何が違うんだろ。
計算結果の精度が重要なので倍精度浮動小数点演算性能が重視されるす。
最近わ GPU で高効率で演算できる単精度浮動小数点データの使用が研究されているとわ言え、AI で用いられる fp16 とか bfloat16 といった精度の悪い浮動小数点数わ使わないす AIアクセラレーターで終わりそうな気がしないでも無いｗ >>116
あ、いや、だから天気関係の計算は、スパコン的にふつうの用途だよなって>>>>109にかかる話です。 Geforceならともかく、A100は世界最高のFlopsのGPUだが、これがうんこなら何がいいんだw >>121
演算速度なら世界トップだけど、プログラマー
な視点からすると扱いにくいとかあるんでは？ >>120
まさにそういう事なんでは？
似ているけど少し違うのでSIMDを改良してカバーエリアを広げましょうと SX-5 8Byte/Flop
SX-8 4Byte/Flop
SX-9 2.5Byte/Flop
SX-ACE 0.276TFLOPS 256GB/s 0.93Byte/Flop
A64FX 2.7TFLOPS 1024GB/s 0.38Byte/Flop
A100 9.7TFLOPS 1555GB/s 0.16Byte/Flop
FP64演算を1回実行する時間にFP64変数を主記憶から幾つ読み込めるか？
SX-5 1個
A100 0.02個 昔のスーパーコンピューターは本当にスーパーだったけど
現在の高FLOPSプロセッサは全然スーパーじゃない 地球シミュレータにSXシリーズが採用され続ける理由よね 0.55Byte/Flopまで低下した最新のSX-AuroraTSUBASAを省いてるのがなんとも なんか面白そうなのが出てきたぞw
https://pc.watch.impress.co.jp/docs/news/1318914.html
中国・龍芯、いかなるCPU特許にも抵触しない自主開発命令セット「LoongArch」 中国なのに特許気にしてるってことは他国に向けて売りたいCPUってことなのかね 輸出止められたなら自力でやるというのは自明だよな
着々と進めてる感じ 後漢の時代に行列の加算・減算を自然と行ってた国だから
別に可笑しくはない
アメリカの大学も教員もチャイニーズ頼りだし 開発姿勢は正しいけど、母体がパチモノのパチモノまで存在する中国かあ >>128
命令数2000か。一応CISCか？
もしかして、x86から適当に命令省いて
2000にしただけかも LoongArchは、引き続きRISC命令セット、32ビット固定長命令、32個の汎用レジスタ、および32個の浮動小数点/ベクトルレジスタです。
MIPSの命令フォーマットは3つだけです。LoongArchは命令フォーマットを再設計して、即値のない3つのフォーマットと即値のある7つのフォーマットを含む最大10の使用可能なフォーマットを作成しました。 中国はなぜx86の呪縛から逃げられないのか、全く理解してないな。よほど優れたCPUならいざ知らず。 >132
そうだろうか。大陸国家は何度も断絶してるはずだが。
大学教員も別に世界の人口比より多いわけではないのでは。 >>136
自国で１からソフト開発して使うならx86にこだわる必要ないからでしょ >>137
断絶とは‥‥？
支配層の変遷速度なんて日本と大差ないと思うけど
決裁する皇帝っていうCEOは変わるけど
啓蒙思想家達も好悪は別にして、古代から続く中国の官僚組織に着目してたわけで 断絶だのなんだのってのは『中国「反日」の源流』なんかを読めば
いかにネトウヨ特有のばかばかしい妄言か、手っ取り早く理解できるよ 漢字、水田なんかを作り出した中国長江文明はその圧倒的優位性で征服者を逆に感化して文明の担い手は不連続でも文明そのものは連続という状態を長く続けてきた。
文化大革命までは。 こっちはもう少し詳しかった。
https://www.zhihu.com/question/414069789
1.LoongArchは、MIPS上で行われた拡張ではなく、命令の全く新しいセットです。
基になる命令 337、仮想マシン拡張 10、バイナリ翻訳拡張 176、128 ビット ベクトル拡張
1024、256 ビット ベクトル拡張 1018、合計 2565 ネイティブ命令が含まれています。
MIPS とは別に、最新の CPU に適さない命令の一部を破棄し、多くの改善と拡張を行いました。
たとえば、1 つの命令でサポートされる即時数が MIPS の最大 16 ビットから最大 24 ビットに拡張され、
分岐ジャンプ オフセットが 64K から 1M バイトに拡張され、アドレス空間が固定セグメントから
単一平面に変更されるなど、コンパイル結果のターゲット命令の数と訪問数が効果的に削減され、
パフォーマンスが向上します。 ああ速攻でダメダメだな。RISC-Vをよく勉強してから出直して来よう。 あと、軍用に採用されるから細かい仕様は非公開なんだとかw
なんだかなあ。 中国文化なんて普通に断絶しとるやん。
なぜ中国人が日本や韓国の旧建築物を見に来るのか、全然理解してなくて草。
中国に仕事で行ったことが絶対無い奴が、書籍だけで頭でっかちになってて他人をネトウヨ呼ばわりとかみっともなさ過ぎ。
ネトウヨ呼ばわりする為に都合のよい本選んで読んだってのが現実だろ。典型的なチェリーピッキング五毛乙 あんまり中国文化論じても意味ないと思うが、科挙で通ったヤツが官僚的に正しい数学を推し進めても
新しい発見は出づらいでしょう。
支配階層が連続しているとしたらそういう事だよ。 非公開で押し通せば特許ゴニョゴニョでも押し通せるか 中国語もGoogle翻訳もよくわからんのだけど、「即時数」ってなんの訳語なんだろう。 >>148
即値、すなわちイミディエートの引数ですね。 immediate value(即値)
演算オペランドに直接数値を指定したもの
似たものにdisplacement(変位)offset address(アドレス補正値)アドレス指定レジスタの値と実際のアドレスの差というものもある。アドレス限定であり常時0となる下位bitを省略することが多い。
一般にこうした命令中に直接数値を指定するものをliteral(リテラル)という。 よく考えたら、AMDがFPGAを混載しだすとしたらCPUてよりGPUについてだろうと思った
例えば動画再生支援なんかは今はGPUのCUでやるのと、ハードワイヤードな固定回路の再生支援とってあるが、
これをFPGAにすれば新たな形式にもゲート数によっては対応もできるだろうし、GPGPUでやるのよりは効率も良くなるはず。固定回路よりは落ちるだろうけど、
3D機能にしてもシェーダーを書いたらシェーダー用の半固定回路を作り出してしまうとか、ゲームタイトルごとにやってもいいかもしれん
無論採掘でも使えるだろう。
特に動画再生支援のようなものでは恩恵が大きいんじゃないか。エンコード支援にしても 固定機能持ったらええやん
採掘に使えないけど。
ゲーム用ラインナップとかあってもええやん。 >>144
>あと、軍用に採用されるから細かい仕様は非公開なんだとかw
誤訳す。それ MIPS の拡張をやってるとそうなるという話。
他の ISA をバイナリトランスレーションするコトに最適化した命令セットというのが面白いす。昔から MIPS を拡張して x86 を実行しようとしてた龍芯の作であるのを考慮してすると期待できるのでわないすかね？
https://pc.watch.impress.co.jp/docs/topic/feature/1048911.html >>145
行ってみて、どこをどうみて断絶なんだ・・・・？ >>155
まあスレチにも程があるけど
どうも100年前の日本どころか中国に存在してた人がいるみたいなので >>152
未来に定義されるコーデックの固定機能は無理やろ こんな専門的な話題のスレッドにまで政治や歴史の話を持ち込むやつが絶えないっていう状況、深刻だな。本当にどこでも見る。 >>157
まあ、そうだけど。
FPGAでGPUの各機能盛るのイマイチ信用できない
固定機能と全く同じ能力あるならASIC滅ぶわけで。 >>159
同じ能力はあるけど
それに必要なゲート数とか面積広くなっちゃうし電力を食うっていう話しで
アプリケーションによっちゃFPGA使って最適化のメリットが上回ることが多いよということでしょう
問題はそんなに簡単にFPGAで何やらせるかの回路なんて素人には作れないよなという >>160
>問題はそんなに簡単にFPGAで何やらせるかの回路なんて素人には作れないよなという
今時パーツ屋の資料コーナーに行けば FPGA 応用の雑誌・書籍が平積みなんすけど。。。 >>161
VHDL自体は難易度それほどでも無くても「回路設計」が出来る様になるのは素人には相当難しいのでは。 >>163
色々話題がとっ散らかっているすけど CPU や GPU、コントローラなど既存のプロセッサに FPGA を内蔵する話だったので回路設計わ関係無いかと。
とわ言え電子工作方面で、無料で高性能のシミュレータ、小口でも手軽に利用できる電子部品通販や基板屋、二万円も出せば買えるはんだリフロー炉やら BGA リワーク機器、等々が揃ってる現代に「難しい」なんて意見が出てくるのわ不思議としか言い様が無いす >>165
VHDL 等のハードウェア記述言語わ論理回路設計を言語化 したモノす
>>163 で「VHDL自体は難易度それほどでも無くても」というならソコに問題わ感じていなさそうなので。
コレも余談すけど流行りの Raspberry-Pi や Arduino にわ FPGA 搭載のハットやらシールドが沢山売ってるので、電子回路設計ができなくても FPGA の学習／試作／小口製品開発わ可能す 言語の習得自体は簡単
設計は難しい
そういう風に>>163を私は解釈した
実際ソフト開発とは違う要素がたくさんある FPGAを積むことはできるだろうが、
それ、どう活用されるようになるか？
ということで
コンシューマレベルであらゆるものに混載したとひて
となると個々の使用者にVHDLやその言語で何をどう書くかなどは今と違って求められない
のでAMD的には用意しておいた機能を動的にロードしてFPGAで走らせる
みたいなのを考えているよう？
（記事が出てこない）
開発者的にも今のライブラリというかフレームワークみたいな機能ブロックのセット位の概念を組み合わせれば一応できる、みたいな所に落とし込まないと厳しそうですよね PC向けだからこそ
数が出てFPGA開発もペイするんじゃないかと思ってはいる。
ただ面積とか電力とか考えるとGPUは固定機能持てよと思っただけで。
マエストロエンジン……あの会社再び新作出してくれないものか。 >>167
>言語の習得自体は簡単
>設計は難しい
10年英語教育を受けた上で「英語はできない」と自称する日本人らしい物言いす。でもそれ習得って呼べるすか？
>>168
>個々の使用者にVHDLやその言語で何をどう書くかなどは今と違って求められない
現代ですら GPU のシェーディング言語の様にアクセラレータのための異なるプログラミング言語を混在させた開発わ普通す シェーダーを業務クオリティで書ける人は上澄みというのが日本 素人すぎる質問で悪いんだけど、FPGAって書き換え回数に限界あったりするの？(フラッシュメモリみたく) FPGAが回路を書き換える仕組みはSRAMそのものだから消耗しないよ 何気に LoongArch の話検索してたら /. がネトウヨ暗黒面に堕ちてるの発見(笑)
https://hardware.srad.jp/story/21/04/15/2031200/
記事としてわ >>142 で紹介していただいたのが一番良質なんで改めて感謝するす Actelアンチヒューズ使ったなあ。
書き込みは寿命が縮んだ。 誰も彼もがヘテロジニアスなプログラミングしてるわけでもないし、そんなコード書けるやつはまだまだ少数なんだから、ぜんぜん普通ではないだろ >>178
>言語の習得と中身は別で当然
えっと「習得」の基準わ？試験の合格や資格の取得？？
その基準に何の疑いも持たない方が間違ってないすか？？？
>>179
OpenGL とか規格のバージョンが新しいとシェーダー抜きでわ点線も描画できない様な。。。 >>180
C言語の言語仕様に詳しくても、
OSやAPIやライブラリを知らないとプログラムが作れない
これらはソフトのジャンルや環境によって全く異なる
音声処理、機械学習、画像処理、フィードバック制御、全く違う
日本語文法を知っていても技術論文を書けない
日常会話が出来ても仕事には使えない
VHDLも同じ
FPGAとASICじゃ全然違うし
使うモジュールや必要な性能も用途で全然違う FPGAを何百というGPU作ってくれれば、毎回ロードしてOKだね。 SparcT4-1サーバ、これコマンドで消費電力確認すると600wとか出るんだよな
で、こんなにどこで使ってるんだと思い、ふと2つある電源の片側に原因が
あるんではと思い外してみたら、20wまで下がった。
まさか、この手のUNIXラックマウントサーバって電源も電気食ってるのか？
PCだと1000wの電源付いてても1000wの電気食うわけじゃないのに ちなみにハード本体の価格は10年前に出た時点で200万 外した電源は長さ30cm 幅8cm 厚み4cmほどで
出力が12V/90.8A/1100w の80PLUS Gold
体積はPC用より小さいが性能は高いな。 そうこのハードでどこぞの研究機関みたいな難しいことをやらせる予定
え？PCとかじゃダメかって、、、
大衆的過ぎてねえ、、、 >>181
わたしにわプログラミング言語の用途って目的の機能を実装するコトとしか思わないので、あなたが何を主張したいのか全く理解できないす。
世界わ広いし C とかで文芸作品を書いてる人もいるんすかね？ とでも解釈しておくす >>183
それ多分 x86 サーバーでも普通にサポートしてる業界標準のハードウェアモニタ機能なのでこの辺を見て他のセンサ出力も確認すれば状態を知ることができるす
https://docs.oracle.com/cd/E19860-01/E21549/z400000c1016683.html >>188
あなたがC言語で音声認識のプログラムを書けなかったら
あなたはC言語を習得出来ていない
ってことになるのね >>190
そのくらい分かり易く書いていただけると助かるす。
その例だと「音声認識の方法を知らない」という可能性を排除するのわ片手落ちかと(笑) シェーダー言語触る人間よりPython触ってる人間のが間違いなく多いし、Pythonの世界に生きてる人間は、それが何のアーキテクチャの上で動いてるかも全く理解はしないし、する必要もない
そういうものが対応したらFPGAにしろなんにしろ普及するんじゃねーの 需要があれば開発環境は整備されるよ
MACオタもPCで何の用途に使うのかが抜け落ちてるから延々と脱線するような話題にしかならんのだ Pythonプログラマは格差が大きすぎる
GLSLが書けるGUIライブラリもある。
C言語で書かれたライブラリの制御用に使う上級者から、社内SEとして簡単な便利スクリプトを書くくらいしかできない人まで多様 格差が大きくないのなんて新興言語かマイナー言語だけじゃないの？ pythonなんて一時の流行みたいなもの相手にしてない。 >>178
言語と言っても表現のレベルは様々だから
我々だって日本語をマスターした、などということにはならないもんな
誰もがセンスのある名文がかけたら作家は要らん >>197
もう一種の流行と切り捨てるには大きくなりすぎている。10年ほど前に >>199 活躍の場が分からん。趣味の言語だろ？初心者用か？ スクリプト言語を許さない化石みたいな人かもしれない 新興宗教の戦争のようになりそうだな。永遠に溝は埋まりそうもない。
アセンブラレベルなら分かるが、ここはスレ違いなのでｵﾜﾘにしてください。 Python vs Rって志向を持ってる人でもなさそうだし
Pythonが一時の流行だのなんだのって感覚が分からん
全然一時でもないし、今後も衰退するには時間がかかりそうだけど 203はスクレイピングもアセンブラでやるのかな？
この手のタイプの人って結局は業務でも趣味でも何の言語もやらない人が多い印象だけど Pythonさんが没落するのには、Perlくらいの時間が必要だよなw 性能でArmが有利と聞いたのですが
将来、IntelもAMDもARMに移行するのでしょうか？ あると思うよ
IntelとAMDどちらが先にARMへ主軸を移すかな Armからライセンス受ければどこの会社でも
作れると思うのですが
MicrosoftとかAmazonとかAppleとかと対抗して
Intel、AMD勝てるんでしょうか？
勝てるなら優位点あるんでしょうか？ もし、IntelやAMDがARMに参入したら
エヌビディアがArmライセンス料の大幅値上げなどで
嫌がらせしてきそうな気がしますが
そういう会社ですし 買収決まったらどうせ、ARMにもエヌビディアプラットフォームをごり押しするに決まってる。 そういうことするなら買収はできない
だからまだ各国の規制に引っかかって買収が完了していない NvのArm買収はちょうど今審査やってる最中だからね
決まったわけではないよ 仮に決まったら、エヌビディアのGPUとの組み合わせでのみ最高のパフォーマンスを発揮とか
そのうち、あり得ます >>215
というか、そういう話がこの前出てたはずだけど
最適化というか、専用の mediatekのSoCにRTXを組ませるそうだけど、それが次世代switchに使用される？ NVIDIA，次世代のスーパーコンピュータ向けボード「Grace」を発表。次世代のGPUとArmアーキCPUを搭載する 2021/04/13 10:00
www.4gamer.net/games/121/G012181/20210412057/
もうやってます。GPUを効率的に制御するにはCPUが必要かもね >>125
Cellコンピューティングで星そのものを演算装置化しよう
分かりやすく言えば機械化母星大アンドロメダみたいなの
どこがリアルでどこかバーチャルか境目は消え、どこでもタイムドアで時間さえ支配できる広大なマトリックスが産まれる
但し、もっと自然と調和した世界でスカイネットやデウス・エクス・マキナみたいに機械に見棄てられない存在にならないとマシンワールドになるだけだ
あとは宇宙開拓と種の保存をどうするかだが・・・ >>218
気がつくとMediatekがいつのまにハイエンドの5nmプロセスに這い寄ってきていたんだよなあ・・・。
Hisiliconの分取ったどーとかやって。 いや次世代SwitchはSamsung+AMDという選択肢も！ないか >>223
Samsungはエクシノス続けるかもしれないが
独自設計とかはもうやめるそうな
個人的には期待していたが、まあダメでもあそこはしゃあない。
今出てるARM+nVidiaはサーバ向けのNeoverseという事なんで
ゲーム機向けまですんなり決まるかはわからん。 SwitchがTegraK1の在庫処分だったし
新型はXavierを8nmにしたやつあたりやろ
わざわざ新設計せんやろうしな >>229
案外、SwitchのグラフィックスのIP自体、変わる可能性もゼロではないのではなかろうか。
今は直接演算器叩くことはしてなさそうにも思うし…なんともいえないけど nVIDIAにしては、在庫処分品で、小銭を稼げたので、switch向けにA57x8+Ampereあたりで手抜きなSoCテキトーに作るんじゃないかねえ。
任天堂も、いつも性能より、コストを重視してたし。 意外と任天堂は半導体設計に金かける
Wiiも2回ぐらい専用品をシュリンクした
DS、3DSも世代を更新したチップを用意した
WiiUは発売版のみしかないがMCMに相当金かけてる
勝ってるSwitchでアンペア版を用意しててもおかしくはない 壊れてばかりいるから、交換用ボタンやジョイスティックまで売られている状況で、基盤の改善もしないのにか？
壊れるように作っているとしか思えない。 アナログスティックの耐久性に関してはミネベア先生の次回作にご期待ください チップ抵抗か何かでも問題出てただろ最近もお散歩
ファンが回らないとかの >>236
ものすごくRISC-Vっぽい
ビット幅調節してシャッフルしただけ?
RISC-Vに対して
命令7bit opcode[6:0] => 6bit opcode[31:26]
書込レジスタ opcode[11:7] => opcode[4:0]
読込レジスタ1 opcode[19:15] => opcode[9:5]
読込レジスタ2 opcode[24:20] => opcode[14:10]
funct3(ALUへの指示やメモリ幅の指定) 3bit opcode[14:12] => 選択コード(ALUへの指示やメモリ幅の指定) 4bit opcode[25:22]
funct7(ALUへの指示2) opcode[31:25] => 選択コード2(ALUへの指示2) opcode[21:15]
即値のopcode[31:20]やopcode[31:12] => oopcode[21:11]やopcode[21:5]
こんな感じな気がする >>237
訂正
RISC-Vの即値opcode[31:20]やopcode[31:12] => opcode[21:10] やopcode[24:5]
RISC-Vと大きく違うところは分岐でJALはR1に分岐元PCを保存、それ以外はPCを保存しない
その分レジスタ指定5bit減るので条件分岐は即値が16bit無条件分岐は25bitに拡張されている
その他の追加命令
・ld.2,sd.2 LOAD/STOREの選択コードを2bit opcode[25:24]にして即値を14bit opcode[23:10]に拡張
・sext.h,sext.b 符号拡張関係
・seleqz 3項演算子 rkが0でないならrjをrdに書き込みそうでないなら0をrdに書き込む
・sbs 3項演算子 rkとrjが違うなら1同じなら0をrdに書き込む
・adi 上位20bit即値下位12bit0の即値をレジスタに加算 (luiと似た命令(上位20bitに即値下位12bitに0を書き込む))
・ofs.w 32bit配列操作用 (rj << 2+ rkをrdに書き込む、rd[rj]のアドレス計算に必要な演算)
・roriw, rori 右ローテート(RISC-Vは符号拡張か0を空bitに入れる右シフトのみ、ビット操作拡張RV64B等が追加される予定だけど)
・ext.w 抽出(rkの値から特定の範囲のビット列を抜き出してrdに書き込む)
add等の演算命令や論理命令は同じだと思う >>238
訂正
JALはR1に分岐元PC+4を保存で PCを保存しないJ命令もある
・selnez 3項演算子 rkが0でないならrjをrdに書き込みそうでないなら0をrdに書き込む
・seleqz 3項演算子 rkが0ならrjをrdに書き込みそうでないなら0をrdに書き込む
パッと見だからおかしいところがあったら指摘して これはRISC-Vを改悪しただけだな。
朝鮮者とでもいえばいいかな。 龍芯3A5000 / 3C5000の情報漁っててよく出てくる「ストリーミング配信される予定」ってどんな誤訳なんだろうw
CPUをストリーミング配信って意味不明すぎる。 わ、とか使いたがる幼稚な承認欲求ウザいから失せろや。 >>241
>「ストリーミング配信される予定」ってどんな誤訳なんだろうw
テープアウトの誤訳らしいす。日本語版 wikipedia が発祥の様すけど、原典わ多分コレ
https://zhuanlan.zhihu.com/p/73053094
STREAM benchmark の話題もカタカナでストリームって訳してるグダグダさす >>237
>ものすごくRISC-Vっぽい
>ビット幅調節してシャッフルしただけ?
ヘネシーが作ったのが MIPS で、RISC-V わパターソンが深く関わっているす。MIPS の後継たる Loongarch が類似でも不思議わ無い様な。。。
そもそも 32-bit 固定長命令でレジスタ数32、3項演算命令アリと決めた段階であまり自由度わ無いす。
POWER/PPC ISA も似たようなモノだし
Loongarch の面白味わ他の ISA をバイナリトランスレーションするために、それぞれ独自に持ってる特殊レジスタの類似物を実装して汎用レジスタを無駄に使わない様にしている点だと思われるす たぶんMIPSベースに作ったんだろうけど、MIPSベースという先入観を持ちすぎじゃないか現在の議論は 龍芯3A5000 / 3C5000がMIPSとLoongarch ISAが走る現物なんだよね。
売ってんのかと調べたら、まだ出ないというか、そもそも一般人に売る気があるのかとか中国語で書かれてるなw OpenBenchmarkingになら結果があるな
L1 64K、L2 256K、L3 16384K とキャッシュはでかめ
https://openbenchmarking.org/s/Loongson-3A5000 ARMv9からSVE標準搭載されるのね
SVEってHPCにしか使われないと思ってたわ
スマホにも載るようになるのか Cerebras、85万コアのウェハサイズプロセッサ「WSE-2」
ttps://pc.watch.impress.co.jp/docs/news/1320387.html 128bitから載せられるので実装負荷が軽いのではないか
それで256bitや512bitの実装を行った場合と命令互換性がある。
つってもChromeワークステーションでもないとその旨味が出ない気もするが。
Appleは電話にも長ビットのSIMD載せてきそうな気がするし そのメーカーの導入実績どうなってるんだろうな
有効活用できているところあるのだろうか >>252
>出た。出落ちNPU www
深く議論しなくともモノの道理として出オチなら2世代目が登場するコトわ無いと思うす。叩くと専門家っぼくて良い気分になれるすかね(笑) >>255
>日本腐しをベースとしている人が言ってもねぇ。
とわ言え我が国が衰退コースに入っているのも事実なので。。。
見ないフリをしてるヒト達こそ売国奴の類す >>256
毎回ﾃﾝﾌﾟﾚのように晒し上げてるだけのクセにｨ～いっちょこ前に言うわね、ｺﾉｺﾉ～ 衰退を防ぐために色々な人が色々な努力をしていると思いますが、それは見ないフリしていてもいいんですかね？ >>250
これ実際に使ったアプリケーションて何かあるの？ 現状プロセッサベンダー側の供給っぽいな
Cerebras Graph Compilerとか言ってる
説明読むとニューラルネットワークに最適化とか案の定の事が書いてある。 >>252
愛すべき馬鹿というのは褒め言葉だと思うがな。
https://ascii.jp/elem/000/004/020/4020424/
この頃からしかフォローしてないが死屍累々のAIベンチャーの中で企業継続できるほど上手くいってるのはスゴイよ。 >>264 ベンチャーが生き残るには、ハッタリかまして投資を続けてもらって、安定収入源を得るまでが大変だろうな ウェハースケールが実用化するなら意味あるけどね。
元SeaMicroで一応実績あると言えばあるが、新しいことをやりたいだけの人達という見方もできる。 もう日本でも売ってるしスパコン導入実績もあるんだから実用化されてるでしょ… LoongArch の詳細解説記事す。適当な翻訳エンジンでどうぞ。
https://www.eet-china.com/mp/a47031.html
RISC vs. CISC 的な解説も少しあるす。文中に何度も言及されているすけど x86 の変換で20年の実績がある龍芯ならでわの重みわあるかと
ーーー
指令定长的优点是可以简化CPU译码器的设计，指令格式更加规整，但因指令长度限制，而无法使用较大的立即数，也不能在单条指令中支持长跳转。
MIPS最大只支持16位立即数，龙芯设计的指令格式把立即数范围扩展到了25位，分支跳转的范围也从MIPS的±32K（16位）扩展到了±512K（20位），很大程度上避免了数据超出范围时需要拆解为多条指令的情况。
变长指令则没有这样的限制，而且可以把最常用的指令设计得很短，这样相同的源代码编译之后的二进制文件往往比定长指令的小，程序中的指令数量一般也更少。假如每条指令的执行时间相同，实现程序功能的指令数量越少，程序的性能也就会越高。
ーーー >>268 の引用部化け化けなので翻訳で
ーーー
固定長命令の利点は、CPUデコーダーの設計を簡素化でき、命令フォーマットがより規則的であるということですが、命令長の制限により、より大きな即値を使用できず、単一の命令でロングジャンプをサポートできません。
MIPSは最大16ビットの即値のみをサポートします。龍芯によって設計された命令フォーマットは即値の範囲を25ビットに拡張し、分岐ジャンプの範囲もMIPSの±32K（16ビット）から±512K（20-ビット）に増やしました。この変更によりロングジャンプのために複数の命令に分解されることはほとんどなくなります。
一方、可変長命令にはそのような制限はなく、最も一般的に使用される命令は非常に短くなるように設計できます。同じソースコードがコンパイルされた後のバイナリファイルは、固定長命令よりも小さいことが多く、プログラム内の命令の数は一般的に少なくなります。 各命令の実行時間が同じである場合、プログラム機能を実現する命令の数が少ないほど、プログラムのパフォーマンスは高くなります。
ーーー 別の記事で龍芯 3A4000 のバイナリトランスレーション性能の図す
https://www.cnbeta.com/articles/tech/1117461.htm#cb-lightbox
https://static.cnbetacdn.com/article/2021/0420/625969c1b822cb4.png
記事中にあった LoongArch による変換効率の数値はこんなんす
MIPS: 100%
ARM: 90%
x86 on LINUX: 80%
x86 on Windows: 70% 今は特定の命令シーケンスにおいて複数の命令を連結してひとつの命令にデコードすることで最小限のデコーダの負荷で実質的な可変長命令を実現するのが主流になっている。
特に即値については2命令で32bit即値の命令になるように工夫されている。基本命令単体での即値は極論すれば8bitで構わない。 >>271
コア内部でわその通りすけど、バイナリの平均サイズが小さくなるコトわ貴重な L1 命令キャッシュを消費しないと言うだけで価値があるす >>272
そういう用途には16bit長の短縮命令の方が効率がよい。無駄に長い即値命令を止めればオペコード空間に余裕ができるのでそこに使用頻度の高い命令を厳選した短縮命令を割り当てる。
実は命令長の判別が容易になるようにしておけば可変長命令のデメリットはほとんどない。 >>273
>そういう用途には16bit長の短縮命令の方が効率がよい。
現実を見ると ARM が高性能用途に新規に制定した aarch64 に 16-bit の Thum 命令わ含まれていない訳で。。。 それに CISC のバイナリサイズ縮小効果わ >>269 の「最も一般的に使用される命令は非常に短くなるように設計できます。」という部分の寄与で即値わ関係無いかと
>実は命令長の判別が容易になるようにしておけば可変長命令のデメリットはほとんどない。
ご高説興味深いとわ思うすけど、先行研究の論文でも引用して紹介してもらわないと「僕の考えたカッコ良い怪獣」と区別がつかないす 32本のレジスタ3オペランドで15bit使うから
16bitでは足りない
多くがキャッシュヒットすると考えれば
命令長の為に機能を削るのは本末転倒
規模が大きくなるほど命令の中身の処理以外のコスト比率が大きくなるので
命令はリッチな方が良い >>275
x86 にせよ ARM にせよ出自がマイコンの ISA が大規模システムまで制覇してるという歴史的事実が見えていない様な。。。 >>277
今のCPUが8086と同じ命令？
同じ命令長？ >>276
>32本のレジスタ3オペランドで15bit使うから
>16bitでは足りない
RISC-V だと圧縮命令 “RVC” が定義されてるす。
https://people.eecs.berkeley.edu/~krste/papers/waterman-ms.pdf
ーーー
RVC is expected to improve the performance and energy per operation of RISC-V.
ーーー
>多くがキャッシュヒットすると考えれば
>命令長の為に機能を削るのは本末転倒
命令が小さくなればキャッシュの占有量が減って更にヒット率が上がるというのがモノの道理す レジスタ指定をリッチにしても速くなるわけじゃないからな
コードが書きやすくなる、バカなコンパイラの救済
その程度のことに割けるリソースには限度があるわけだな MIPSを考えた大学の偉い先生方が改めて現状を踏まえて作り直したRISC-Vの思想がMIPS同様の3 オペランド32レジスタの32bit固定長命令を基本としながらも一部の命令を複数連結してデコードすることで実質的に可変長命令を実現するとともに、性能よりもコード密度が重要な用途には16bit短縮命令を使用するというものである。ローエンドにおける16レジスタでの実装にも配慮している。
RISC-Vは性能最優先の設計ではないが将来の128bitへの拡張を視野に入れる
など近視眼的な設計にはなっていない。基本となる最小限の命令しか規定していないがユーザー側で必要に応じて高機能な命令を追加できるようになっている。 >>282
>MIPSを考えた大学の偉い先生方が改めて現状を踏まえて作り直したRISC-V
パターソン教授わバークレー RISC (後の SPARC) の開発者なんすけど。。。
MIPS わスタンフォード大学のグループが開発したす 「RISC-V版ヘネパタ最終版６」はなんでKindle版出ないんだろ。
邦訳なんて読むヤツは紙で充分とかってか・・・。 ああいうのは紙の方がいいと思うけど、出てないのは謎やんね 2014年の5版が出てて6版が出ないのは謎だよね。原著は電子版出してるし。 >>288
なんで速いのか解説してくれないかな。もしかしてIntelが遅いんじゃ。 GPU使わないTensorflowにどんだけ意味があるのかはさておいてpython+TFでも4倍違ってたね。
https://qiita.com/tomoyaeibu/items/46f2f3384a370df71d5e
Apple Silicon M1 でtensorflow-macosを実行したらめちゃくちゃ速かった。
インタプリタにはとにかく強いのかな。 Intelの製品が古い
（ノートのアップデートができないからAppleシリコンに変わったので古くて当然）
のと、最適化が進んでるって事なんでARM最適化されたソースを
Intelでコンパイルしたら遅かったとかそういうオチだったり？ まあこれはわからんけど。 CPUにまだ印字されてないヒートスプレッダを接着した後に検査するわけですが、
どうやっているんでしょうね？検査用のソケットにパッケージングされたCPUを
嵌めて行くんでしょうけど、そいつら一個づつにクーラーを装着していたら
とても手間がかかると思うんですが、やっぱり、ズラリと並んだソケット全体を覆うような
畳みたいな幅広の巨大なヒートシンクでも押し当てて、
まとめて冷却しているんですかね？ >>295
何の検査か知らないけどウェハー段階で全数検査できる
極細のプローブピンを使用するので電子顕微鏡で見ると蛆虫みたいな気持ち悪い跡が見える >>295
ビンソートはダイカット後パッケージング前にするのが多いと思う。パッケージング後の試験は上からサーマルヘッドを押し当ててテストする。 目視検査はウエハー上を顕微鏡で見れば出来るだろうけど
どれくらいのクロック数で回るかとかそういう選別はパッケージングしてから
調べるんではないかな。その後で刻印を入れる、と。
インテルの製造工程の話ではそういう感じだが。
https://www.intel.co.jp/content/www/jp/ja/innovation/chips.html >>299
>目視検査はウエハー上を顕微鏡で見れば出来るだろうけど
ウエハ上で信号入れてテスト可能す。こんな感じ
https://www.youtube.com/watch?v=Q02bzSslg7s
>どれくらいのクロック数で回るかとかそういう選別は
私わ山の様にセンサを詰め込んで Turbo boost や電源管理を行なってる現代のプロセッサでわ、選別なんて殆どやっていないと考えているす 90年代のスクウェアSFC後期～PS前期のゲームみたいな口調 モデルナンバー付けるのに選別は必要でしょ。
でなけりゃ製品にならん。 >>303
何の根拠も無く高価格の商品を売りつけるのがブランドというモノす。
まあ産業機器でも>>90の様な話が横行してるし「保証」に意味わ有るので非難するつもりわ無いす Threadripperが選別した良品ダイを用いて構成されてるのは有名な話 >>305
>Threadripperが選別した良品ダイを用いて構成されてるのは有名な話
AMD の営業トークを信じるのわリテラシーが無さすぎるのでわ？
掲示板のステマやら
https://scalibq.wordpress.com/2010/08/31/john-fruehe-amd’s-latest-and-greatest-liar/
誇大広告やら。。。
https://www.zaikei.co.jp/article/20190128/491491.html すくなくとも大本営発表の方が日本語がおかしい奴のたわごとよりは信用に値する そもそも選別やってなくてもAMDは文句いわれる筋合いはないけどな。
表示したクロック出ればいいわけで。
それに目標設定低くて大多数が通るようなのだって選別は選別だ。
どうしてもやってないと結論したいならAMDの中の人に確認して言質とるしかない。 LSIにしても液晶パネルにしても最近は作りっぱなしじゃなくて
物理デバッグで良品化された個体もあるらしいし、そいつらはさすがに
上位モデルとしては売らんだろう 人間は見たいものしか見ないし、信じたいことしか信じないんだな、と思った 半導体工場の工場見学とか行ってみたいよね
先端だと多分ないと思うけど、見学できるとこってあるのかな？ >>313
大口のお客さんになればaudit(監査)として工場見学できますよ(^^)。 LoongArch 対応の新型龍芯のリリース時期の記事す
https://zhuanlan.zhihu.com/p/368393575
中文化けるんで該当部分を日本語訳で
ーーー
龍芯中科技術有限公司は今年の6月に LoongArch 命令セットをサポートする最初の CPU をリリースします。
モデル 3A5000 は12nmプロセスで製造され、クロック 2.5GHz, 4コア。 性能は SPEC2006_CPU（GCC）Int ベンチマークで Base: 25 / Peak: 30 超と予想されます。
現行の 3A4000 と比較すると、全体的なパフォーマンスが約50％向上しているとのこと。
3A5000の発表会では 16 コアの 3C5000L が同時にリリースされるかもしれません。更に 64コアの 3E5000 が今年の後半にテープアウトが予定されています。
ーーー >>300
今後、検査装置、ほぼまったくいらないチップの製造とか、自己検査回路が強い？とか、みたいなことって可能になりますかね？
流石に厳しいか。検査や不良品選別工程も、どれだけ簡素化できるか大事な気もするけど >>314 前の会社の社長が接待とか付き合いが嫌いな人で、
嫌々マザボの耐久テストとかの工程を見せられた話を聞いた。
日本でも鯖用マザーは作っているんだなと >>317
鯖向けみたいな信頼性重視な物は
やはり日本の工業力(単なる大量生産だけで
なく高信頼精度の高いモノが作れる)が
いるってことだろうな 流石に選別（というか所定のスピードで動くかという）はしているのでは？
ただ、そっから漏れたものが低クロックで使えるかというと・・・という意味では
選別してない、というのも一面の真理かもとか思ったことである。
確かZENの頃だと歩留まり良すぎて6コアがなかなか出来ない（1〜2コアの不良が
出ない）という話もありましたね・・・ AVXみたいなx86のSIMDってレジスタの構成がビット幅広めで本数少なめ
って構成だけど(AVX2で256bit*16)これ、PowerやSparc系のSIMDみたいに
bit幅はそんなに広くないが本数を多くするみたいな構成じゃないのは
マルチメディア系の処理に重点を置いてるから？ 元々x86はレジスタ数が少ない
命令フォーマットも16bit時代を引きずってて
効率が良くない
レジスタ数を増やすと命令も長くなる
だから(見た目は)数が少なめ
内部的にはたくさんの物理レジスタがある
レジスタ数はL1アクセス頻度に直結する
SIMD長とは別
SIMD長は演算の能力に直結する
全然別の話 >>321
MMXは元のx86のレジスタを流用してた
けどSSE以降さらにはAVXだと専用にレジスタ
用意してるから、元のx86のレジスタ数は
関係ないんでは？
それに256bit*16と128bit*32のレジスタ
構成ってトランジスタの素子数は同じでは？ アウトオブオーダーでレジスタリネーミングするからループアンローリングを目的とした多レジスタ化は無意味どころか有害無益になったのが一番大きいな。 なんか話がかみ合ってないような。
>>320で言いたかったのはAVXやSSEと言ったX86SIMD命令で追加されたレジスタ
のことを言ってるんだけど SSEはx86、AVXはx64の命令フォーマットの影響下にあるからで、x64のベースとなったAMD64がカスだからとしかいえない。
Xeon Phiを統合したAVX512では他のCPU同様32本になっている。 AVX512 512bit*32本
Power7以降 128bit*64本
Sparc64-X+ 128bit*128本
だな cerebrasはyield100％と言っている。 >>328
PowerもSparcも数値演算性能は重視してないってこと >>330
それは、PowerやSparcのSIMD機構の
レジスタ構成がビット幅狭めで本数が
多いという構成だから？
あるかどうかは知らないが。、
128bitのレジスタを4本一まとめにして
512bitの演算を行うみたいな命令が
備わってるなら、問題ないような。 マスクレジスタがあるとSIMDレジスタで複数ループの一括処理が容易になる。このタイプはレジスタを広げると効果がリニアに伸びていく。AVX512やARM-SVEはその方向を指向している。
一般に単純処理のループアンローリングはSIMTのGPUにやらせた方が効率が良いのでGPUオフローディングのオーバーヘッドが無視できないクリティカル用途以外では主流になりそうにないが。 現状のx86-64のデコーダの髙コストってISAのどの辺からきてるんだろう。
μOPsはそのままでも、上流のISAがスッキリして性能向上や省電力化するならどっかでISAリセットしたいところだよな。 GPUで…アンロール…？
しないとは言わんが、アンロールの目的は長いレイテンシ隠蔽にあるんだから、GPUは元々コンテクストスイッチでレイテンシを隠してるから、効果は薄いだろ
Cellやら京のVenusやらは効果あったが。あとA64fxもか。A64fxは論理レジスタ少なすぎて隠蔽つらすぎるが >>333
命令長のデコードに決まってる。
そこでエンコード体系を見直したのがAVXだが切り替えの容易なMMX/SSE拡張命令の4段重ねのx64のプリフィクスを一元化しただけで整数命令とメモリオペランドの問題は解決できていない。 いつかx86は互換モードに押し込まれていく気がするけどな 今はデコーダではなく分岐予測を含めたスーパースカラのスケジューラがボトルネックなので以前ほどには命令フォーマットを変えるメリットがない。
どうせデコードしてL0$上で動作するのであるし互換回路は必要なのだから。AVXはSSEの256bit拡張にあたって既存命令も残したまま互換命令を追加したものなので比較的切り替えが容易だがいまだに普及しているとは言い難い。 疑似逆行列の演算でM1はi9の14倍強の性能を叩き出す理由は何なのだろうか ビジネスPCのARM SoC化はありえそうだから、そこからなし崩し的にゲーミングやサーバー領域まで拡大してAMDもIntelもARM作るようになりそうな予感 RISC-Vはまだヨチヨチ歩きだよなあ。
現状性能が一番よさげなHiFive UnmatchedのでもSBCに毛が生えた程度の代物だし。 >>340
昔IBMの鯖部門の人がPC雑誌のインタビューで
「サーバは性能も大事だが、信頼性が何より
重要で云々」」と自社のPower系鯖を推してた
けど、ARMの鯖はそういう信頼性はどうなの？ > 信頼性
wikipedia タンデムコンピューターズ が面白かった
AL4（Availability level 4） Systems
•IBM -z Systems
•HPE -Integrity NonStop & Superdome
•Fujitsu –GS & BS2000
•NEC –FT Server/320 Series
•Stratus ftServer & V Series
•Unisys –Dorado
•Oracle -Exadata MAA（Maximum Availability Architecture） コピペ化け、スマン
AL4（Availability level 4） Systems
IBM -z Systems
HPE -Integrity NonStop & Superdome
Fujitsu -GS & BS2000
NEC -FT Server/320 Series
Stratus ftServer & V Series
Unisys -Dorado
Oracle -Exadata MAA（Maximum Availability Architecture） ZアーキってIBMのs390の命令セットを現代風にしたアーキ？ >>346
https://en.wikipedia.org/wiki/Z/Architecture
ーーー
z/Architecture retains backward compatibility with previous 32-bit-data/31-bit-addressing architecture ESA/390 and its predecessors all the way back to the 32-bit-data/24-bit-addressing System/360.
ーーー 最近の半導体の消費電力は半分くらいトンネル効果による
漏れ電流のせいらしいけど
その場合でもジュール熱は生じるの？
つーかその場合の抵抗値って何？
スレ違いだけど教えてエロい人 5ch科学ニュース板の富岳のスレで「レジスタ本数が多いとレジスタに対するアクセスは
遅くなる」とあるけど、これレジスタの数え方って本数のみで数えてビット幅は
考慮しないのか？
レジスタのビット幅*本数で見ると
AVX51２ 512bit*32本 京のCPU64bit*256本 Sparc64-X+128bit*128本
でどれも16384となる。
本数が多いとアクセスが遅くなる要因は何？ レジスターの管理ロジックが大きくなるからでは？リネーミングとか使ってるから。昔はFFで保持してたけど最近のレジスターはさすがにSRAMだよね。 >>349
>その場合でもジュール熱は生じるの？
ジュール加熱でわ無いすけど、ゲートリークの場合に漏れた電子わ e (電気素量) × V_gs (ゲート-ソース間電圧) [J] だけのエネルギーを得るので、それがそのまま熱になるす >>350
>本数が多いとアクセスが遅くなる要因は何？
究極的にわ本数が大きいほどダイ上に占める面積が大きくなり、配線も長くなるからす。
信号の伝達速度わ有限なので配線が長くなれば時間がかかるのは自明かと SRAMだと一般的にセンスアンプがあるけど
レジスタにはないよね >>355
>SRAMだと一般的にセンスアンプがあるけど
センスアンプわ「保持」のための回路でわ無い様な。。。 それパッケージの外に配線引き回すためのバスドライバーだから。 >>354
本数が多いとダイ上に占める面積が大きくなるってのは
イメージできるけど、
512bit*32本(AVX512)と128bit*128本(Sparc64X+の
HPC-ACEのレジスタ構成)は、製造プロセス同じなら
ダイ上に占める面積は同じと見てるけどどうなの？
(ビット幅が広くて本数少ない、or ビット幅
狭くて本数多いの違いなだけかと) >>358
>512bit*32本(AVX512)と128bit*128本(Sparc64X+の
>HPC-ACEのレジスタ構成)
ソフトウェア的にもハードウェア的にも同じデータ量を処理すならベクトル長が長い方がシンプルになるのも自明でわ？
レジスタ本数が多いというコトわ指定のための配線が増え、配線を詰め込むためにわ面積が増えるか・配線長が複雑に這い回るか・細くなって抵抗が増えるか、どれをとっても信号の遅れわ増えるす >>357
オンダイキャッシュやレジスタファイルでもセンスアンプわ存在するす。
手短に Wikipedia で失礼するすけど
https://en.wikipedia.org/wiki/Register_file
ーーー
Sense amps, which convert low-swing read bitlines into full-swing logic levels, are usually at the bottom (by convention).
ーーー
真面目に検索しても ISSCC で発表された論文とか見つかるかと レジスタの本数に関しては
https://jp.quora.com/naze-CPU-me-ka-ha-rejisuta-no-kazu-wo-zou-ya-sa-zu-saisentan-no-64-bitto-CPU-demo-16-ko-shika-nai-no-desu-ka
ここで、ID Kimihiro Hamaura,の人物が割り込み発生時にレジスタを退避させる関係で
本数が多いとその処理に時間がかかり、結果遅くなると書いてるな。
考えてみればスパコンや大型鯖での使用前提の京のCPUやその後のSparc64X+あたりは
割り込みを考慮しなくていい？ような使い方だからレジスタの本数が多いってのもありそう。
でも、あの手の大型コンピューターってPCのような割り込みは殆ど発生しない(させない)
のか？ >>361
>でも、あの手の大型コンピューターってPCのような割り込みは殆ど発生しない(させない)のか？
超並列前提の HPC でわ計算ノード間の同期待ちわ性能に影響するす。例えばこの論文
http://www.cse.chalmers.se/~mckee/papers/cluster10.pdf
で、計算ノードわ専用の lightweight kernel で動かす例も多いす。古い情報すけど運用例わこちら
https://en.wikipedia.org/wiki/Lightweight_Kernel_Operating_System
ーーー
Custom lightweight kernel operating systems, used on some of the fastest computers in the world, help alleviate this problem.
The IBM Blue Gene line of supercomputers runs various versions of CNK operating system. The Cray XT4 and Cray XT5 supercomputers run Compute Node Linux while the earlier XT3 ran the lightweight kernel Catamount which was based on SUNMOS.
ーーー >>361
富岳の例わこちら
https://www.fujitsu.com/jp/documents/about/resources/publications/technicalreview/2020-03/article06.pdf
ーーー
「富岳」では，OSノイズの削減によって大規模並 列実行時のアプリケーション性能を向上させてい る。
本章では，OSノイズによる性能劣化の仕組み と，アシスタントコアを活用したノイズ削減手法に ついて述べる。更に，HPC向けのLWK(Light Weight Kernel)であるMcKernelについて紹介し， そのノイズ削減効果について述べる。
ーーー x86とARMでお仕事してます⇒「ああ、、ITドカタな人ね、、、」
PowerやSparcなハードで仕事してます。
⇒「白衣を着た理系高学歴の○○教授とか肩書の付く、研究職のエリートですね。」
これ、このイメージ 今時PowerとかSparcの仕事してる人ってベンダーの人だけじゃないの？ もしも境界があるとしたら、事務員が使うものを作ってるか
事務員が使うものを作ってる人が使うものを作ってるかではないかと 底辺職の小汚いx86なPCで仕事をして休憩時間はARMなスマホでウマ娘
○○研究所とか○○データセンターと言った高学歴しか入れない職場で
PowerやSparc系のハードウェアを相手に仕事、 前に一言一句同じ書き込み見たような。
デジャヴ？
人間botかな。 IBM の 2nm プロセスの発表す
https://newsroom.ibm.com/2021-05-06-IBM-Unveils-Worlds-First-2-Nanometer-Chip-Technology,-Opening-a-New-Frontier-for-Semiconductors
https://mma.prnewswire.com/media/1504371/Row_of_2_nm_nanosheet_devices.jpg
ーーー
It is projected to achieve 45 percent higher performance, or 75 percent lower energy use, than today's most advanced 7 nm node chip.
[中略]
The company's semiconductor development efforts are based at its research lab located at the Albany Nanotech Complex in Albany, NY, where IBM scientists work in close collaboration with public and private sector partners to push the boundaries of logic scaling and semiconductor capabilities.
ーーー
“public and private sector partners” わ主として Samsung を指すと考えて良いと思われるす >>370 で大事なコト書き忘れてたす。今回の IBM の発表わ FinFET の次世代と目される “gate-all-around” (GAA) FET 構造である nano-sheet す
https://spectrum.ieee.org/nanoclast/semiconductors/nanotechnology/ibm-introduces-the-worlds-first-2nm-node-chip
ーーー
The foundation of the chip is nanosheet technology in which each transistor is made up of three stacked horizontal sheets of silicon, each only a few nanometers thick and completely surrounded by a gate.
ーーー >>370
Samsungの親玉だけあって綺麗なNonosheet ここから量産ラインに落とし込むのが大変なんだよなぁ
・・そういえばIntelとも組んだらしいが、どういう協力体制になるんだろう 割り込み発生時に、レジスタを退避
⇒これ。最初から「割り込み処理用の専用レジスタ」を設けておけば
いいんでは？
もしかして、実際に割り込み用レジスタを備えたCPUがあるとか？ 大昔の8ビットマイコンとかそういうのばっかし。スタックがないとかザラだし。
SPARCのレジスタウィンドウもその仲間。 >>375
レジスタリネーミングがあるだろ。
いまのCPUは空きスレッド割り当てるだけ、
遅延０が必須の緊急応答処理をホストＣＰＵがやるわけないだろ。
すべて周辺がクッションで吸収して秒近く遅延しても問題ない。 今はパソコン向けは64ビットのCPUが主流ですけど、将来的に128ビットとか256ビットとかのCPUが
出るんですかね？それとも64ビットのまま50年くらい行くんですかね？ フラッシュメモリがSSDからメモリマップトイメージに変わる時点でアドレス空間が64bitで足りなくなって128bitが求められるようになる。 今のCPUのビット数って。整数のレジスタ幅で見てるからこの定義が
変わって、SIMDレジスタの幅が基準となればSandy以降のx86は
AVX/AVX2/AVX512があるから 256bit/512bit扱いだな。
でも実際のとこ、今の時代にx86向けに書かれたコードで
SIMD使ってないのいってどの程度あるんだ？ 64bitに移行した理由がメモリやらの増量で一度に処理する数字が4Gを上回ってきたからじゃなかったっけ
単純にこのままいくなら64bitの限界、16エクサバイトまでいくまでは変わらないんじゃね
今が16GB積んでたらその100億倍だから生きてる間にはその数字は拝めなさそうだが
その間にPCの作り方やOSの構成が大きく変われば別だけど予測できんだろう >>377
ってことは>>361のリンク先の人物は
古い知識基準でCPUのレジスタを語ってる
ってことか？ >>380
Windows10前提でならシステム要件にSSE2があるので
よほど手抜きをしない限りSIMDを使うことになる なんか32bitCPUを2つ並べて64bit級とか言ってたのに毒されてるのがいるようだが、浮動小数点実数レジスタの幅なんか昔からノーカンだぞ。486やPentiumが80bitプロセッサとか言ってる頭おかしいのを見たことがない。
ちなみに一方のプロセッサが動くとそれがメモリバスを占有してもう一方が止まってしまうセガサターン方式というのも有名な話。当時のゲーム屋にはまともにプログラムが組めずメーカー提供のライブラリーを使うだけになったのはPS3にも続く変態マシンの宿命だ。 >>381
二年で倍近くになるとしても60年弱かかる >>383
簡単なユーティリティソフトでもSIMD
使うとか、ある意味じゃ無駄なような >>384
サターンだったか？32bitSH2が2個で
64bitと宣伝してたのは。
おそらく、性能的には486DX2レベルと
思われるSH2が2個あっても、
Alphaチップはおろか、R4000にも
勝てないかと Ivy発売以前のコンパイラならメモリ転送でSIMD使う最適化してたりした そもそもCPUのビット数が整数幅基準なのはCPUが登場したころに
製造プロセスの問題で整数の機能しかないCPUしか作れなかったことが
由来だろ。
そろそろ、SIMD幅基準してもいいかと core iはmovsbがAVXにマイクロコード展開されるという実装になってるから知らずに使ってるんだぞ。 >>387
SH-2はそんなによくないだろう。
昔のセガハードはサウンドCPUなるものが載ってたので
SH-2×2に加えて68000があったはず。 Apple M1 の性能にプロセッサに LPDDR4 を直結するメモリ構成が大きく寄与しているコトわ知られているす。
しかし更に効率が高い筈の HBM を用いたシステムはですら消費電力の大半わデータの移動に費やされていると言う話題す
https://www.eetimes.com/memory-stacking-has-its-ups-and-downs/
https://www.eetimes.com/wp-content/uploads/stacking-image1.png
ーー
Even with HBM2, Woo said it’s still “pretty shocking” that two-thirds of the power is spent in moving the data back and forth.
“About one-third is spent in actually storing and retrieving the data from the core of the DRAM.”
What this means is there’s a lot of power being spent moving data that’s not helping with the computation.
ーー
エクサスケールのスパコンでわデータ転送の消費電力が問題視されていて pJ/byte なんて見慣れない単位が登場するすけど、身近なデバイスでも問題となる日は近いかもしれないす 今の半導体で電力に限界が来たら光ファイバーに期待するしかないんかなあ IBM の 2-nm GAA FET プロセスの発表すけと、中のヒトのこのブログ記事が要点が分かり易いす
https://www.ibm.com/blogs/research/2021/05/2-nm-chip/ >>392
メモリコンピューティングかストレージメモリ実用化はよ MACオタの中の人にもその口調はいつからなのか詳らかに御開陳していただきたい。 いっそメモリにロジックチップ埋め込んでしまえばいいんじゃね？ PowerやSparcのハードだってPCI-Eのスロットあるんだし、
現行のGPUカード使えるようになって、ゲームや動画、画像系のソフトが
移植されればx86のゲーミングPCと並ぶレベルに成れるはず。 >>402
最後のが一番辛いんじゃないかね
まあA64FXワークステーションとかも作れなくはないだろうが。 FPSプログラマー PowerやSparcに触れて
「AVX系と違って、64bitのレジスタが大量って構成か、、
ループアンローリングでフレームレート稼ぐようにしよう」 そもそもループアンローリングってキャッシュに乗る量が大きくなるから悪手なのでは >>405
大型鯖前提のPowerやSparcはキャッシュが
大容量。
これは、x86のコンシューマー市場向けモデル
じゃコスト的に無理 PowerやSpaec系は1次/2次キャッシュの構成が1チップで一塊のキャッシュを使う
x86系と違って、1コア辺りに32+32kb～512kbぐらいのキャッシュが割り当てられて
るという構成だな、
Power9の2次キャッシュな512kb/コア PowerやSparcがコア毎にL1/L2キャッシュを搭載してるのって、もしかしたら
キャッシュミス対策？
Core-iやRyzenのように1チップ単位でL1/L2キャッシュ(もっともL1は搭載されてないが)
にアクセスするような構成だと、キャッシュミスした際にチップ全体が影響受けるけど
コア毎にL1/L2キャッシュを搭載してれば、キャッシュミスがあっても、ミスした
部分のコアだけが影響受けるだけで済むと
でも、それならx86も同じキャッシュ構成を採用してもいいはずだが。 >>368
>>402-404
なおpowerのコストは考えない物とする
結局表舞台に未練タラタラじゃねーか
そんな競争力有ったら
表舞台から消え去ったりしない >>409
別に俺はPowerWSやSPARCWSやARMWSに登場してほしいなどと思っているわけではない。
DEC Alp（以下略 >>409
表舞台というか、商用UNIX+RISCが
まだLinuxに押されてない時代でも
PowerやSparc系のハード扱う職場って
それなりの学歴がなきゃ行けないとこ
だったわけだが。
で、当然というか階層が低めの人種には
そういう職があってPCより上の
クラスのコンピューターがあることさえも
知られてなかった。
まあ、今でも底辺層はスパコンや大型鯖
なんて知らないけど 別にPowerやSparc扱うような職に就いてるわけじゃないが
PCとスマホしか知らない人はちょっとねとなる、 私20年以上前から「POWER3 からこっち POWER わ只の PowerPC」って書き続けてるすけど、未だにコレ書かなければいけないのにわ呆れ果てるす。
例えば、
ftp%3A//public.dhe.ibm.com/software/mktsupport/techdocs/rs260wp.pdf
ーーー
The POWER3 microprocessor implements the 64-bit PowerPC Architecture and is fully compatible with the existing 32-bit PowerPC Architecture.
ーーー
ちなみに PowerMac わ勿論、PowerPC 44x 内蔵の SoC 等わ古いルーターやら NAS でお馴染みの筈す。 おいおいcore-iは昔からこうだぞ。
L1:コード/データ別、コア別
L2:コード/データ共有、コア別
L3:コード/データ共有、コア共有
RyzenはL2がvictimだから実質的にコア共有になるんだろうけど物理的にはコア別。 「からこっち」というけど20年前だとPOWER4が出ていたかどうか ppcがこの世の春を謳歌してたのはもう10年以上前やろ
macの中でも競争力が無くて生き残れなかった
ゲーム機の中ですら生き残れなかった
mipsの末路と同じやん Power4は2001年登場
PPCはPCやゲーム機じゃなくアメ車の電子部品で使われてる
みたいな話があったな、。
おそらく、ナビとかあの関係だと思うけど RAS関連なんかが違うから、キャッシュの違いによる速度差とか最大メモリとか色々度外視したとしても
POWERシリーズ搭載システムの全てをPowerPCで置き換えることは出来ないよ。
https://en.wikipedia.org/wiki/IBM_System_i
PowerPC 970
https://pc.watch.impress.co.jp/docs/2002/1021/kaigai01.htm >>419
PowerやSparc系は元々。汎用機
使ってたようなとこで使用するのを
想定してるからね。 汎用機→EWS→PCとダウンサイジングされて消え去ったんだな。 https://www.ssken.gr.jp/MAINSITE/download/wg_report/p-pap/report_p-pap_2-10.pdf
>HPC-ACE 互換の動作をする SIMD2 モード、HPC-ACE2 で拡張された動作をする
>SIMD4 モードの間は切り替え命令で行き来するという点である。インテルアーキ
>テクチャでは命令長をどんどん延ばすかたちで命令フィールドの拡張が可能である
>が、固定長命令の SPARC ではそのようなことはできないのでこのような仕組みに
>なっている
京のHPC-ACEのレジスタ構成が64bit幅をたくさんにしてる理由ってこれ？
固定長のフォーマットだから、SIMD幅を自由に広げらないと >>417
今はx86がゲーム機で持ちこたえてる感
次はArmか？
Appleが独自にISAつくることあるかな
NVIDIA次第か >>423
Prep/Chrpが失敗しデスクトップは
ほぼmacのみで、ある意味仕方なく
ＣS機に進出したPowerPCと違い
x86はまだ億単位のPC出荷台数がある
から、持ちこたえてるよりかは状況は
マシだな。 https://www.ssken.gr.jp/MAINSITE/download/wg_report/multicore/report_multicore_2-5.pdf
HPC（スパコンという呼称は技術を理解してないマスコミの呼称と理系の偉いさんが
言ってたので、こっちを使う)
関連で検索すると、この手の研究所での利用実績みたいのが出てくるけど、
こういうとこで使われてこそ高性能だなと ザクっと互換が切り捨てられて新しいのを買わされるというのは、
個人にとってはともかくマクロ経済的には間違ってないはずだが、
最近は持続可能な文明なんて考えが広まってきて怪しくなってきた 目の付けどころがシャープ過ぎたシャープは35年未来を先取りし過ぎていた K国に技術を盗まれた企業は滅びる。ただそれだけ
S社は土日になると社員が海外にバイトに出かけると有名だった。T社も社員を粗末に扱ったから流出。H社も半導体を共同開発してた >>425
>HPC（スパコンという呼称は技術を理解してないマスコミの呼称
HPC の ‘C’ わ computer じゃなくて computing す。電卓と算数を混同する様なヒトって。。。 俺もそういう認識なんだが、誤用の方が検索結果多い気が >>427
レガシーやらコケたサービスの切り捨てやらは実はGoogleが一番酷いんだけど、ハードウェアじゃないから目立ってないだけという >>432
検索のやりかた間違ってると思うす
"high performance computer" "HPC" で検索: 82,500 件
"high performance computing" "HPC" で検索: 6,710,000 件 >>433 GMailすら切りそう。Goとか早く切ってほしい 変な言語を量産しては捨ててそうなMSも意外とそんなでもなく息が長く、一方でGoogleはGoとかDartみたいな変な事をいつもやってる 商業ベースでもフリー系は流行が去ったらメンテする人がいなくなって終了が速いな。 他所がやるとぶっ叩かれるけど
Google がやるとなんかさすが逃げ足が速いとか見習えとかこれだから分かってない奴はみたいな空気になるだけだから >>437 F#とか訳のわからんのまだ続けているよね。誰が使っているのやら
>>438 Appleもマニアックな言語採用してすぐ捨ててるよな >>441
>Appleもマニアックな言語採用してすぐ捨ててるよな
Google わ Go や Dart、Microsoft だと F# とか具体例が出るのに何故か誹謗中傷だけされる Apple (笑) 数年前 Intel Research が classic Pentium を試作で実装した NVT (Near Threshold) 技術、
https://ascii.jp/elem/000/000/890/890558/
もう随分前から ARM Cortex-M4 で製品化されて、今や 22-nm プロセスで製造された第四世代品が数ドルで売ってたとわ知らなかったす
https://ambiq.com/apollo4/ >>422
アセンブラのコードを書かない人にはインテルが良いように聞こえるのかもしれないが、インテルの方針はあんまし意味がない。
インテルはユーザー無視であり、投資家の方しか向いてないのが現実。
インテルのやり方は1階平屋建の家に高層階を積み上げてるような物で、ループ中のコードを肥大させてショートブランチを出来なくしたり、キャッシュを無駄に消費する、ペナルティの発生などが酷くなる。
命令とデータがキャッシュに収まり切る事が大正義なのだから長いコードは無駄なだけ。vlwiなら話は別だけど。 たぶん>>435の言ってるGoってGolangじゃなくてGoogle Goだよな
流石に名前かぶる物出すのはちょっと面白い >>444
その辺を現時点で突き詰めるとRISC-Vになるんだよ。 RV64GCとx64のコードサイズってあんま変わらんみたいな話だったけどな
複雑な体系が面倒なのは同意だが、今更言うことでもないわ >>434
"high-performance computer" 約 2,520,000,000 件
"high-performance computing" 約 424,000,000 件
といった感じだな。HPCが何の略かというのならそっちの検索ワードの方が正しいのかもしれんが。 >>448
>"high-performance computer" 約 2,520,000,000 件
それ商品名の頭に「今評判の」とか、「高品質」とか「令和最新」とか付けて検索してるのと同じでわ(笑) 「HPCの導入案件」って言った時は、Computingの方じゃなくてComputerの方を指してるよな。 >>449
何が言いたいのかよくわからん
まあ興味ないので説明していらんけど。
>>450
そうとは限らんだろう
今までやってなかった所が導入するというのならComputingを導入すると言えなくもない。
やってた所が追加・更新目的で導入するならそういう言い方はできないが。 ComputingするのがComputerだろが
くだらない事言ってるんじゃねえよ 日本人英語言い出すと、インフラ畑の人間が言う情コンあたりが一番笑える
コンセントがそもそも和製英語でそこに情報がついて更に略されてるw ARMがAcorn RISC Machineの略なのか
Advanced RISC Machineの略なのかで揉めてるようなもんかな？
と思ったけど
レス読んだら割とどうでもいい話で揉めてた MotorolaのMPU
AMDのAPU
IntelのiGPU high-performance concrete
Hydroxypropyl Cellulose >>454
だから電卓と算数の混同わ阿呆だと
>>454-459
あまり突っ込むのも可哀想な気がするすけど、なんか例が違うす。「high performance [名詞]」わ普通の使い方として日本語の「高性能XXX」すから、検索すれば山の様に見つかるのわ当然す。
自社の計算機を「高性能」って付けて売らないPC屋さんわいないかと。。。 レス番間違ってないか
論点追うにしてもよくわからんぞ コプロセッサやらMMUやらIOやら色々分離してたからcentralだったわけで
今はもうC要らない。PU、あるいはU(nified)PU 携帯屋の店頭に出てるスペックにCPUって書いてあって
なんかモヤモヤするけどとりあえず言いたい事は伝わるからいいかって思ってる すごいくだらない話してるなあ…
コンセント云々とかテレビの受け売りなんだろうけど
そもそも英もsocketで米語とは別だぞ
高校で卒業しろよこう言う話は "HPC" "high-performance computer"
About 92,000 results
"HPC" "high-performance computing"
About 2,770 results
まあとりあえず誤用のが多いでいいんちゃう 誤用というよりはそのまんまの意味での高性能パソコンが検索に引っかかってるだけなのでは? 「初めに言があった。言は神と共にあった。言は神であった。」(ヨハネによる福音書1-1)
「持っている人はさらに与えられて豊かになるが、持っていない人は持っているものまでも取り上げられる。 」(マタイによる福音書13-12)
ネットに情報が転がってる現代で正しい用語を知っているか否かわ、意味のある情報にたどり着くために非常に重要す
エコーチャンバーに引きこもってデジタルデバイドの下層に転がり落ちるのも個人の自由でわあるすけど。。。 昔のMIPS値のベンチで初期のSparcやMipsが386/486より低クロックだが
結果が良いのって。もしかして「単純な命令の処理」で数を
こなしてベンチ結果を良くしてるのが実態だった？ パイプラインストールが少なくなるよう遅延スロットを組み込んでいたがクロックやIPCが上がると遅延スロットが足りなくなり破綻した。 >>469
でわあるすけど。。。
とか書く人が正しい言葉の正当性を語るw i8086が1命令4クロック前後で実行してたのに対して
RISCは1命令1クロックで実行が基本だったからね
なお今のx64は1~4命令を1クロックで実行します すすすすわわわわ
中の人も何処かのタイミングで説明しとこうぜ IPC比較
Firestorm >> Zen3 ≒ Willow Cove >= Cypress Cove > Zen2 > Zen ≒ Skylake >>470
通常公表される MIPS の値わ Dhrystone ベンチマークの結果を VAX ミニコンの性能で規格化したモノす
https://ja.wikipedia.org/wiki/Dhrystone
ーーー
Dhrystone ベンチマークの測定結果は DMIPS（Dhrystone million instructions per second）で表されることも多い。これはDhrystoneの値をVAX 11/780のDhrystone値である 1757 で割ることで得られる。すなわちいわゆるVAX MIPSである。
定義から同機は1DMIPSである。
ーーー >>475
次の世代は、Diacuteにして欲しいなw >>475
SparcM7 Power9とかはIPCどの程度？
ZEN2ぐらいはるか？ >>476 わ所謂 MIPS と IPC (or CPI) わ全然違うモノなので混同してわいけないという話す。
命令セットによる実行命令数などの詳細を調べた例を紹介しておくすけど、
https://minds.wisconsin.edu/bitstream/handle/1793/64923/Blem%20tech%20report.pdf
Fig.17(a)などを見ると、特定のベンチマークを除いて RISC でも CISC でも実行命令数に違いわ無い模様す。 >>473 x64が1クロックで命令を複数実行とか素直にするわけないじゃん。
アセンブラマニュアル読んでないと、マーケティング用キーワードをそのまま信じる香ばしい勘違いをする。
昔みたいにクロックは一定ではないし、コーディングによってはペナルティがついて平気でストールする。
寧ろ、nopなどを使う事なくペナルティを一つも付けずに最速で動作するようなコーディングは難易度が高すぎる。 addiとかみたいな単純な命令であれば可能なんじゃないの？
てかそんだけ並列実行可能なのはmicro-opじゃないの？
micro-opレベルでも難しいのかね x64は演算とメモリロードストアを同時に実行できるのでレジスタが少なくスタックをオペランドとする命令を高速に実行することができる。 プログラムを実行する前に、x64のexeを解析（並列化も）し、高速実行できるようなバイナリに変換して実行とかできないだろうか？ それを突き詰めるとハードウェアがx86・x64である必要もない気がするな
（まあそんな事をやったメーカーもあったのだが） >>485 当然それですよ。トランスメタか？RISC-Vなら高速実行できるか？ コンパイラとデコーダが超ガンバルからプログラマはデータ構造で頑張るわ。 あほ上司「この文章はPDFで頼むよ(キリッ)」
ワイ「アーキテクチャやOS関係無くレイアウト維持できるPDFで保存させるなんて流石っすね(スキャナーきゅいーん)」 >>481
1～4命令同時実行なら正しいだろ
それとも、
場合によっては0命令だったり5命令以上もあり得るとか
そういう話？ >>483
ARMでも同時に実行は可能
x86も内部的には別命令だし、内部的にはレジスタもたくさんある >>489-490
そりゃ演算器の数だけ命令実行を「開始」できるのわ当たり前すけど、>>481 で指摘されてるのわレイテンシ1で「完了」できる命令なんか無いので、現実にわキャッシュミスや分岐予測の失敗のために平均 IPC わ非常に小さくなるって話でわ？ 元の書きこみは1～4命令って書いてあるんだぞ？
平均1を切ることなんて超糞コードしかありえない
何の為のOoOやHTだと思ってるんだか
もちろん意図的に書けば平均1を切ることも4を超えることも出来るけど レイテンシ1の命令なんかたくさんある
レジスタ間の汎用整数命令や整数SIMDのほとんどはレイテンシ1
依存性が無ければレイテンシなど関係ないし >>486
当時VLIWというのは期待のアーキテクチャで
速度が出るはずだからとCMSを作ったのに性能でPentiumMに勝てなかったのだから
ただでさえ高性能実装がないRISC-Vでコードエミュレーションなら普通にZenに惨敗するだけではないか。
IoT用途でISA、OSを自由に選べるように、というのであればまあわからんではない。 Windows10X開発中止(10に統合)らしいけど
一般人でもスナドラ8cxとかのARMにWindowsインスコできるようになるのかな？ HPM の採用が広がっているって記事すけど、次世代メモリ技術の話が色々述べられていて面白いす
https://semiengineering.com/hbm-takes-on-a-much-bigger-role/
ーーー
Another perhaps unexpected twist came from Samsung recently. The company integrated Processing-in-Memory (PIM) with High Bandwidth Memory (HBM).
PIM is able to process some of the logic functions by, in this case, integrating an AI engine ― which Samsung calls a Programmable Computing Unit (PCU) ― into the memory core.
According to Samsung, PIM in AI applications, such as speech recognition, has shown a 2X increase in performance compared to existing HBM and reduced energy consumption by 70%.
ーーー
https://i2.wp.com/semiengineering.com/wp-content/uploads/Fig02_Synopsys.png >>495
8cxなんてWindowsノート以外の評価用ボードすら見たことないから一般人がインスコできる機会は無いんじゃないかw >>494
VLIWと言えば、トランメタ設立者の
メンバーのロシア人技術者の
Elburus/E2Kだが、あれロシア本国で
2015年に製品化されたが実際のとこ
性能どうなの？
本人は旧ソ連時代の著名なコンピューター
研究員かつ後藤広茂の記事に紹介が
あった際は,西側のハイエンドと同等な
パフォーマンスが出るとあったけど
なお。本人はIA64の欠点を指摘してた
模様 >>496
ピーク性能ばかりに注目が回ってるけど
今本当に熱いのはここのはずなんだよね 例のPower9BTOのベンチで4コアモデルがX86の4コア(Core-i3 Ryzen5等)に
SIMD使う系のベンチで大敗した件
⇒エンコみたいなPC土俵じゃなく 流体や構造解析、分子動力学のような
科学技術計算なら互角以上だった可能性も、。 https://www.hpcwire.jp/archives/8119
一方これ、
Power8での話だけど
これもPower8をフォトショや動画エンコで同世代のx86と比較ベンチしたら
駄目なんだろうね。
多分 SIMDの命令がマルチメディア向けな構成になってないから？ そもそも鯖向けにマルチスレッドでレイテンシが問題にならない用途向けに作って作ってあるものをクライアント向けソフトで評価することが間違い。 >>504
POWER8 わ ともかくとして、POWER7 わ NCSA の Blue Waters, POWER9 わ ORNL Summit と国家プロジェクト級の HPC 用スーパーコンピュータのために開発されたプロセッサなんすけど。。。 >>505
京のSparc64-ⅧFXのような開発経緯じゃなく
単に当時の合衆国の機関がHPC用に現行
だったPower系を採用しただけでは？ >>506
脳内妄想を語る前に 2015年夏の Summit / Sierra 建設計画の発表と、関連の解説記事でも検索して読むコトをお勧めするす RoadrunnerのPowerXCell 8iやBlue Gene/Qのプロセッサならば、
world top クラスの受注がもしもなかったら開発されなかっただろうけど、POWER7や
POWER9は受注がないなら開発しないっていう立ち位置の製品じゃないわな >>508
>RoadrunnerのPowerXCell 8iやBlue Gene/Qのプロセッサならば、
それを言うなら、PowerXCell 8i のコアわ PS3 の Cell Broadband Engine だし、BG/Q 用プロセッサのコアも IBM の汎用組込コア PowerPC A2 に過ぎないす
どちらも HPC 向けに一から開発されたモノでわ無いコトを知るべきかと ＨPC用と言えば、地球シムのベクトルプロセッサーを載せた
デスクサイドの計算鯖のSX-6iと後継のSX-8iがあったけど
実物を使った人いる？ POWER7自体はBlue Waters の受注があろうがなかろうがIBMは出す。
そうじゃないとPOWER6までの顧客を裏切ることになるからな。
Power775/SR16000 M1 に使われてた巨大プリント基板やインターコネクト担当
モンスターハブはBWの受注がなければ開発されなかった可能性がある。
CPUコア、プロセッサ、システム、etc. は各々守備範囲が違う >>511
>POWER7自体はBlue Waters の受注があろうがなかろうがIBMは出す。
その世界線でわコアに VSX の様な SIMD 拡張わ行われない様な(笑)
いずれにせよ、>>503-504の様に近年の POWER プロセッサを事務機器扱いするのわ事実と異なる脳内妄想に過ぎないと言うコトで。。。 ×（POWER7はBlueWaters）のために開発されたプロセッサ >505
〇（POWER7にはBlue Waters の受注に有利な仕様）VSX（が盛り込まれた） >512
自己否定ご苦労さん。面倒だからこれしか指摘しないがこれまでにも多々 >>513
summit / sierra 受注の発表時点で POWER7 わ存在していなかったす。だから呆れて>>507の様に書いたすけど。。。 >>514 わ POWER7 → POWER9 の間違いす。
米国のスパコン開発ってそういうモノなので、もちろん Blue Waters と POWER7 の関係も一緒す。
疑うなら当時の資料の検索を 米国のスパコン開発のやり方わ ANL Aurora 絡みの Intel のゴタゴタで知ってるヒトも多い筈すけど、そうでも無いすかね？
先に契約が決まってから採用予定だった 次世代 Xeon phi "knights mill" の開発に失敗して、急遽 GPGPU 変更のため Xe-HP を開発して、それも絶賛遅延中。。。なんて話になっているす 間違いはあるものだから仕方ないが、そもそも今の議論の大本のお題は何だ >>509
PowerXCell 8iはPS3需要が確定してた65nm Cellに拡張回路付け足しただけの応用品だけど、ロスアラモスの受注が無いと計画倒れだったでしょ
事実東芝が抜けてPS4の受注も見込めなくなったPowerXCell 32ivは開発中止になった 結局どれだけ開発費を掛けられるかで勝負は決まる。金がないと優秀な開発者も確保できないしスパコンも用意できない。
金さえあればゴミのようなAMD64でも最速を競えるものになる。 >>520
>結局どれだけ開発費を掛けられるかで勝負は決まる。
その割に諸外国と比較してお金がかけている我が国のスパコン開発わ負け続けの様な。。。
後継品が複数世代継続して業界で愛用されている例って NEC のベクトル機 SX シリーズくらいでわ？
A64FX わ売れてる様なので今後に期待するす。最悪でも SVE という毛皮を残した虎として歴史に残りそうだし https://www.phoronix.com/scan.php?page=article&;item=blackbird-power9-4c&num=3
この結果どう見る？
MP3エンコード DAV-D1デコード Gimpでx86-4coreの1/2～1/3ほどの
結果に。
x86の方はSSE/.AVXを使ってるはずだがPower9はVSX使ってなかった？ >>521
Intelは自社製造だから別格としても冨嶽と同じファブレスのゲフォやRyzenと同じだけの開発費を掛けられたらとんでもないものができただろうね。 VSXで検索したら、、
>VSXのレジスタセットは128bitのVSR[0]~VSR[63]で構成され、
>従来のFPRとVRを包含する
https://keisanki.at.webry.info/202005/article_2.html
SIMDレジスタ 128bit*64本 Power-VSX Sparc64-HPC-ACE
いずれもSIMDレジスタの幅を64-128bitにして本数が多めなのは
命令アーキ由来？ マルチメディア系の処理って単精度(32bit)が殆ど？
AVX2なら256bitレジスタに32bit*8で単精度データを1度に8つ扱る。
ではSIMDレジスタが64-128bit構成のPoweやSparc系なら。AVXより
使うレジスタの本数を多くすれば
(128bitを2本使い、単精度データを8つ扱う)
AVX/AVX2と同様の性能が出るはずだが、、、
上のリンク先のPower9BTOのベンチ結果は、
もしかして、本数が多いからあのベンチ結果？ かつてはx86はレジスタが少なくて云々とあったのに、、、 Power9
[画像編集など、萌えキャラを描いてるキモオタに需要がある
処理など速くても何の自慢にもなりませんわ、、エリートな
わたくしは金融処理が優秀ですから」 スルー推奨
ここでやるなという話ではあるけど突っ込んでたきりがない
>>522 >>528
そもそも最適化されたバイナリなんかね？
SSEの128bitと同等の動きしかしてないとかない？
まあそれで1/2以下の性能にはならんと思うけど。 レジスタの本数が増えてもロード命令が減るだけで演算性能は変わらない。x64は同時に2ロード＋1ストアを実行出来るしL0$も強化してるからそれで性能が落ちることはない。ワイドSIMDの効果で他を圧倒して終了だ。 SIMD幅と演算能力も比例しない
たとえばTiger LakeやRocket Lakeの場合
AVXとAVX512の小数演算のピーク性能は同じ
256bitだと毎クロックFMAを2個実行出来るが、
512bitだと毎クロックFMAを1個しか実行できない >505
SPARC64は京の受注がなければ"fx"の開発はなかった。
world topクラスの受注がなくてもPOWER7、9はなくならない。
SPARC64 VII
SPARC64 VIIIfx
SPARC64 IXfx
SPARC64 X
SPARC64 XIfx
SPARC64 XII
POWER4 180nm 2001
POWER5 130nm 2004
POWER6 65nm 2007
POWER7 45nm 2010
POWER8 22nm 2014
POWER9 14nm 2017
POWER10 7nm 2021 >>536
>world topクラスの受注がなくてもPOWER7、9はなくならない。
後継製品をPOWER[番号] って命名してるだけすから、そりゃ名前わ連続する。。。ってだけでわ(笑)
Apple, Motorola とのPowerPC連合に合わせて POWER2とPOWER3の間でわ ISA すら異なるし、Pentium4 の衣鉢を継ぐかと思われたスーパーパイプライン構造わ POWER6 一代しか持たなかったす。
コアアーキテクチャわ開発ターゲットに合わせて激変してるという歴史的経緯を知らずに聖品名だけで語るのわ正にクソと味噌の区別が付かないというヤツかと。。。 > 聖品名だけで語る
536 をそのように受け取る事しかできないのか、分かっていて話をすり替えてるのか >>538
>536 をそのように受け取る事しかできないのか、
お気持ち表明ご苦労様す。書き込みを誤解されたと思うなら説明を追加していただければ幸いす
>>536 で何故 SPARC64 の方にわリリース年と製造プロセスが欠けているのか？も あまり中身のない議論だな
そりゃハイエンドサーバ向け製品作る時にはスパコン向けも考慮するだろうし、
そんなのどちらとも言えてしまう。 >>534
つループアンローリング
まだ、京が現役なころに理化学の人が
京の互換機(FX10)と当時のHawelXeon
で天文学のN体問題の解析をしたら。、
若干、FX10(当然Sparc系CPU)が速く
、レジスタが多いこことでループ
アンローリングの効果が出たおかげと
ただ、これはプログラムサイズ大きくなるし
HPCじゃなきゃ使えない手だな。 >>543
ARM-SVEやAVX512は512bitSIMDで64bit×8のループアンローリングやるが64bitスカラマシンで勝てるかな。 >>544
本数ではハイエンドSparc64系が上だが
レジスタ本数が多いと、ここの某コテハン
いわく制御が複雑になって、効率下がると
言うし、
幅広レジスタ&少数使用のループ
アンローリングができるアーキだと
優位性がなくなるか？ >>545
>レジスタ本数が多いと、ここの某コテハンいわく制御が複雑になって、効率下がると言うし、
それ同じダイ面積を占めるスカラとベクトルレジスタの単純比較に過ぎないす。
現実のプロセッサわアウト・オブ・オーダー処理の中でレジスタリネーミングを行うのでアーキテクチャ上のレジスタ数と物理レジスタ数わ関係なくなってるコトが多いす。
むしろアーキテクチャ・レジスタ数が多い方がアプリケーション側が明示的にレジスタを使い切らないと意味が無い分、利用効率悪いかもしれないす レジスタと言えば、
IA64 汎用128本 FPU128本 京HPC-ACE 256本
IBM-VSX 64本
だが、これらのCPUの物理レジスタの本数ってどのくらい？
x86はSandy以降のインテル系だと汎用180本FPU168本は
物理レジスタあると聞いたけど >むしろアーキテクチャ・レジスタ数が多い方がアプリケーション側が明示的にレジスタを使い切らないと意味が無い分
>、利用効率悪いかもしれないす
これに関してはソフトウェアの開発環境でサポートされてるんでは？ 論理レジスタが多くて効率悪いとか聞いたことねえし、そんなケースに遭遇したこともないわ
リネーミングしてんだから関係ないだろ…
Venusみたいに物理レジスタそのまま見えてるとかならともかく コンパイラが賢くないと損ってことかな
実際は依存性ないのにCPUからは分からない状況 >>554 に追加しておくすけど、大学や職場で IBM Journal of R&D を読める方わ、こちらの特集号をどうぞ
IBM Journal of R&D, Vol.62, Issue 4/5, 2018
“IBM POWER9 Technology”
https://ieeexplore.ieee.org/xpl/tocresult.jsp?isnumber=8458346&;punumber=5288520 • 4x FP + FX-MUL + Complex (64b)
上のを見たけど、64bit?のFPU+MUL(乗算)+圧縮が4つか
同世代のCofeeLake(ベースはSkyLake)がAVX2で256bitのFP/FMAが2つ >>557
いや Complex (64b) ってのわ整数の複雑命令のコトす レジスタが多すぎて問題になるのはsparcだろ。
プロセス切り替えで退避するレジスタが増え過ぎてるのが時間のロス。
だが、レジスタが少なくてメモリアクセスを余儀なくされるよりレジスタだけで処理が賄えるほうがよっぽどマシ。
complexを複雑と解釈するとか頭がおかしい。コード書いた事ない童貞だし言葉遣いも数学も高校生以下。 >プロセス切り替えで退避するレジスタが増え過ぎてるのが時間のロス
これだけど、要するに新たに要求の入ったプロセスの処理のために
レジスタを退避(レジスタ内容をキャッシュメモリに移す)って解釈でいいのか？
でも、最初からレジスタが大量にあれば「わざわざ退避」させる必要が
ないんでは？
ちなみに個人的にはレジスタ=CPU内部の演算用論理回路と直結で結びついてる
高速記憶装置って解釈をしてる。 >>560
その発想がレジスタウィンドウでそれが破綻したのがいつだっけ。 >>559
>complexを複雑と解釈するとか頭がおかしい。コード書いた事ない童貞だし言葉遣いも数学も高校生以下。
英語にご堪能な方に失礼とわ思うすけど、IBM に限らずこの業界の専門用語なので(笑)
例えば、
https://ascii.jp/elem/000/000/718/718826/3/
ーーー
もっとも、Yonahの設計目標は「性能/消費電力比の改善」であった。これはALUを単純に3つに増やすのではなく、面倒な処理を行なう「Complex ALU」と、簡単な処理用の「Simple ALU」に分けて実装されたことからも明らかだ。
ーーー Bloomberg の次期 Apple Silicon についての記事す
https://www.bloomberg.com/news/articles/2020-12-07/apple-preps-next-mac-chips-with-aim-to-outclass-highest-end-pcs
Mac Pro 向けわ、こんな感じとか
ーーー
For higher-end desktop computers, planned for later in 2021 and a new half-sized Mac Pro planned to launch by 2022, Apple is testing a chip design with as many as 32 high-performance cores.
ーーー それComplex number、つまり複素数パイプのことで、デコーダーの話とはまた別なんだがwwww >>564
この困ったちゃんさんにわ何処から説明すれば理解してもらえるすかね？
複素数演算ユニットを持つプロセッサなんて無く、プログラム上わ2要素のベクトルとして取り扱うという話なのか？
http://www.design.kyushu-u.ac.jp/~samejima/prl/13.html
ーーー
すなわち，複素数とは一種のベクトルであるとも言えます。2次元平面上の1点の座標は，ベクトルの成分で表すことができるからです。
ーーー
ALU という言葉が intel 用語で整数演算ユニットを表すという話なのか？
https://e-words.jp/w/ALU.html
ーーー
加算器や論理演算器などの演算回路を持ち、整数の加減算、論理否定（NOT）、論理和（OR）、論理積（AND）、排他的論理和（XOR）などの基本的な演算を行うことができる。
ーーー
そもそも >>562 のリンク先の記事わ、引用部の後に Complex ALU で扱う命令の具体例が説明されてるという指摘なのか？
ーーー
ALU側でも複雑な処理、例えば乗算や除算はComplex ALUにまとめてしまい、簡単な演算だけをSimple ALUに集約することで効率を上げよう、という方針だったのだろう。
ーーー Complex Numberを複雑な数と訳してるヘルプがあって大いに笑ったことがあったが、
Complex ALU を複素数演算器だと思っちゃうアホがいるとはこれはこれで面白い たしかにwww そもそも複素数とは何であり何の為に使うのか理解してれば高校生でもこんな間違いはありえないw
複素数は自然数と違い現実世界には存在しないとか言い出すひろゆき並に恥ずかしいwww そもそもALUで complex ってあんま聞かないんだが、デコーダならともかく
ALUはALUだろ？
shiftとかmulとかdivとかがついてたらそれは「ALU + 何々」っていう実行ポートであって
「complex ALU」とは言わんよな
誰が言い出したんだ？大原か？ >>561
レジスタウィンドウがよく理解
できなかったけど。、そういう仕組み
なのね、でも今のx86 例えばintelなら
Sky-Lake系世代の物理レジスタって
整数用180本、浮動小数点用168本に
SSE/AVXなどのSIMD演算用も
あるわけだろ。
これ昔のSparc系CPUの物理レジスタより
何倍も多いよね。
レジスタ退避の問題はどう解決してる
んだ？
ここで出てるレジスタリネーミング？ なんだか人間わどこまで愚かになれるのか…という挑戦に立ち会っている様な気がしてきたす
>>568
>誰が言い出したんだ？大原か？
じゃ後藤氏の記事で
https://pc.watch.impress.co.jp/docs/column/kaigai/1188094.html
ーーー
ALUは単純命令のALUが追加され、ALUの構成は複雑ALUが1に、単純ALUが2の構成となった。また、ALUと命令ポートを共有するAESエンクリプションエンジンも2つになった。
ーーー >>569
アウトオブオーダーのリネームバッファはタスクスイッチが発生した瞬間未確定分が破棄され確定分がキャッシュに書き込まれる。
このペナルティは甚大であり割り込みを含むI/O処理に専用コアを割り当てるシステムも多い。 Hot Chips 33 (2021)の情報出始めたが、Powerは無しか・・・。z16しか載ってねえや。
>Arm Neoverse N2: Arm’s second-generation high performance infrastructure CPUs and system products Andrea Pellegrini, ARM
>NVIDIA DATA Center Processing Unit (DPU) Architecture Idan Burstein, NVIDIA
>Google’s Video Coding Unit (VCU) Accelerator Aki Kuusela and Clint Smullen, Google
くらいかな。面白そうなの。 ZENのブロックダイアグラム見たけど、SIMDの演算器が128bit*4か
Power9のSIMD演算器64bit*4じゃ、動画やMP3みたいにSIMD使う系の
ベンチで勝てないわけだな。
https://www.phoronix.com/scan.php?page=article&;item=blackbird-power9-4c&num=3
でも、その一方で金融系のベンチだと普通にPower系が同等なコア数のx86に勝つが
これはPowerが金融系処理を高速化する、命令を持ってるからだろね。
演算器の数やビット幅と言ったハードウェア面の要素で勝っていても
サポートしてない命令(この場合は金融系処理)を処理する場合だと、
優位性が発揮できないって解釈でいい？
※intelのRocket-LakeがAVX512使ったベンチでRyzenを圧倒してるのも
これと同様に「今のRyzenがAVX512命令をサポートしてないから、
ハード(マイクロアーキテクチャ)面での優位性を発揮できないからと たしかIntelはComplex ALUは一本なんだっけ?
団子が統合スケジューラーのおかげって大見え切ってた記憶 >>573
反論するわけではないが、見方を変えると金融系ベンチだから金融系命令があると有利な内容になっているのではないかと。
余計な処理が入ってくればまた影響低下するんだろうが極力そういうの入れないだろう。 金融系命令
わざわざ専用のアクセラレーターをこさえてハード的にCPUとは別途に
備えるほどの命令数じゃないからPowerの命令セットの中に組み込んでる
だろうな。 >>578
>Romaとの比較が面白いがまだN1なんだよなあ。
Ampere の CEO わインタビューで次世代の “Siryn” チップわ独自コア移行と語っているす
https://www.nextplatform.com/2021/05/19/talking-chip-with-ampere-computing-ceo-renee-james/
ーーー
We have hundreds of patents filed and, more importantly, we are working on our own Ampere core, which will sample in 2022 on 5 nanometer processes. Metaphorically, this is analogous to the Apple M1 for PCs.
ーーー >>578
リンク先の AnandTech の記事も同じ様なロードマップを扱っていたすね。重複失礼したす >>563 の次世代 Apple Silicon の話題、Bloomberg の記事から MCM／チップレット 採用と見られているす。
これについて RealWorldTech 掲示板のスレッドで関連すると思われる Apple の特許が二つほど紹介されていたす。
https://www.realworldtech.com/forum/?threadid=201924
まず “Interfacing bar” と呼ぶチップ間接続部品を用いたスケーラブルなシステムの特許す
https://patents.google.com/patent/US20190319626A1
請求範囲を広くするために Interfacing bar の実装法わ色々書いてあるすけど、EMIB っぽい棒状の埋込シリコンインターポーザーでチップレット間やDRAMへの接続を行う模様す。
特許文書の中でわチップ間接続の Interfacing bar を “Communication bar”、メモリ配線用を “Memory bar” と呼称しているす。
図中の160が Communication bar、150が Memory bar す。
https://patentimages.storage.googleapis.com/d6/13/3b/b217ce8b36573f/US20190319626A1-20191017-D00009.png >>581 の Interface bar の面白そうな点わ、CPU/GPU ダイの高速インタコネクトをバーに内蔵された SerDes で広幅の低クロック・パラレル化するコトでデータ転送の消費電力を抑えるなんて実装例が盛り込まれているす。
その他、拡張用にバー間のブリッジなんかも含まれているす。
なお記述の重点の置き方から採用されるメモリわ LPDDR で間違いなさそうす >>581 でリンクしたスレッドでもう一つ紹介されていた特許わ インターポーザー基板の両面に SoC のダイや DRAM を配置するというモノす。
https://patents.google.com/patent/US10685948B1
https://patentimages.storage.googleapis.com/34/10/27/7f4f608de23de2/US10685948-20200616-D00000.png
これらの手法を駆使して次世代 Mac Pro わ DIMM ソケットレスで結構大量のメモリを搭載してくるのかもしれないす。
プロ向けにメモリ増設が難しい製品が売れるかわ謎すけど、interfacing bar 特許にわストレージや不揮発メモリとの接続等も記述されているので、バー・インターフェースベースのプロプライエタリな規格を考えている可能性もあるすね >>572
将来性のある話題としてこの二つも注目かと
■ Samsung のメモリコンピューティング
“Aquabolt-XL: Samsung HBM2-PIM with in-memory processing for machine learning accelerators”
■ NVIDIA が買収した Mellanox のネットワークに演算機能を内蔵する DATA Center Processing Unit
“NVIDIA DATA Center Processing Unit (DPU) Architecture” メモリスロットとかpciスロットに処理系つっこむとか20年昔の考え。
applleがafterburner今更止めるわけもない。
cpuにfpga突っ込む案の方がまだ現実的。 やることが決まり切ってるならメモリなどストレージでやるのが効率的って話
最近はメモリ＝CPU間通信のエネルギー消費すら削るのがトレンド ＞Samsung のメモリコンピューティング
先代は日本が低調になり自社の半導体生産が盛り上がり始めた頃であっても
「日本をなめるな」と言っていたそうだよ。
「Samsungはコンピューターを作った事がない」と。
これが何らかの成果を上げるなら先代も満足するかな。 シンガポールの Unisantis Electronics 社が得意の垂直ナノワイヤ技術を応用して DRAM の代替となりえる高密度揮発メモリ Dynamic Flash Memory (DFM) を開発したという記事す
https://www.eetimes.com/startup-unisantis-proposes-dram-alternative/
https://www.eetimes.com/wp-content/uploads/unisantis-1.jpg
ーーー
DFM is also a type of volatile memory, but since it does not rely on capacitors it has fewer leak paths, it has no connection between switching transistors and a capacitor.
The result is a cell design with the potential for significant increases in transistor density and ―because it not only offers block refresh, but as a Flash memory it offers block erase ― DFM reduces the frequency and the overhead of the refresh cycle and is capable of delivering significant improvements in speed and power compared to DRAM.
ーーー
この会社、フラッシュメモリの発明者である舛岡富士雄氏が設立したモノで、記事中の発明者の名前も日本人ぽいす。
みんな国外に逃げていくすか。。。 どんな優れたDRAM置き換えメモリ作っても技術公開できるのかが最大の問題 租税回避じゃないの？
九段に日本法人構えてるっぽいし。 最新のsnapdragonは仮想化支援が追加されたらしいが活用されたことはあるのだろうか？ >>588
そりゃ有望な技術見つけても
安値で売り払われて腐らせるだけだからな >>591
Windows10Xは仮想環境とか使う予定だったというの聞いた
ポシャったけど 大口客のトヨタがやる気出さないとダメだろ、旭化成も断念したし 自民の議員なんてCPUがなんなのかさえ理解してないだろうね。 工場による地下水の汚染も問題 日本から特亜に撤退した、表に出したくない理由 九州をシリコンアイランドつって社会で習ったな、そういえば
今や夢のあと 熊本・長崎のソニー、東芝大分を考えるとまだマシですかねえ＞シリコンアイランド >>600
長崎のソニー半導体工場 増設棟竣工、1000人が勤務 2021年4月20日 20:31
イメージセンサの製造で忙しいようですね 京のCPU関連でこんなのがあった
http://www.bscrc.jp/freePresen_110305/BSCRC_110305_OhnoY.pdf
VISIMPACT
複数のコアを1つに見せてソフトウェアの並列化を助けるらしい
後、HPC-ACEは可視化演算(Pixl演算)などがSIMD実行できないと
ってことは動画のエンコ。デコーダーはじめマルチメディア系処理は全然
だめってことか？
科学技術向けとなってるから、マルチメディア向け命令は殆どないってことか？ そりゃそうでは
逆に京使って映画作られても困るだろ 科学技術用途とマルチメディア、どっちも行列演算あるけど
どうやって、振り分けてる？
多分、。命令セットそのものをちゃんと理解してないと
わからないようなレベルなんだろうけど 精度もあるけど、もっと計算式とか難しい次元で分けてるのかも 計算式によって使う命令が違うから、科学技術系の計算式で使うような
命令を高速化するような設計になってるかと
HPC-ACE >>607
脳内妄想で幸せに酔ってるところ無粋とわ思うすけど全部見当外れす
JPEG や h.264 の仕様を見ると判るように画像や動画の処理わ簡単な回路で済む様に整数・論理演算だけでも実現できるす。>>602 のプレゼンにも書いてある様に京のプロセッサわ整数を SIMD 演算できないとすると、クロックあたりの処理能力わガタ落ちになるということす
>計算式によって使う命令が違うから、
引数として与える数値の型によって機械語命令わ異なるすけど、命令セットで数学で扱う記号や関数をそのまま実行できる命令を定義するコトわ無いす。
せいぜい三角関数か対数くらいわあるすけど、それもスループットが悪いので使用わ推奨されず、簡単な四則演算だけでソフトウエア・パイプラインを使った実装で計算するコトが推奨されるす ARMが人件費削減に走っているという話題す
Arm freezes hiring until Nvidia takeover, cancels everyone's 'wellbeing' allowance
https://www.theregister.com/AMP/2021/05/25/arm_hiring_allowance_freeze_nvidia/
タイトル通り新規雇用わ凍結、福利厚生手当の支給も停止しているとか
Softbank が売却したのもその辺の経営問題が原因なんすかね？
大金を投じてサーバーコア開発をやってみたモノの、Apple の成功に惑わされた顧客が独自コア開発に走って、期待したほどライセンスが売れてないのかもしれないす。
NVIDIA とスムーズに統合して資金と安定した販売先を確保できないと意外に経営危ないのかも。。。 Armの独自コアってScorpionとAシリーズぐらいしか成功例思いつかない
ScorpionだってすぐにA9出てきて投資に見合ってたかあやしい プロセッサそのものの話題でわ無いすけど、村田製作所と Cooler Master が厚さ 200μm のベイパーチャンバーを共同開発したというプレスリリース
https://corporate.murata.com/ja-jp/newsroom/news/company/general/2021/0525
スマホのサーマルスロットリングによる性能低下を解消できるすかね？ >>612
Qualcomm のリリース、こちらの URL の方が良かったので追加す
https://www.qualcomm.com/news/releases/2021/05/24/qualcomm-enhances-support-developers-new-snapdragon-developer-kit-windows
ーーー
The Snapdragon Developer Kit will be commercially available at The Microsoft Store this summer.
ーーー
明日には日本語のニュース記事が読めると思うすけどプロセッサわ Snapdragon 7c で一般ユーザーでも購入わ可能であろうと見られているす >>612 の件1日遅れの旧聞だったすね。失礼したす
https://pc.watch.impress.co.jp/docs/news/1326674.html
ーーー
Snapdragon Developer Kitは、Microsoft Store経由で今年の夏から販売される計画で、現時点では価格や詳細なスペックは不明。ただ、Microsoftが5月25日(米国時間)より開催する「Build 2021」のセッション「What's new for Windows desktop application developers」の中で明らかにされる予定だ。
[中略]
発表ではChromebookのサポートも言及されており、Chromebook版も投入される可能性がある。
ーーー
後わ ARM 版 Windows 10 の単体発売を期待するす。Apple Silicon 版 Mac の仮想化ソリューションのためにも。。。 Chromebookが動くということはデスクトップLinux向けGPUドライバがあるって事かな？
Linuxがバリバリ動くなら欲しいな >>616
ARM の一連の新コア、あっさり AArch32 を切ったのわトランジスタが潤沢に使える時代になっても電力効率を求めると余計な回路は無い方が良いというコトすかね？
同じく組込向けが出自の x86 とは異なる道を選んだ模様す Always Free cloud services
4 Arm-based Ampere A1 cores and 24 GB of memory usable as one VM or up to 4 VMs.
オラクルのアカウント作ってしまった >>612
ビジネスPCが徐々にARMに置き換わるとしても、SoCとしての競争力が全てだから、Qualcomm強そうだな。IntelやAMDが今からARM互換に参入しても駄目そう >>621
いずれARM手掛ける日も来るかもしれないが
Intelはx86の首位と考えれば当面は鶏口牛後でしょ
AMDも一時期ARMやると言ってたけどx86なら2位なのがARMなら圏外になるのだから
やるメリットは限りなく低い。 いよいよArmの大波が砕けるな
x86は生き残れるのか？ littleのA510でも2017年頃のbigのA73より10%速いのか 大規模なデータセンターや、モバイルだとワッパが重要だから牙城を崩せるだろうけど
一般人の使うデスクトップでは無理だろ。TDP95Wが35Wになったところでインパクト薄い。 >>624
しかし Qualcomm の開発キットが本当に>>617レベルだとすると、マトモなアプリを走らせるレベルでわ無い様な。。。
- PLATFORM: QSIP 7180 (SD 7c, not Gen2)
- MEMORY: 4GB LPDDR4
- STORAGE: < 64GB eMMC (SATA無し)
増設不可能な 4GB メモリに eMMC って(笑)
そもそもちゃんと開発に使えるすかね？計算機リソースわクラウドに置くすか？？
写真だけ流用したというオチであって欲しいすけど、SD 7c Gen2 採用という情報通りだと I/O わそのままの筈 SparcやMipsがワークステーションで一定の成功を収めた程度の
ポジションも無理そうだな。デスクトップのARM ユーザーが自分で作る文化か。
おやどこかで聞いたような。 デスクトップ用途だとやっぱ過去の資産が重要なんだね。スマホのアプリが手軽に動くよってなればワンチャンあるかもだけど、MSはスマホOSは失敗しちゃったし、そもそもx86でもちょっと手間だけど動くかんね。
となると、スケールメリット活かして、高性能高ワッパなのに超安い状態になる必要ある。でも、現状性能良いArmマシンは普通に高いという…… >>631
>デスクトップ用途だとやっぱ過去の資産が重要なんだね。
PC の性能が低かった「過去」の資産程度なら、Apple M1 位の性能でバイナリ変換すると十分高速な模様す
https://www.sumahoinfo.net/entry/m1-mac-parallels-benchmark/ Windowsはゲームっちゅうリソースイーターが意外と大きな需要あんだわ >>609 にも絡むのかもしれないすけど、Huawei わ米国からのイジメに耐えかねて ARM を捨てて RISC/V に逃げる模様す
https://www.tomshardware.com/news/huaweis-hisilicon-develops-first-risc-v-design-to-overcome-arm-restrictions
ーーー
In a bid to overcome US restrictions on its Arm designs, Huawei's HiSilicon has turned to the open-source RISC-V architecture and has even released its first RISC-V board for Harmony OS developers.
ーーー RISC-Vに逃げようがTSMCと商売できないのでは話にならないような。
Kirinが頑張ってたのは、TSMCの最新プロセスが使えていたからってのが大きい。 >>631
PCのアプリが動くスマホは需要あるだろうけど
スマホのアプリが動くけどPCのアプリが動かないPCは需要ないでしょ
ゲーム機用途くらいしかない >>633
意外と大きいどころか、海外じゃPCゲーは
重要な位置づけだろ、
日本と違いPCの普及が早くてPCゲーの
文化や市場が形成された。
つい一昔前までPCゲー=エロゲー
ギャルゲーだった日本とは違う >>638
そうそう。そういう皮肉を込めて言ったの >>638-639
「過去のゲーム」ならそれほど計算資源わ不要なんでわ？
Windows PC のインストールベースの大半を占めるであろうビジネス向けわゲーム関係無いし。。。 >>635
>RISC-Vに逃げようがTSMCと商売できないのでは話にならないような。
Huawei が逃避先に選んだと伝えられる SMIC も 14-nm わ順調、7-nm までわイケるとのこと
https://inf.news/en/tech/28438d521e099a3a6e9552bef38887db.html
ーーー
According to the relevant person in charge at the meeting, SMIC's first-generation FinFET process level has been greatly improved. At present, the yield rate has been equal to TSMC, reaching the international top level, and has entered a mature volume. Production stage.
The second-generation FinFET process has also completed various tests and has entered the stage of risky trial production.
The second-generation FinFET process mentioned here is used to manufacture 7nm chips, using the newly developed N+1 process, using the DUV lithography machine multiple exposure to finally achieve the 7nm process, although the actual performance is not as good as TSMC's use of EUV The 7nm chip manufactured by the lithography machine, but the performance in power consumption and performance is relatively excellent .
ーーー
EUVスキャナーが売って貰えない現状で、そこから先わ中国産業界の頑張り次第かと Half-Life～Crysis辺りにかけて、PCゲーは大作、大容量志向になってきたから
この辺り(ＣＳ機でいうPS3時代)のPCゲーの計算機資源は軽いとは言えんかも 今のSparc64系はソフトウェアでやってた処理をハード的にプロセッサーに組み込む
SoftWare on Chipを搭載してるけど。、これ、インテルがMpecなどの動画系の
コーデック積んでるのとは違う系統の技術？
Sparc系の鯖で利用されてるソフトの中で。頻繁に使用されてるプロセスを
命令としてCPU内に組み込んでるとか？ System on a Chipと区別するためにSoftWare on Chipって書くん？
勉強になるわ >>643
Half-LifeはCD-ROM一枚の年代的にPS1世代ゲームだけど。
CrysisはCore 2 Duoで遊べたゲームだから... 台湾の Digitimes が有料記事の中で TSMC が Apple A15 の製造を開始したと報じているす
https://www.digitimes.com/news/a20210526PD205.html
ーーー
And the latest news from the foundry sector has indicated TSMC has already kicked off production for Apple's A15 processor for the next-generation iPhone devices.
ーーー
有料記事へのリンクわ上の記事にも含まれているす
なお昨年秋頃から A15 わ TSMC の 5-mm プロセス "N5P" で製造されるという話が流れているす 余談すけど IEEE 標準規格がポリコレの影響で master/slave, blacklist, whitelist 等を禁止用語にするという話題す
https://www.designnews.com/electronics/what-best-way-purge-master-and-slave-terms-engineering-documents
代替用語として提案されてるのわこんな感じ。沢山ありすぎて困りそうす
- Controller/Agent
- Primary/Secondary
- Primary/Replica
- Master/Replica
- Master/Standby
- Master/Minion
- Provider/Consumer
- Master/Puppet
- Controller/Peripheral
- Initiator/Follower
- Main
- Client/Server
- Source/Min
- Main-Parent-Server/Worker-Child-Helper 主として TTL IC で構成されたプリント基板9枚 (CPU: 8 + VGA ボード)で自作する 32-bit RISC/V の製作記事す
https://hackaday.io/project/178826-pineapple-one
他人のコトわ言えないすけど、ここで素養も無しに妄想を書き並べるよりわ遥かに有益だと思うす(笑) MACオタ的にAlder Lakeどんな感じ?
自分は超がつくほど期待してるんだけどなんか見立てある? >>652
申し訳ないす。拡張命令の異なる big.LITTLE ってどうなのか？位の認識しか無いす。
この件も Intel わ Broadwell Xeon の世代から AVX 実行時にクロックを落とす機能を実装してるので特に困難とも思えないし。。。
しかも Apple が次期 Apple Silicon で高性能コアと高効率コア数が非対称の設計を投入すると伝えられるコトと比べると新味わ感じないす
他に何か期待の機能ってあったすか？ >>628 の件、もう少し調べてみたす
Snapdragon 7c Gen2 の製品ページわコレ
https://www.qualcomm.com/products/snapdragon-7c-gen-2-compute-platform
■メモリバス: LPDDR4x-4266, 2x16bit
→ LPDDR4x チップわバス幅が x32 か x64 で 64Gb 品までしか出回ってないすから最大で メモリ量 8GB が限界
■ストレージ: eMMC 5.1 ／ UFS 2.1
コレ、Apple の Developer Transition Kit が 16GB RAM + NVMe 512GB SSD だったコトと比較すると、とてもマトモに開発マシンとして使えるとわ思えないす。。。
Qualcomm / Microsoft 共に宣伝目的だけで全くやる気がないのか、もっとマシな仕様で実物が出てくるのか？？ 私にわ訳が判らないす Alder Lakeはモノシリックなメニーコアが特徴になるじゃないかな
このアーキテクチャが効果を発揮するのは次世代の超高性能コアが組み込まれる時
今やCPU性能に直結してるTurbo BoostがCore2のときは眉唾だったのと同じ Alder Lakeは普通のコアに高効率コアが付いてるだけだもんな
分業がまだ弱い TDP高い噂も流れてるしラップトップ主力なのになんでやねん！てのが現状のAlderに対する感想ですまる Intelのアーキテクトが考えてる省電力・高効率とbig.LITTLEじゃターゲットが違ってる可能性
Netburstのときみたいに営業サイドの要請だろうけど、はいわかりましたーとはならないのが彼ら Cortex-A510は面積の節約の為に2基をグループ化する事も出来るようにしてSVE2をLITTLE側でもサポートするのにAlder LakeのGracemontはどうして○○○○○ンしないの～！ >>660
>Netburstのときみたいに営業サイドの要請だろうけど、
アレわ Andy Glew の趣味が入ってると思うす。AMD 時代にやっぱり deep pipeline の bulldozer を設計してるすから。。。
>>661
>Cortex-A510は面積の節約の為に2基をグループ化する
AnandTech の記事でも解説されてたすけど、bulldozer と同じ multi-cluster multithreading (MCMT) というヤツす https://docs.nersc.gov/systems/perlmutter/system_details/
FP64 . 59.9 PFlops
FF64 Tensor 119.8 PFlops
>FP64（倍精度浮動小数点数）を使ったHPC（ハイパフォーマンスコンピューティング）演算で120PFLOPS
https://www.itmedia.co.jp/pcuser/articles/2105/28/news068.html
FF64 Tensor ってなんだ？ >>665
A100 の Tensor Core を使って倍精度の行列演算を行なった場合の性能と思われるす
https://www.nvidia.com/ja-jp/data-center/tensor-cores/
ーーー
A100 TENSOR コア
第 3 世代
NVIDIA Tensor コア テクノロジは AI に劇的な高速化をもたらしました。トレーニング時間を数週間から数時間に短縮し、推論を大幅に加速させます。NVIDIA Ampereアーキテクチャは、大幅なパフォーマンスの向上を実現し、研究者が必要とするすべての領域 ― TF32、FP64、FP16、INT8、INT4 - をカバーする新しい精度を提供します。これにより、AI の短期間で簡単に導入でき、NVIDIA Tensor コアの性能が HPC にもたらされます。
ーーー Zen5世代でZen4Dというのが出てきたけどアレ何よ >>667
AVX-512を外すなど機能削減した高効率コアじゃないかという話 >666
きいてるのは FP64 じゃなくて FF64 な
A100 の倍精度はFMAで9.7TFLOPSだから 6144GPUのPerlmutterは約60PFLOPSにしかならん
https://en.wikipedia.org/wiki/List_of_Nvidia_graphics_processing_units >>667
big.LITTLE 的システムの最大の問題わ OS を含むソフト側の対応す。この点で x86 版 big.LITTLE のためにオープソース業界やソフトベンダーを引っ張っていけるのわ Intel だけで AMD でわ力不足す。
そう言った意味で、Zen5 と Zen4D の関係わ Alder Lake の高性能コアと高効率コアの関係に従わなければいけない筈す。
どちらが高性能でどちらが高効率なのかわ不明すけど >>669
>きいてるのは FP64 じゃなくて FF64 な
誤植だと思うす
https://www.hpcwire.com/2021/05/27/nersc-debuts-perlmutter-worlds-fastest-ai-supercomputer/
ーーー
(Nvidia reports that Perlmutter provides 120 petaflops of peak FP64 Tensor Core performance.)
ーーー >>670
AMDには足を引っ張っていけるだけの実力があります。 AMD64の件を忘れちまったようだな。
まぁあれはIntelがずっこけたからだけど…… big.LITTLEってARMが発表してからいい感じに使えるようになるまで4年くらいかかってたよね
IntelのCPUでもその資産を使いまわしできたりしないのかな
構造が少し違うから無理なのか >>670
AMDが出してる特許では、BigとLitleで実行できる命令に差を設けての全自動スレッド切替を目指してるらしい AVX-512オミットはダメな気がする
せめて実行ユニット半減とかでまからないか
>>674
そのARMの方も挙動新しく変わってるらしいね
A55登場したあたりで >>670
そうなるとハードとOSどちらも作ってるAppleの優位性は必然だった？ >>676
そこは逆にzen5からAVX-512削除して高効率を目指すとか >>673
>AMD64の件を忘れちまったようだな。
あの決定わソフト業界の雄である Microsoft のお陰かと >>677
>>653でも書いたすけど、仮に>>563の Bloomberg 発の噂が本当なら、Apple わ本家 ARM や Intel に先駆けて高性能コアと高効率コアの数が異なる非対称 big.LITTLE を実現するコトになるす。
早ければ来月の WWDC で、遅くとも年内にわ真偽が明らかになると思うので楽しみにしているす >>675
>全自動スレッド切替を目指してるらしい
もう随分歴史のある従来型電力管理でも BIOS 設定や OS の提供するガバナーで制御方法を選択できる様にしているすから、完全自動固定わ顧客が許さないと思うす >AMD64
開発に着手したのは90年代後半かと思うけど、
IA64の開発がスタートした頃と違って。
「プロセスの微細化で少々。複雑なアーキでも
互換維持と64bit化が両立できるとAMDが読んだから
だろうね。」
一方のIA64はx86vsRISC(Mips Sparc PowerPC Alpha PA-RISC)
のころにあったCISC滅亡論のころに開発がスタートし、当時の
インテルも「プロセスの微細化が進んで、命令アーキの優位性
が関係なくなるとか」予測外だったかと >>683
Big.Little OFFで全部Big側で実行すればいいだけじゃ? 1プロセッサに使えるトランジスタ数により最適なマイクロアーキテクチャが異なる。
1万 CISC(アキュムレータマシン)
10万 CISC(レジスタマシン)
100万 RISC(シングルスカラ)
1000万 VLIW
1億 スーパースカラ＋SIMD
10億 スーパースカラ＋SIMD＋マルチコア
現在は100億に達しておりそろそろ次が出てきて良い頃である。 Arm v9のCPU設計が公表されたけど、どこが最初に出すのかねえ。 泥の場合SoCサンプル受け取る->開発->技適(FC)取得等手続諸々->発売だけど
ｱﾎﾟｰは全部同時進行できるからね
ただタイミング的にiPadかMacが一番早いかな
さすがに今年発売のiPhoneはもう仕様決まってるだろうし >>687
初期のSparcやMipsはトランジスタ100万
ないぞ、むしろ同時期の486(120万)の
方が多かった。
後、スーパースカラ&SIMDのPentium3 PowerPC-G3は億まで行かないで
実用化してる。 >>686
ちゃんと取材してる AMD の big.LITTLE ハイブリッドに関する記事す。
https://www.pcgamer.com/amp/amd-ryzen-hybrid-architecture-big-little-intel-alder-lake/
ーーー
The challenges that face AMD, and others that dive into hybrid chip designs, Macri goes onto explain, are around getting a system to recognise and make good use of the mixed cores.
It's a problem that requires a great deal of software expertise, and OS legwork, to get it over the line.
[中略]
But I will say this, if there's a company with enough software engineers and expertise to deliver a working x86 hybrid design, it's Intel.
ーーー
AMDとしてわ Alder lake が成功すれば追従し、失敗すればロードマップをキャンセルする小判鮫戦略で行くつもりなのわ明らかす >>618 で書いた ARM の新型コアでの AArch32 廃止の疑問、当の ARM がブログで解説していたす
"Why Arm Is Making All Cortex-A Mobile Cores 64-bit Only"
ーーー
A wide majority of today’s Android devices deploy a version of the OS (version 5.0 and above) capable of simultaneously supporting both 64 and 32-bit Android runtimes, but that comes at a cost of additional memory, development, and testing.
Prioritizing 64-bit application development allows the Android ecosystem to focus on supporting newer features and technologies, with advanced performance and robustness not possible in the 32-bit architecture. This also permits an eventual transition to more modern and future-looking 64-bit only devices.
ーーー
開発やサポートに必要なコストを考慮すると、(顧客わ)誰も 32/64-bit 両対応なんて望んでいない。。。という言い分すけど、まあ ARM 自身がやりたくないというコトだと思われるす。
今までなんとなく当たり前と思ってきたすけど、Intel が x86 の後方互換性にかけた執念の方が異常だったのかもしれないす。 Intelの顧客がそれを求めてたからこそIntelがそれに応えただけでは？
64bitに完全移行して32bit以下のアプリはソフトウェアでエミュレーションとか出来ないのかな？
そのアプリが開発されてた頃のCPUより現在のCPUが性能は大分上がってるだろうしエミュレーションで性能が落ちても問題ないんじゃない。 x64はx86拡張だから無理言うな
と言うかIntelが自分の財産捨ててAMDに献上する未来なんか無い >>694
>Intelの顧客がそれを求めてたからこそIntelがそれに応えただけでは？
“A LOT OF TIMES, PEOPLE DON’T KNOW WHAT THEY WANT UNTIL YOU IT TO THEM.”, Steve Jobs
何が「真に顧客に必要」だったかわ歴史と Apple が証明したす 犬の糞を積み重ねたような醜悪なOSが無けりゃMac買っても良いけど >>693
mac界隈とAndroid界隈は昔から旧世代切り捨て方針だし
32bitが捨てられるのも当たり前な気がする >>699
ソレ、>>469とか>>696のコトすか(笑)
も一つプレゼントしておくす
「私がかなたを見渡せたのだとしたら、それは巨人の肩の上に乗っていたからです。」、アイザック・ニュートン
そしてこの文言も実わ古典からの引用だったという話も。。。
https://crd.ndl.go.jp/reference/modules/d3ndlcrdentry/index.php?page=ref_view&;id=1000151707 ニュートンは万有引力を発見した
ジョブズといえばiPhoneだよな
MACオタ、おまえは何か時代を創るような発想ある？ >>698
単純に「当然」と切り捨てるのも愚かな思考で、移行に当たっては段階的かつ説明を尽くすコトが非常に重要す。
今回の件に関して言えば既に3年前の時点で特権モード(OSレベル)の AArch32 を廃し、完全移行の予告もしていたす。
“Arm emits Cortex-A76 – its first 64-bit-only CPU core (in kernel mode)”
https://www.theregister.com/2018/05/31/arm_cortex_a76/
ーーー
Going fully 64-bit-only – for both apps and operating systems – is "the obvious next step," Peter Greenhalgh, Arm's veep of technology, told The Register, but stressed this will "take a little longer."
ーーー
公式筋でも2022のロードマップとして予告されているすけど、前倒しになったのわ顧客の反応が良かったのだと思われるす
https://www.arm.com/company/news/2020/10/pushing-the-boundaries-of-performance-and-security-to-unleash-the-power-of-64-bit-computing
ーーー
- Starting with Arm’s 2022 IP, all future Cortex-A “big” cores will only support 64-bit
ーーー 泥はオンラインアプリがメインでしかもそのほとんどが無料という特異性からアプリの資産価値が低く互換性があまり問題にならない。
DOSから続くパッケージソフト、さらにカスタムメイドソフトを扱うWindowsPCを同列に語っちゃいかん。 >>690
ARMの場合、チップメーカーが受け取るのは論理設計だけでは?
AppleはISAだけで、コア自体は自社開発だと思われ。 Androidは殆どのアプリがVMだってことの方が大きな理由でしょ >>703
つまりカスタムメイドが遊べるのはWindwsだけ >>634
IPはRISC-Vでいいけどプロセスはどうすんだ… >>639
案外日本のエロゲーとかギャルゲーも海外では需要があるっぽいよ
タイとかベトナムとか ネコぱらは米中で売れたそうな
>>707
一応コテハン氏が答えているが、最先端製品は手がけられないだろうな ボリュームゾーンは、コストの安い二周遅れくらいのプロセスを使ってるけどハイエンドはなあ。
シャオミは許されて、Huaweiが許されないのはそれだけ脅威だったんだろう。 >>707
訂正。>>642 に Huawei / HiSilicon が使える SMIC の話も書いたす >>710
余談だが
>シャオミは許されて、Huaweiが許されないのはそれだけ脅威だったんだろう。
GoogleChrormの英語翻訳だと
その下りが消えて見れなくなる
日本語表記のままだと表示されるけど
何かあるな、単なる翻訳ミスじゃなく
何かしら中国側の圧力があったかと SMICは7ナノまでいける、12nmは十分出来てる、と言うはいうだろうけれど、安定して大量出荷できる話を鵜呑みにはできないな。
Xiaomiは基地局作っていないからってのも大きいと思うが、端末にプリインのアプリの行儀の悪さやスマホの出来はHuaweiの方が3-5倍はマシだったと思う。
プリインアプリが広告出してくるとかビビるわ、Xiaomi。使ってるけど。 >>703
ドロに限らず母艦があるものはビルドし直せばいいけれど、
x86はそうであったら困るというか、そう言うイメージ(必ずしも正しくはないんだろうけれど） 後藤弘茂さんの記事更新されないあとどこを見たらいいのか分からん >>714
>安定して大量出荷できる話を鵜呑みにはできないな。
2021Q1 の会計報告で利益が前年同期比22%上がってる(同時期の TSMC の伸びわ 16.7%) とのコトすから、現行の 14-nm FinFET プロセスがうまくいってるのわ嘘でわ無いと思われるす
https://finance.yahoo.com/news/smic-reports-2021-first-quarter-123800360.html
https://www.equalocean.com/news/2021041616174 14nmと7nmの差は大きいだろう。
でも14nmあればクソダサの激安スマホくらいはまだ作れる
あの業界高級機種は常に最先端だけど低級機種は28nmを何年も引っ張り続けてた世界だからね 忘れちゃならんのはGFは一応12nmと言ってる。
GFを越えられるのかどうかはひとつのポイントだろうと思う。逆に、GF並にはできるものと思われる。 >>720
今時プロセスの「数字」より FinFET とか GAA とかのトランジスタ構造を示すキーワードを重視すべきかと思うす そう言えば >>315 の情報でわ来月にも 12-nm プロセスで製造された龍芯 3A5000 / 3C5000 の御披露目があるという話すから、中国の最新半導体製造プロセスの状況も垣間見れるかもしれないす >>678
コンパイラか何かAVX-512が必須になるとか何とか AVX512はmask/gather/scatterのハードウェアが必要になって単なる512bit化で済まないのがハードルの高さになっている。AVXの256bit回路を2回回せば済むならATOMにもAVX512が実装されてる。 >>728
リンク先の記事を理解してるすか？
ーーー
Huawei is a major customer for SMIC and generates ### 20% of the foundry’s revenue ###, according to an analysis from Bernstein research.
ーーー
そもそも SMIC の最先端半導体工場が大陸にある以上、Huawei と関係なく米国の嫌がらせから逃れられないす
https://www.smics.com/en/site/technology_advanced_14
ーーー
14nm
SMIC has made a breakthrough in the 1st generation FinFET technology and entered mass production in Q4 of 2019, which represents the most advanced level of independent R&D of IC manufacturing technology ### in mainland China. ###
ーーー
強調部わ私が入れたす >>729
Atomって128bitSIMDだと思うから4回かな >>730
そりゃあ差し止められる前の話だからね
今の所はSMICはアメリカの要請には従ってるみたいだよ
ぶっちゃけ諦めて国内全振りした方がいいと思うけどHuaweiにとってはあてにできる相手じゃない >>733
利益の20%を占める顧客を失って年率20%を越える成長すか(笑) >>735
リンク先の中身を読んでいるとわ思えないす
ーーー
米国政府は、Huawei向けの半導体の出荷を全面的には禁止しておらず、各半導体メーカーと個別交渉でライセンスを発行しているが、そのライセンス内容については、米商務省も半導体企業側も公表していない。
ーーー
ちなみに >>728 で紹介されているロイターの記事わ SMIC がこの申請を行なった。。。という内容す >>736
それTSMCと条件変わらないですよね？ TSMCと中国企業を絶ちきることは
逆に中国の台湾進攻のきっかけになりはしないかと
それが狙いなのかもしれないけど >>739
まあそういう見方もあるな
ただあんま考えなしに気持ちいいことやってるだけかもしれんけど
ペンタゴンとしては台湾進攻の引き金になりかねないから危険状態は避けたいんだけど、
商務省の職員達が現実を見てないせい（まだアメリカアズナンバーワンで頭の中が止まってる）で‥‥
て話は去年記事で出てきてた 単純に製造業だけみても、アメリカアズナンバーワンだった時代って全然古い話でもないけどな。
今は流石にどうなのかわからんけど、ジャパン・アズ・ナンバーワンの時代でも米の方が製造業は巨大だった。
今はイノベーションであの超大国支えてるんだろうが、これで製造業中国に投げて、
中国と対決になった場合どうなるのかわからん。
もうWTOなくして製造業自国に引き戻した方が、というのは前大統領の主張だが。 自国へ引き戻そうにも、もう熟練工業者の供給がなくなってるんで
まあ難しい
あと工場に必須な巨大なインフラ整備も全然出来てないしね
カリフォルニア高速鉄道が無期限延期になってるのをみるに、多分もう人もモノもなんもかんも足りないんだと思う 制度の低い熟練工を必要としないものなら作れるさ
しかし、熟練工は、ドイツや日本、アメリカしか存在できない 台湾には目視でチップのゴミを取り除く工員がいるらしいぞ。 >>744
>熟練工は、ドイツや日本、アメリカしか存在できない
どこか異世界の日本から転生してきた方とお見受けするす。
企業の現業部門わ雇用の安定を失い、労働組合わ企業単位のために職能別・産業別労組の様な職業訓練機能を持たない現代日本わ熟練工が存在できない社会の一例す どこの異世界転生かと思われる位、健固なキャラ設定の御仁が何を仰る。 ZEN2で十分なんだよなぁ別に。
性能が高く格安なのが存在するのに、高いかね出してPC用CPU買わないといけないのが
萎えるようになってしまった・・・ COMPUTEX Taipei に合わせた Intel の新製品説明会の話
https://pc.watch.impress.co.jp/docs/news/1328022.html
ーーー
最近Intelが米国で行なっているPCとM1 Macとの比較などに関して繰り返した。
その上で、PC側の大きなアドバンテージとしてシュラウド氏が主張したのはゲームタイトルの充実度の違いだ。
ーーー
昔、「Macはオモチャ」という言説で Apple を叩いてた自称「詳しい」ヒト達わ何を思うすかね(笑)
https://anond.hatelabo.jp/20140918115928
ーーー
というかMacとかのオモチャは実用性無さすぎ
商用で使える代物じゃない
ーーー
https://humanist.kdl.kcl.ac.uk/Archives/Converted_Text/humanist.1990-1991.txt
ーーー
Ms. Halio's thesis, condensed and slightly simplified, is that students consider Macintosh computers to be toys, and use them to produce sloppy treatments of inane topics, while their peers who use IBM machines turn in papers at an altogether superior level of content, spelling, grammar, and style.
ーーー Macがオモチャかどうかはともかく、現代ITだとgit bashとDockerとWSLを入れないと何も出来ないからなWindows。逆にMacでもVS Code入れないでSublimeとかAtomとか使ってる人は偏屈。
Docker使う場合にLinuxにおんぶに抱っこはどちらも一緒 >>750
その手の意見を最近耳にするすけど、”Docker” という言葉だけ知っててコンテナってモノを理解してないと思うす
https://www.redhat.com/ja/topics/containers/whats-a-linux-container
ーーー
コンテナは同じオペレーティングシステム・カーネルを共有し、アプリケーション・プロセスをシステムの他の部分から独立させます。たとえば、ARM Linux システムは ARM Linux コンテナを実行し、x86 Linux システムは x86 Linux コンテナを実行します。また x86 Windows システムは x86 Windows コンテナを実行します。
ーーー
macOS のカーネルわ linux と別物すから、linux コンテナを動かすのわ単なる仮想化す つくばの産総研内に TSMC の日本拠点を設けて BEOL の研究を行うんだとか
https://www.aist.go.jp/aist_j/news/pr20210531_2.html
ーーー
Taiwan Semiconductor Manufacturing Company, Ltd.（以下「TSMC」という）ジャパン3DIC研究開発センター（株）（以下「3DICセンター」という）が実施する研究開発の中で、同社と3DIC実装のための新材料・新プロセス技術の開発に関する共同研究を実施します。3DICセンターは、産総研および国内企業の材料・プロセス技術を評価・検証する研究開発用パイロットラインを、産総研つくば西事業所の高機能IoTデバイス研究開発棟に構築します。
ーーー
日経記事の報道によると総事業費370億円の半額を経産省が負担するとのことす >>751
Docker使う場合にLinuxにおんぶに抱っこはどちらも一緒
なのは事実だよね >>753
llight-weight じゃ無くても良いという趣味ならご自由にとしか
純正の macOS の機能で環境を切り替えたいのならば Sandbox を使えば良いのでわ？という意見もあるす
https://www.karltarvas.com/2020/10/25/macos-app-sandboxing-via-sandbox-exec.html
納入先の環境に合わせるのが主目的であれば VM で良いし MacOSなんかじゃとてもじゃないけどサーバー出来ないからね。しかたないね EKSとかLambdaのコンテナデプロイなら必然とLinuxになるだろという。WindowsとかMacを本番環境にするとか相当マゾいよ >>757
もちろんバックが Microsoft すから
https://forest.watch.impress.co.jp/docs/news/752102.html
ーーー
なかでも注目の機能は、“Ubuntu on Windows”と呼ばれる機能だろう。これはLinuxディストリビューション「Ubuntu」を開発する英Canonical社とMicrosoftが共同で開発した機能で、「Ubuntu」の「bash」シェルをWindows 10で実行することができる。仮想化技術などを用いて実行するのではなく、システムコールをリアルタイムで変換してネイティブ実行するのが特徴で、「Ubuntu」向けのバイナリをそのまま動作させることができる。
ーーー MACオタのようなタイプは議論をすると見せかけて、自分の苦手な内容は突っ込まれても徹底して無視し、得意な内容だけはネチネチと執拗に粘着する。そして酷く的外れな事を言い出して話をはぐらかす。
このような自己中心的な性格が5chで長くコテハンをやるコツである。 ｵﾀ氏の中の人が例えば神たま的な人だったらｻｰｾﾝwとか思ったけどまあ多分違うんだろうな。 >>760
>自分の苦手な内容は突っ込まれても徹底して無視し、
知りもしないコトを語るヒトの方が迷惑だと思うす。議論の相手以外の読者もいるすから
>そして酷く的外れな事を言い出して話をはぐらかす。
正しく訂正いただければ感謝するす。私もまた読者の一人なので
でも正しいなりのソースくらいわ付けていただきたいすね(笑) もう少し言わせていただくと、一介の壺の名無しにしか過ぎない私に事実を指摘されてやり込められる様なヒトわ、例え匿名掲示板だろうと公共の場で語るべきで無いす
嘘・デマ・誤った知識わ社会を腐らせる毒す
議論のつもりなら勝ち負けでなく、お互いに新しい知見を紹介し合う様なモノであるべきかと >>764
その通りす。そして今 Intel がビジネス分野で確固たる地位を築いた Apple に対して「うちのオモチャ屋の方が繁盛してる」とマウント取りに来てる。。。という話に抱いた感慨が >>749 す 滑ったネタを詳細に説明しだすのはゆとりのない証拠。今日はゆっくり寝なよ まだMACヲタを相手にする奴がこの板にいるんか？
AppleがPPC捨てるまで如何にPPCがx86より優れているかって散々喧伝してたデマ吐きなのにな
IntelMacになって涙目敗走した癖に
最近またAppleが調子に乗ってるから戻って来たの？
Appleの威を借りてるだけじゃん まあ２ちゃんねる設立時から20年以上同じ様な書き込みを続けているすからこういう頭のおかしい追っかけもいるすけど、
>>768
>AppleがPPC捨てるまで如何にPPCがx86より優れているかって散々喧伝してたデマ吐きなのにな
むしろ Apple の Intel 移行の後にここ自作板で POWER / PowerPC の歴史を伝え続けていたコトわ皆さんの知る通りす まあPowerPCは今やAppleよりもBAEシステムズ マジギレされてて草
団子にも言える事だが実力のある2chコテハンはmixi辺りからだんだん外に出て行ったしな
未だに名無し相手にマウント取るぐらいしか能がないからいつまでも2chに拘泥するんだよ
逆に20年何してたの？お前？
一家言あるならとっくに大原、後藤追い越してただろうに
深田とか言う怪しいネェちゃんが蔓延るのなんとかしろよw 名言をよく引用してたみたいだけど、偉人に匹敵する社会貢献もせずに他人を従わせるとか納得させるのってサムいからやめな？ >>772
>名言をよく引用してたみたいだけど
コレわごく最近始めたす。
本来格言の使い方って>>700で紹介したニュートンの書簡の様に、教養として引用を示さずに使うのが粋なやり方す。
しかし最近見かける IT 関連のヒトの老若問わない無教養さを見るに付けて、こういうネタも書く様にしてるす
過去ー殊に過去の失敗の記録ーを知るコトわ未来の成功に必要というのが私の確信す 現役じゃない人は何となくすぐ分かる。何ならまだ団子の方がまともな事言ってた感すらある 名言を引用すると伊沢みたいに事実と反して薄っぺらに捉えられるから止めといた方がいい。 >>774
みんな叩きまくっていたすけど、団子さんのカキコミで自身の知見から書いてた部分は参考になる良いモノだったす。
彼の問題わ、
・対話相手と知識ベースが異なるコトを理解できないため必要な説明が足りない事、
・その割に自分が深く知らないコトまで書く→その結果トンデモ論の披露に陥る事
そして
・自分の知っているコトを知らない人々がバカに見えるので、反論に対して罵倒しまくる
という典型的エコチャンバーに陥った事かと >>775
>名言を引用すると伊沢みたいに事実と反して薄っぺらに
その伊沢氏を私わ寡聞にして知らないので、プロセッサアーキテクトとして有名な方なら不明を恥じるばかりす。
そうで無いとすればあなたわエコーチャンバーに陥っており、対話相手が不明な匿名掲示板の類での発言に向かない可能性が高いかと >>776
じゃあ言動パターン的にはお友達じゃないか
そして団子は一応現役感だけはあったんだよね >>778-779
私としてわ彼の毒舌には期待するところも多かったす。
この手の掲示板の通例としてトンデモ説の披露だけが目的で対話ができないヒトが現れるすから。
辛口コメント無しで馴れ合いに陥った掲示板は死ぬと思うす。とわ言え自分でやるのも面倒だし(笑) >>778-779
ちなみに私のカキコミで不明点があれば遠慮なく説明していただいたいす。
公的な意見表明に対する responsibility とわそう言ったモノすから
昨今流行りのマウント目的のシーライオニングわ勘弁して欲しいすけど。。。
https://www.jijitsu.net/entry/sealioning-gogen-manga >>780
団子と同一人物説を疑われた時に散々貶してなかったっけ。四面楚歌になったら急に持ち上げるんだ >>782
コレ読んで叩いていたと称するなら、もはや会話が通じないと判断するしか無いす
「Intelの次世代技術について語ろう 90」より
ーーー
765 ：MACオタ＞団子 さん：2017/08/07(月) 17:39:31.56 ID:KjugqrDn.net
>>355
>ついでに言えば俺は自分の過去の発言よりも金に忠実だ
売り言葉に買い言葉なんだとは思うすけど、コレはいただけないす。前提となるソースにも推論の展開にも問題がないと信じているなら、結果が的中しなくても恥ずかしいことでは無いすよ。
叩きのネタにされてる Zen については David Kanter 氏だって団子さんと似た様な予測を公開しているし、
http://www.linleygroup.com/mpr/article.php?id=11666
bulldozer の時に AMD のマーケティング担当者 John Fruehe が各地の掲示板でホラを吹きまくった事例とは大きく異なると思うす。
こう言っちゃ何すけど、「予想より性能が上がった」と主張する AMD のマーケティングは自社のシミュレータは糞と言っているに等しいすから、Fruehe 時代あまり変わってなさそうな危うさを感じるす。
ーーー
いまでも2ちゃんねるSCで読めるす 質問ばかりでウゼェってなったら、うぜえわ、って言ってもいいんだよ。
わざわざ引用しなくても。 >>784
そこはイマドキ風に「うっぜえわ！」にして欲しかったっすw >>749
海外でのPCゲームの位置づけは
日本で考えられるようなゲーム
=玩具ではなく、
競技制と高い思考力を求められる
大人の娯楽の扱い
だからこそ、E-Sportsが盛り上がってる >>786
わからんではないが、要するに娯楽だろう
大人のおもちゃ、というと別の意味が発生するけど。 TigerLakeのデスクトップ版が出るみたいだね
TDP65W
最上位の11900KBでFCBGA1787
ベース3,3Ghz/最高5.3Ghz 8Core/16T L3-24MB
自作向けには出回らないだろうけど、BTOならこのCPU選べるかな？
今のRocketも本来ならこれと同じ10nmで出る予定だったもんな https://pc.watch.impress.co.jp/docs/2006/1002/kaigai306.htm
Core2発表時の記事
昔のジョン・ヘネシー「x86ではCPIを2以下にできない」
だが当時486の設計に携わっていたゲルシンガーは486でCPI
1,8を達成できるのを知ってたと
でも486でのCPI1.8って限られた条件下とかじゃないの？
Pentiumのスーパースカラは制約があって、実質IPC1,5って
とこだったらしいけど。 >>789
IPC の概念わテストすべきプログラムあってのモノすから、何らかのベンチマークで確認した筈す。
80486 の開発時にはまだ SPEC CPU Benchmark も存在せずベンチマーク自体の研究も進んでいなかったとわ言え、Dhrystone あたりをアセンブラで直接最適化するとかして調べたのでわないすかね？ 低いほうがいいって話みたいだから、
x86命令をCPU内部で解体する仕組みのことをいってるんじゃない IPCでいえばk8ですら実質IPCは2.2ぐらいじゃなかったっけ？
たるさんがなんか書いてたような気が・・ >>791
失礼しました。確かに IPC と CPI が混じって話が進行してるす
IPC = 1/CPI
という関係で、
- IPC: larger is better
- CPI: smaller is better
と認識して読んで欲しいす 初期のRISCの考えは「命令を簡素にして実行サイクル(CPI)を下げ性能を向上
させる」ってことだからね。
複雑な処理も簡単な命令を何度も高速に実行すればx86より速くなると
そして、実際に初期のRISCは同世代のx86より速かった RISCはパイプラインストールが少なくなるよう命令と実行条件を設定してスループットを上げただけでクロックそのものは高くないぞ。alphaまで行くとクロック上がってるがあれは特殊だし。 >>792
たるさん懐かしい
悪名高いNetBurstの象徴トレースキャッシュ復活予測は見事だった
今やハイエンドCPUはトレースキャッシュが当たり前
たるさん自身も復活してほしい >>796
>悪名高いNetBurstの象徴トレースキャッシュ復活予測は見事だった
uops レベルの L0 命令キャッシュわ採用されても、分岐を展開するトレースキャッシュて P4 以降どこかで採用されてたすか？ RISCはとうの昔にオワコン
命令の中身にこそトランジスタを割くべきで
実際x86もARMも命令はどんどんリッチになっている 富士通の偉い人がx86でもARMでもどっちでも良かった
ライセンスの問題でARMになったって言ってたしな >>799
>富士通の偉い人がx86でもARMでもどっちでも良かった
ソースがあるなら教えていただきたいモノす
常識があるなら Intel が新規に x86 ライセンスを出す訳が無いと理解してる筈なんすけど。。。 >>798
そうなったのも。数億以上のトランジスタを
詰め込めるようになったからできた
では、RISCの初期にヘネパタの2人は
このことを予測できなかったと？ できなかったんじゃなくてしなかったんだろ
先のことまで考えてたら遅延スロットなんて
採用しない 富士通が悩んでたのはないARMかSPARKじゃないの SPARKじゃなくてSPARC
当然知っててソースを要求してるし常識とか書いてる
MACオタはそんな人 命令がリッチなのと命令が複雑なのとでは。、違うような
命令がリッチ⇒SIMDなどで命令数が増えた状態
命令が複雑⇒一つの命令が多機能で複雑
RISCが登場した背景に「多機能で複雑な命令は実際に使用されないことが
多く無駄であった」というのがある。 いや、広く使われてるアーキでどっちが良いか見たいな検討したらしいけどライセンスの都合でARMにしたって
富嶽が稼働開始した時のテレビかなんかの取材に答えてたと記憶してる >>806
俺も何かで読んだ記憶があるが、どこだったかな >>809
会議のプレゼンで比較リストに併記された程度かと。
この記事の様に実際に実機やシミュレータを使った性能評価わ SPARC と ARM でしか行っていないす。他の ISA を検討したと言っても当て馬扱いであったと思われるす
https://news.mynavi.jp/article/coolchips24_fugaku-3/
https://news.mynavi.jp/article/coolchips24_fugaku-3/images/014.jpg
ちなみに世の中に研究用 x86 シミュレータわ沢山あるす。
複数の x86 シミュレータを比較した論文見つけたんでご参考までに
https://scholarworks.wmich.edu/cgi/viewcontent.cgi?article=1000&;context=casrl_reports まあ何にせよx86が採用されるわけはなかった。
検討は初期にはしただろうが、立ち入った検討まで行ったかはよくわからん。
こんなところだろう。 ヘネパタの2人も、将来的にプロセス微細化の進歩で億単位の
トランジスタ詰めるぐらいは予測してただろうけど、
おそらくは、、
「Riscは命令が単純⇒実際の論理回路を単純化しやすい⇒
そのため将来的に大量のトランジスタを詰める時代が
くれば、より多くの演算器やスーパースカラのような
高速化機構が詰めるようになる。
当然、x86はじめとするCisc陣営も同じような手段をとるが
命令が複雑なために論理回路が複雑となり、
「RISCと同等のパフォーマンスを出すためには。RISCより多くの
トランジスタを詰めなければならなく、製造コストと消費電力で
不利になりRISCに後れをとると」
こう予測してたかも
現実はボリュームゾーンのある分野で古典的なRISCが採用されずに
PowerやSparcのように一部のハイエンド鯖だけになったが
これらのRISCがx86と同等のプロセスが使えて、デスクトップと
モバイルで広く普及してたら、今のIntel/AMD/ARMよりパフォーマンスの
高いハードウェアを一般ユーザーが使っていた可能性もある 例えば、Core-i7 860 LynFieldとSparc64-Ⅶ
登場時期は同じぐらいだが、860が45nmなのに対し64-Ⅶは65nmと
プロセス面ではSpaarc64-Ⅶｈが後れを取ってるが、
「コア数とベースクロック、スレッド機構の搭載。、その他
ミドル以上のCPUにある鯖用の機構はi7-860と同様なレベルで
搭載している」
演算性能もLimPackのベンチでi7-860でおとるものの倍以上の
大差があるわけでもない、
そう、プロセスで後れと取っていてもある程度互角の性能を
有してるのは「RISCのため、論理回路を単純にできるので
詰めこめるトランジスタ数でx86より少なくてても、同等の
パフォーマンスを出せるという証拠だな」 京のCPU
45nm トランジスタ数7億6000万素子と
Core-i7 860の45nm 素子数7億7400万とほぼ同等だが
サイズは22.7mm*22.6mmとi7-860の37.5mm*37.5mｍより
小さくて、コア数も倍の8コア
x86と同じプロセス、同じ素子数でx86より小さくできてコア数も
多くできたのも「Riscが故の命令が単純⇒論理回路を単純化できる
⇒x86と同じプロセスならばより多くのコアが詰めるという
証拠だな」 富士通じゃなくて理研の人だったのか
他の話と混同してたようだスマンね
間違ってはいたけど嘘つきにならなくて良かった
ありがとう
↓ここに出てくるマイクロアーキテクチャの説明と富岳の件をごちゃごちゃにしてた
https://blog.global.fujitsu.com/jp/2016-08-23/01/
まあタバコ部屋でする
理研「x86で出来ますか？」
F2「ウチのマイクロアーキは優秀です。メインフレームもsparcも同じ奴でやってますから。後は出入口を変えるだけです」
F「まあx86はライセンスがアレですから」
理「ですよね」
「ガハハ」
こんなやり取りレベルだろうね RISCといってもいろいろでMIPSやSPARCはワンチップ32bitプロセッサが実用化できるようになった頃の環境に合わせてかなり最適化されていて瞬間的に高い能力を発揮したものの後が続かなかった。
その最たる物が浅いシングルスカラパイプラインに特化した遅延分岐であり拡張性に乏しい命令コード割り当てでありレジスタウィンドウである。 AMDがチップレットにSRAM積層して15%ゲーム性能が伸びたと言ってるけど、キャッシュ容量ってそんなに効果あったんやな。増やしても頭打ちかと思ってた eDRAMでキャッシュ盛り盛りだったPOWERとかIntelも128MBのL4とかやってたのにな
SRAMとeDRAMとじゃ特性が異なるだろうけど たまたまワークロードがキャッシュに収まるサイズのゲームを使ったアムド伝統の特定ベンチだよ。 キャッシュが多いのはいい事だデスクトップPCでは特に >>817
8コアがフル稼働するようなアプリ（ゲームなどに限る）だと
全コアがキャッシュを潰しあうから効果的 >>821
スパコンとかサーバでも効果発揮しそうね >>819
>たまたまワークロードがキャッシュに収まるサイズのゲーム
最近のゲームって総容量数十GBあるんじゃないすか？
とてもキャッシュに収まるとわ思えない様な大量のモデルを取っ替え引っ換えしながら画面描画してそうなので、むしろキャッシュ容量が効かない例の様に思われるす
メモリを喰わない n-body の粒子系計算なんかわ 40-50% くらい性能上がりそうな気がするので実物が楽しみす。
ダイ面積を占める割に発熱が少なめのキャッシュのみ積層するというのも賢いやり方だと思うす >>823
そもそも数十Gあるゲームでも数十G一気に読み込んでるわけじゃないし >>824
現代のゲームわこんなコトになってるらしいす
https://www.techspot.com/news/89846-game-developer-created-scene-dog-10-billion-polygons.html
ーーー
Once the 10 million polygon model was loaded into Unreal Engine 5, the developer used Nanite meshes to make 1000 instances of the model, creating a 10 billion polygon scene. As seen in the video, the engine did not struggle, running the scene at 60FPS at all times.
ーーー
100億ポリゴンのシーンわキャッシュに収まらないと思うすけど。。。 キャッシュへ強制的にロードする命令があるってことの反意を理解してなくて草
コード書いたこともないのにcpuアーキテクチャとか語る門前小僧だな。 >>815
>F2「ウチのマイクロアーキは優秀です。メインフレームもsparcも同じ奴でやってますから。後は出入口を変えるだけです」
良い気分で日本アゲしてるところ申し訳ないと思うすけど、コア設計という意味での A64FX のマイクロアーキテクチャの出来わボトルネックが多く、さほど複雑じゃないコードでも期待した性能が出なくて苦しんでいるヒト多い模様す
牧野教授の「スーパーコンピューティングの将来」の 147, 149-150とか。。。
富岳の成功は arm ISA の採用、SVE の企画と時流に乗った AI 処理向けデータ型のサポート、高速／小容量の HBM に限定したメモリ構成、専用インタコネクト、といった設計上の基本方針の正しさによるモノで、細かい中身の出来わ専業プロセッサベンダである intel や AMD に比べると見劣りする様す。
SUN とか IBM とかのシステム屋さんのプロセッサにわ良くある話かと。
そういう意味でわ SVE も早い段階で専門家である ARM の監修が入って SVE2 として標準規格に盛り込まれたのわ幸せなコトだったと思うす ほぼすべてのジオメトリ情報はGPUボード側にあるんとちゃうんか 普通に考えて数年スパンでプロセッサ出してる会社が1年区切りで狂ったようにプロセッサ出し続けてる会社に勝てるわけねぇんよ そりゃ視点が違うわな。長年の資産とかステークスホルダーに縛られた企業が革新的な物を生み出せたかよ。
出したくても株主の手前出せない旨、インテルジャパンの人がソフバンのmmx解説本にコメント出してた。
アホな東大の教授っぽい人がベクトル型スパコンなんて時代遅れだ、とか言ってたが、なんの事はない、スカラ型はベクトル型に方程式の演算で絶対勝てなかったからSIMDを取り込んだに過ぎない。 他を追い抜く努力はするが、抜かれそうになるまで何もしない、ってのがMBA取ってる人達の考え。
インテルもそのまんま。
6段パイプラインとかほざいてても何も変わっちゃいない。u,vの二つがあるだけ。 >>827
お前さ毎回毎回失礼すぎるんだよ
枝葉に噛み付いて揚げ足取りばっかりしやがって
間違っててすいませんでしたぐらい言えないの？ MACオタなんて常にこんなもんよ。
まともな人間が長年5chでコテハンなんて出来るわけが無い。頭おかしいのよ >>833
確か、リアルだと結構な歳の人と
2chであった覚えが、正直、いい歳して
痛い人かとMACオタ >>833
まあMACヲタに向けてって言うよりこのスレにいるヲタを知らない人に向けて言ってるようなもんだから
しかし、こんな感じだろうねえって出したお人形遊びの一節に「日本上げして～」とか噛み付く所が拗らせ過ぎてて心底気持ち悪い
日本凄いなんて一言も言ってないのにな
団子も大概だったがあっちは昔ちゃんとコード書いてたしなあ
現場を離れたのか知らんがだんだんおかしくなって行ったような >>829
いや勝てる必要ないから富士通はあんなんやってるんだよ。
SIMDとマルチコアで性能稼ぐのに割り切ってる
一応アウトオブオーダーという事だがね。 >>829 >>836
富士通は数年おきだが、同じ年代のx86でSparc64に勝てるかと言えば
微妙だな。
現行は2017年のSparc64-Ⅻだが。同年代のintel/AMDで勝てるような
性能じゃない。
おまけにプロセスはx86より古いが4Ghz越えの動作クロック出せる マルチコア前提にそこそこの規模のコアを数多く並べるアーキテクチャとシングルコアに勝負をかけたものを少数並べるアーキテクチャを比べても何にもならない。 >>837
>富士通は数年おきだが、同じ年代のx86でSparc64に勝てるかと言えば微妙だな。
x86 の圧勝かと。例えば 2011Q1の段階で、SPARC64 わ1年前の Xeon に2倍の差をつけられているす
■SPEC CINT2006 Base
SPARC64 VII+/2.86GHz/4core/1chip: 14.6
Xeon L3426/1.86GHz/4core/1chip: 28.2
https://www.spec.org/cpu2006/results/res2011q2/cpu2006-20110328-15288.html
https://www.spec.org/cpu2006/results/res2010q1/cpu2006-20100118-09380.html >>839 の比較をもう少し新しい世代で。
20nmプロセスの SPARC64 XII と 22nm の Haswell Xeon の比較になるすけど、この世代の SPARC64 わ 8-thread/core の大規模 SMT 設計の上、富士通わ SPEC に rate の値しか登録していないのでコア性能を比べるのが難しいす。Xeon 側わ2年も前のモデルという問題も
それでも条件が近い結果を探すとこうなるす。Xeon の4倍の大規模 SMT に費やしたトランジスタ数が報われているとわ言い難いかと。。。
■ SPEC CPU2017INTrate_base
- SPARC64 XII/3.2GHz/6core/1chip/48thread: 354
- Xeon E5-1650v3/3.5GHz(3.8GHz turbo)/6core/1chip/12thread: 333
https://www.spec.org/cpu2006/results/res2017q3/cpu2006-20170705-47630.html
https://www.spec.org/cpu2006/results/res2015q2/cpu2006-20150615-36790.html >>841 ベンチマーク名を間違えたす
誤) ■ SPEC CPU2017INTrate_base
正) ■SPEC CINT_rate2006 Base
最初に SPEC CPU2017 で探したら Xeon v4 以降の結果しか見つからなかったので >>841 の比較すけど SPARC64 XII と Haswell Xeon のトランジスタ数の比較も併記しておくす
SPARC64 XII わ 12-core のダイしか存在しないので、リンクしたベンチマークの測定条件は半分殺してのモノす
近年の Xeon わコア数のグレードごとに LCC/MCC/HCC の3種類のダイが存在するすけど、6~12-core の MCC の値を書いておくす
- SPARC64 XII:
795mm2 die, 5.45B transistors
https://www.fujitsu.com/ru/Images/c120-e690-12en.pdf
- Haswell-EP (MCC):
492mm2 die, 3.84B transistors
https://www.anandtech.com/show/8730/intel-haswellep-xeon-14-core-review-e52695-v3-and-e52697-v3 >>749
M1の場合はCPUよりも設置場所に依存してるんじゃなかろうか
だってCPUの隣にメモリだろ？全ての状況をAMDやインテルと同じにしないとCPU単体の比較はできないと思うけど >>844
純粋にコア性能を比較したいという観点でわ その通りすけど、M1 わ DRAM までパッケージ内に取り込んだ事そのものがポイントだと思うす。
奇しくも富士通が A64FX で同様に HBM を取り込んだ様に。。。
https://17inch.c.blog.ss-blog.jp/_images/blog/_1b0/17inch/A64FX_M1.jpg >>844
M1のはまだ2D積層だから、実装面積削減には役に立ってるけど、性能的にはまったく寄与していないでしょ。
次のハイパフォーマンス寄りの後継機でTSV使うとか噂されてるね。 >>847
配線長が短くなる分レイテンシも下がるしエラーも減るだろうから全く寄与していないとは言い切れんぞ >>847
>M1のはまだ2D積層だから、実装面積削減には役に立ってるけど、性能的にはまったく寄与していないでしょ。
LPDDR4X わ DDR4 と比較して低電圧動作かつ高動作クロックなので性能／消費電力ともに大きく寄与するす
- 動作電圧: 1.2V → 0.6V
- クロック: up to 3,200MHz → 4,267MHz
どちらのメモリもサポートしてる Tiger Lake を使った性能比較わこちら
https://thehikaku.net/pc/other/21memory-ddr4.html そんなんおめー持ってんならベンチマーク取れば一発じゃん エラーとかはどうなんだろうか。
リーナスは全部ECCにしろとか言ってたけどオンパッケージだったら宇宙線影響とか低そう すわオヤジはまだ頓珍漢なことを言ってるんだな。絶対理系じゃねーな。
デジタル回路自体は電圧駆動であって、本来電力を消費しないように見える。
しかし、オン↔︎オフの過渡期に微量だが電流が流れるため、電力が消費される。
つまりオンオフの周波数が高いほどチリツモ的に電力が上がる。
こんな基礎など東芝とかのデータシートに普通に書いてあることだが、知らないから低電圧化と高クロックで性能向上、低消費電圧って表現を奇妙だと思わない。 eccが必要なのは省電力化の一環で動作電圧を下げた結果、ノイズマージンが下がったところから来てる。
宇宙線に対抗する術とかいくつも論文はでていると思うが、手っ取り速いのはチップを小さく作る事。
的が小さくなれば、宇宙線が当たる確率が下がる。 >>855
あー、なるほど
となるとオンパッケージで配線短くなって
拾う可能性が多少下がるとしても、対策手法としては適切じゃないってなるかね。 >>850
それは単にLPDDR4X-4266が速えってだけの話だろ。
SiPと基板実装では違うという根拠を出してくれ。ググるの得意だろ?
消費電力とエラーレイトに関しては、まあ少しは違うかもというのは受け入れるが。
同じベンチマークソフトで、同じ規格のメモリでM1とTigerlakeを比較している記事は未だに見つけられないでいる。
tabkul.com/?p=234593
たぶん、実効値はこんなもんで、変わらないと思うぞ。 わりと構成で劇的に速度が変わったりするからわからんのう
一つ言えることはx64やG5のような驚きが無いこと アセットの状態で累計100億ポリゴン相当のシーンがフレームバッファの描画時にLODなしで100億ポリゴンで描画されると信じてる時点でニワカでしかないのよなぁ。大本営発表でもそんな事は言ってない。
ラスタライザはポリゴンサイズがピクセルサイズ未満になると実用性を欠くほどのボトルネックになるため、100億はおろか、たかだか数メガピクセルの描画なら1億ポリゴンを大きく超えるシーンを出す時点でエンジンとしてゴミだし天下のEpicのUE5がそんな馬鹿な事はしない。
しかもオチは1000万ポリゴンのVBOに入った同じモデルを千個描画するだけという、アーリーZカリングで大半の処理がスキップされる内容であった。
しかも最近のゲームと何ら関係ない。
嘘はよくねーな。 >>854
これ釣りなんすかね(笑)
説明すら面倒なんで「半導体 消費電力 CV^2f」で検索して読んで欲しいす。電圧わ二乗で効くのでとても重要
あと高速バスわ終端での反射による信号波形の乱れを避けるために下図のターミネータが入るので容量負荷のみって訳でも無いコトも付記しておくす
https://www.macnica.co.jp/assets/mig/cfnet/article_image/article_header_library_119473_pic01__2.png >>828
今時の 3D ライブラリわ視点移動等による座標変換わ CPU 側でやると聞いているす。
例えば、
http://www.asahi-net.or.jp/~yw3t-trns/opengl/version/index.htm#3_0
ーーー
glFrustum, glLoadIdentity, glLoadMatrix, glLoadTransposeMatrix, glMatrixMode, glMultMatrix, glMultTransposeMatrix, glOrtho, glPopMatrix, glPushMatrix, glRotate, glScale, glTranslate は推奨されません。 シェーダで同等の処理を行って下さい。
ーーー
これラスタライズについて説明してくれていると思しき>>859さんへの返答にもなると思うす。
どなたか今時のゲーム等での 3D モデルの描画パイプラインの詳細を説明していただけると幸いす。GPU 側だけで完結してるすか？ 以前、どっかのCPU系のブログで今のCPUは除算器がなく
その理由の一つに「回路規模が大きくなりがちだから」と
あったけど、これってある意味じゃ「RISCな発想だよね」
元々RISCが出てきた背景に「複雑な命令だと回路の規模も
大きくなって、発熱や消費電力が大きくなりがち」というのが
あったし 究極のCISCとは内部でRISC命令に変換して実行など不可能な無限メモリ間接アドレッシングモードを持つものを言うのだよ。
極一部の命令にしかメモリ間接アドレッシングモードがないx64がCISCなどとはお笑いでしかない。 >>861
それ、レガシーOpenGLの固定機能関数は使わずシェーダーでやれって意味だぞw
わかる人間ならその化石みたいな関数見ただけで吐き出す。 >>863
Tron計画のCPUか
実際のとこのパフォーマンスがどの程度だったんだ？ なんでMACオタは自分が知らないことにまで、ググった知識でドヤれるの？ 昔の研究室系の科学技術やマルチメディア系のベンチ一覧を
見るとPentiuPro/PentiumⅡ/PentiumⅢの初期モデルでも
同世代のRisc勢と互角かそれ以上という事実
μopsとSimdのおかげだな。 >>869
逆にRISC勢がトップのAlpha出さないと
PentiumPro世代以降のx86に対抗できなかった PentumPro以降のx86に対して、RISC勢の優位性がなくなってきたことに
関して、ヘネシー&パターソンは何か論文でも出してる？ x86の性能が上がったのはPentium2から3にかけて猛烈な勢いでクロックが上がったからで、その原動力はマイクロアーキテクチャではなくてプロセス技術。
PentiumProから続くマイクロアーキテクチャは良くできてはいるが古い設計を引きずったMIPSやSPARCではなく新しいAlphaに手も足も出なかったのは事実。同じく新しいPowerPCにも負けている。 猛烈な物量と得られるスケールメリットに勝てんかった。。 https://hirosaki-u.ac.jp/wp-content/uploads/sites/5/2015/11/HIROIN_No14.pdf
90年代後半と思われる。
フラクタル画像マンデルブロのベンチ結果一覧
PA-7100LCのHPワークステーションを基準にして計測
最適化オプションでPemtium3/500mhzが基準機に対し15倍ほどの
パフォーマンスでPowerPC-G4/400mhzが17倍ほど高速 PA-8500/400MHzのHP-9000-3000ワークステーション
最適化なしだと7ぐらいだが最適化で32までベンチ結果が上がってるな >>864
>それ、レガシーOpenGLの固定機能関数は使わずシェーダーでやれって意味だぞw
とわ言え新しい OpenGL を使った開発わその噴飯モノ(笑)の関数を GLM とかのライブラリを使って単純に置き換えるコトを推奨しているす
https://glm.g-truc.net/0.9.1/api/a00003.html
ーーー
glRotate[fd]→glm::rotate
glScale[fd]→glm::scale
glTranslate[fd]→glm::translate
…
ーーー
そして GLM の実装わ下記の様に CPU で実行する模様す
https://glm.g-truc.net/0.9.2/api/a00002.html
ーーー
SIMD support
GLM provides some SIMD optimizations based on compiler intrinsics.
ーーー
結局、百万とか十億とかいう単位のモデルの座標データを管理してるのわ CPU 側というコトになるす。ゲームの場合に上記の様なライブラリを使うのわ悪いやり方なんすか？ PA-8500/8600が同年代のRiscだけでなくx86と比べても。トランジスタ素子数が
多く1億超えてるが(Pentium4で4000万台）
キャッシュがPA-8000/PA-7000より特に多いってわけでもないし、
分岐予測にトランジスタを使ってるのか？ RISCとCISCはネタとして語りやすいのはわかるけど、ちょっと引っ張りすぎでは…… >>877
外部チップだったキャッシュをダイに統合したからす
https://en.wikipedia.org/wiki/PA-8000
ーーー
The most notable improvements are the higher operating frequencies and the on-die integration of the primary caches.
ーーー >>876
GLMは(本来GPUで走らせる)GLSLのCPU実装なんだからそりゃCPUでやるでしょ。頑なに頂点シェーダーを使わずにレガシー機能を使いたいならCPU実装のライブラリに置き換えるなりしてね、なぜならOpenGLではそんなクソゴミ機能はdeprecatedになってるからって事だよ。そんな噴飯物な事はせずGPUで頂点シェーダー走らせるね普通は。
それらの関数がやることは頂点シェーダー内で自分で書く。そんなの15年前から常識。 PA-RISCって1次キャッシュがメガバイト級で2次3次は無しという他では見かけないキャッシュ構成だけど
何かメリットあったのかな CPUに近くて、高速なＬ１キャッシュが大容量ならL2/L3などいらない
むしろ邪魔って発想かと思う。PA-RISC
大容量なL1キャッシュのみにして、メモリー⇒L3⇒L2⇒L1と段階を踏むとこを
メモリー⇒L1にしてアクセスの高速化を図ったのかも キャッシュを一切なしにして、大量のレジスタをメモリーと直結させる
アーキテクチャとか実現可能？なわけないか、 階層が分かれてるのには理由がある
L1:レイテンシ > 容量
L2:レイテンシ = 容量
L3:レイテンシ < 容量(コア間共有)
3Dか2.5DでTB級の不揮発メモリが来ればな キャシュの話題と言えばこれ。
news.mynavi.jp/article/20210602-1898128/
AMDの「3D V-Cache」とは何か？ TSMCのSoIC技術から正体を考察する
ゲームで一割FPSが稼げるってすげーな。 キャッシュで強くするのがもにょるな
メモリバンド幅用意してくれよ >>880
>それらの関数がやることは頂点シェーダー内で自分で書く。そんなの15年前から常識。
納得したす、ありがとうございます。
もう一つ教えて欲しいコトがあるすけど、単なる座標変換でなくモデル自体の情報や操作が必要な、衝突検出・変形や破壊・モーション等わどの様に扱うすか？
GPU の物理演算能力が強化されたのわ、ごく最近の筈なので、表示用の巨大モデルと並行して CPU 側でもローポリの小さなモデルを動かすくらいしか思いつかないす。
あるいは CPU と GPU で分業して、CPU 処理が必要な複雑に動く物体わ表示品質が下がるとか。。。 > GPU の物理演算能力が強化されたのわ、ごく最近の筈なので
はぁ？ >>888
10年前から実用的なレベルになってるすか？
間違いなら不明を恥じるばかりすけど、GDC のデモ動画等で最新技術として語られていたので、まだ一般的なモノでわ無いと思っていたす >>889
自己解決したす。10年前にもう PhysX SDK とか出回っていてゲーム業界でわ普通の技術だったすか。。。
https://ja.wikipedia.org/wiki/PhysX
PS3 も 2006年発売すから15年前すね。最近の様な気がしていたすけど歳わとりたくないモノす 70過ぎの爺さんなんだ
多少ボケてるのは許してやってくれ >>893
その心もクソも演算能力は強化されてない以外に表現しようがないんだけど
手動でやると大変だからマクロ組んだくらいのレベルの話だし >>895
>手動でやると大変だからマクロ組んだくらいのレベルの話だし
>>171の様な意見もあるんで、それ一般的な感想じゃ無いと思うす。
それわそれとして、引数として与えたモデルの全頂点に同じ演算をする座標変換と比較して頂点ごとに計算パラメータ(場合によってわ計算式自体)が異なる物理演算の複雑性わ段違いす。条件分岐が入ると GPU の計算効率が極端に低下するのわ GPGPU でも知られている話す
当然、物理演算中にも座標変換の計算をサボるコトわできないし。。。 流石にスワ親父は頭おかしいな。頼まれもしないのに、何も分かってないことを見せつける。
物理演算っぽい計算と応力解析などが同じ次元の話だと思えるらしい。
ゲームの物理演算とやらが本当ならハボック神など言われるわけがない。 >>897
>物理演算っぽい計算と応力解析などが同じ次元の話だと思えるらしい。
その例だと応力と物性が定まらないと変形量わ判らないというのが物理の常識なので。
意味不明な業界用語を自慢されても困るす >>896
>PhysXとは、物理演算エンジンライブラリ及び、そのライブラリをハードウェアで動作させる為の専用チップの名称である。
つまりGPUでそのまま演算させると演算量が膨大になってリソースを食うからテンプレ化して専用チップに処理させる事により負担軽減させますよって話
演算能力の強化ではなく演算の省力化 >>899
>>891 のリンク先読めば分かる通り、専用チップの PPU を使っていたのわ最初期だけす
ーーー
ソフトウェアがPhysXのハードウェアアクセラレーションに対応している場合、CUDAが使用可能なGeForce（8シリーズ以降の製品）のうち、32以上のコア、256MB以上のグラフィックスメモリを搭載する製品でハードウェアアクセラレートが可能である。
[中略]
2008年2月4日に、NVIDIA GeForceシリーズを開発するNVIDIAがAgeiaを買収し、PhysXとGeForceシリーズの統合が発表された。NVIDIAによる買収後は、専用チップおよび専用ボードは生産されていない。
ーーー Ageiaはよくある身売り目的クソベンチャーという見方をゲーム業界内ではされてたな。
NVIDIAが買い取ってブラッシュアップした ゲームの物理演算って、応力解析なんかで使うFEM(有限要素解析)の要素なんて
あったか？
FEMで計算の対象物をいくつもの要素に区切るのはポリゴンとは別だし > 表示用の巨大モデルと並行して CPU 側でもローポリの小さなモデルを動かすくらいしか思いつかないす。
一般的にゲームロジック (ビジネスロジックのゲーム版と思えば良い) に関わるものは全部これ。そもそもサーバーは視界と関係ないところも処理するんで >>891
業界人な割には、そこらへん疎いけど
現役なの？ >>899
>>896で書いた計算負荷の増大についても記述があるす
ーーー
本来、グラフィック描画に用いられるはずのユニファイドシェーダーの一部を物理演算に割く事になるため、結果としてグラフィックパフォーマンスが低下する。また、NVIDIA社が提唱するPhysXエフェクトの採用はそのまま破片、水滴など描画対象の爆発的増殖と一体である。その為、物理効果が現れれば同時に膨大な描画負荷やリソース消費が発生する事になり、やはりパフォーマンスは大きく低下してしまう。
ーーー
やはりモデルの変形が発生する様なゲームにわこの10年のハードウェアの飛躍的な向上が必要だったのでわ？ >>904
私そもそもゲームやらないす
人生踏み外したヒトをたくさん見たので。。。 ゲームのレンダリングはいかにそれらしく見せられるかの方が重要だし
科学技術計算とかで行われる厳密なシミュレーションとは別でしょ >>906
ゲーム開発者と廃ゲーマーを一緒くたにする？ >>908
いえ。興味も無いので情報も集めていないという意味で >>909
ならグラフィックスはあなたにとってはdifferent animalなのでまともな事語れないと思うね AMDの3d-V キッシュがあってもRyzen4は「応力解析や流体力学と言った
有限要素、天文学、分子計算、データベース 金融」と言った
HPCな分野じゃ、2022年のPowerやSparcの新型RISC-CPUに
手も足も出ないんだろうね。
所詮は庶民のx86よ >>907
気液界面の形状/変形とかわ、物理を真面目に計算しないとできない筈す
https://youtu.be/LafTDcNpe2Q >>905
GPU内に統合されても基本は変わってない
勿論水滴や破片が発生すれば演算量が増えるのだから処理能力(FPS)は落ちる
そもそも処理能力の増大によってできる事が増えていくのは昔から変わってないわけで特にこれに限った話じゃない
優先順位の問題だわ >>911
最近稼働を開始したコレ、AMD CPU + NVIDIA GPU なんすけど。。。
https://eetimes.itmedia.co.jp/ee/spv/2105/28/news067.html
ーーー
Perlmutterは、HPE（Hewlett Packard Enterprise）の「Cray Shasta」スパコンプラットフォームをベースにしたもので、6159基のA100が搭載されている。NVIDIAによれば、A100を搭載したシステムとしては「世界最大」だという。なお、CPUにはAMDの「EPYC」が搭載されている。
ーーー >>910
それでこの議論でわ質問側に回っているす。
3Dライブラリの使い方自体わ計算結果の可視化に関わるので興味津々す >>903
ありがとうございました。ここまでの話でゲームの処理わ GPU のみで完結してそうなのに、ゲーム性能に CPU からの寄与もある理由が納得できたす CAEは、ある程度結果が判ってる事も真面目に計算する(それでもモデルの簡略化はする)けど、ゲームは「それっぽく見える」テクニックのオンパレードだから、物理演算だレイトレーシングだと言っても省力化バリバリだよ。 >>921
それもあるけど、ゲームの場合、実行する
ハードの計算資源のパフォーマンスがあるから
ある程度簡略化しないと動かないとなるから >>921-922
科学技術計算だって事象を記述する微分方程式をそのまま計算すると不安定性に起因するありえない振動などが発生するので、色々テクニックを弄するす
さらに最近わ理論式を単純化して高速化するのでわ無く、既存のデータと結果を機械学習して「もっともらしい結果」を得たい。。。なんてのが流行りす M1は5GB以上を割当るとアプリが落ちる(OSが起因) OSがゴミってみんな言ってるよね
そこまで言うならやめれば？ 例のPower9 4C16TのBTOがCorre-iやRyzenの4コア機に動画エンコや画像編集ベンチで
大敗してるのって、同じサイトのベンチでチェスのStockFishでも同様な結果だから
整数SIMDが強化されてない影響かも
https://www.phoronix.com/scan.php?page=article&;item=blackbird-power9-4c&num=2
ファイル圧縮は互角
https://hirosaki-u.ac.jp/wp-content/uploads/sites/5/2015/11/HIROIN_No14.pdf
後、ここでSIMDがないPentiumProがそこそこ検討してるのを見ると
x86⇒μOPS変換だけでもかなりの効果があるんだなと 後、x86⇒μOPS変換のオーバーヘッドがあるから、RISC勢より高クロックで
回してると思いきや、同世代のRISC勢と比べても特別クロックが高いわけでもない
https://hirosaki-u.ac.jp/wp-content/uploads/sites/5/2015/11/HIROIN_No14.pdf
何か、命令変換のオーバーヘッドの速度が問題にならないような仕組みがある？
PentiumPRO
それとも、複雑なx86命令1つを複数の簡単な命令に分解するのはそこまで
重い処理じゃないとか？ >>928
まともにOoOを実装してたから。
MIPSやSPARCはそれができなかった。開発予算の桁がどんだけ違ったかもあるがスーパースカラを想定していない遅延分岐やレジスタウィンドウに足を引っ張られた形だ。
ちなみにメモリアクセスはOoOで隠蔽されるので単にロードストアユニットからキャッシュの負荷が上がるだけで非効率だが性能には影響しない。 >>929
Sparcの方は富士通Sparc64の最近のモデルや
SUNがオラクルに買収されてからのモデルは
OoO実装するようになったけど
MipsはR1000がOoO実装していてアンデス
アーキテクチャという呼称だったはず
それにrisc勢のスーパースカラ実装が
91年辺りのSuperSparcで実装してるのを
見ると、想定してなかったとは思えんけど >>928
たしかよく使われる命令はハードワイヤードで1:1高速変換
めったに使われない複雑な命令はμコードで数サイクル変換
みたいな手法取ってるんじゃなかったっけ
>>930
RISCは内部の実行効率を高めてもメモリ帯域などが足を引るから、
内部の拡張よりそっちににリソース食われるって
たるさんが言ってたような気がする >>928
申し訳ないとわ思うすけど少しだけ用語や基礎知識を学ぶコトをお勧めするす。
今時ネットで検索すれば大学の講義資料とかも沢山見つかるすけど用語とかの説明が欠けているコトも多いので、一般向け記事から。
https://ascii.jp/serialarticles/420986/
ここの第67-78回あたりをお勧めするす。
第67回 CPU高速化の常套手段 パイプライン処理の基本 【その1】https://ascii.jp/elem/000/000/552/552029/
自作板でわ AMD の信者さんを中心に著者の大原氏を叩くヒト多いすけど、逆に褒め称えられてる後藤弘茂氏より電子工学の基礎知識がしっかりしてると思うす >>926
その通り、止めたんよ。使ったのは数年前の話 >>924-926 >>933
それユーザーが指定するパラメータじゃないすけど。。。 数値解析の可視化なんてグラフィック幾何学の部分の演算量なんて、本体に比べればカスみたいなもんでしょ。 >>935
計測の可視化わゲーム的なリアルタイム性が欲しい場合があるす >>932
でも弱電の知識とMAを理解する知識は少し違うんではないかい >>937
プロセスの違いによるトランジスタの性能、ステージあたりの回路規模とクロックの関係、配線の長さと信号遅延、消費電力なんかを語るのに弱電の知識わ必須す。
動作クロックの上昇と共に論理回路設計の分野でもアナログ回路的挙動わ無視できない上、多値化されたフラッシュメモリやイーサネットの様に一つの素子／信号線の電圧レベルで複数ビットを表現するやり方はもはやアナログ回路そのものす AMD の “3D V-Cache” わ 元々 32MB の L3 を 96MB に増量しているすけど、この3倍という数字わ丁度 eDRAM と SRAM のダイ面積比に相当しているのわ面白いす。
例えば 45-nm の POWER7 の頃の eDRAM キャッシュの売りわ、
https://aml.ece.iisc.ac.in/images/7/75/India_IEEE_Power7_eDRAM_v1.pdf
ーーー
- Density: ~3x Advantage over SRAM
- Power: 5x Lower Standby Compared to SRAM
- Soft Error Rate: 1000x lower than SRAM
- Performance: DRAM can have lower latency !
ーーー
22-nm の Haswell GT3e の場合も
https://www.realworldtech.com/intel-dram/2/
https://www.realworldtech.com/wp-content/uploads/2013/04/Haswell-eDRAM-11.png
ーーー
The DRAM cell area is reported as 0.029µm2 compared to 0.092µm2 for Intel’s densest SRAM cell, roughly a 3.1× improvement.
ーーー
今後 eDRAM が積層 SRAM に取って代わられるのか、低消費電力を求めて積層 SRAM → 積層 eDRAM に向かうのかわ注目かと思うす IBMは同じ面積で3倍
AMDは32MB + 64MBで計3倍でしょ eDRAMって死滅したと思ってたけどまだ遣われることあるのか？ 今週わ Apple の開発者会議 WWDC が予定されているす
https://developer.apple.com/wwdc21/
キーノートで新製品発表アリとの噂もあるのでそちらを楽しみにしている方も多いと思うすけど、このスレッド的な注目わ当然 SVE2 を含む ARMv9 ISA への移行表明す
8日まで講演リストが公開されないという厳戒っぷりなので何かあると信じているすけど、このタイミングで開発者向けに v9 への移行を強制しない場合わ将来 ARM と袂を分つ可能性すら出てくるかもしれないす
https://developer.apple.com/wwdc21/sessions/ eDRAMと同じ容量を実現できてるならeDRAMに移行する理由がないのでは?
同じDRAMでもスタックDRAMの積載（古のWide I-O）か、SRAMで速度重視化キャッシュの二択な気がする 建坪と延床面積だね。
フラッシュメモリみたいに積層化するのかな。 新MacBook Proに搭載されるというM1XのGPUの性能がモバイル版RTX3070と同等だが消費電力が半分以下との噂。 Samsung 8nmとTSMC 5nmじゃプロセスが二世代も違う
あと今のGeforceはゴテゴテでドライバーもやらかしてるしなぁ そう考えるとAppleM1は上手いことやったよな
同じプロセスだと性能が大して変わらないってバレ無いように
一世代先のプロセスで性能アピールだもんな AppleのGPUはハードウェアレベルでFP16がデフォだから単純比較はできないソースはReal World Tech定期 >>947-950
Apple 関係わ噂の流布がビジネス化してるので、明確なソースがあるか大手メディアの署名記事でもない限り聞き流した方が良いす まあ、買う気はならんなあ
macbookで12万でtigerlake搭載機のノートPCで6万だからなあ
性能が倍違うわけでもないし、上手くバカを騙してるなあとは思う Tiger Lakeの売り込みはヤバいね
コア数を押さえてるがプラスに出てる >>949
そんなのそれなりに知識がある人なら
すぐわかるだろ。ましてやネットでそういう
人のサイトやブログがある時代なのに
と言っても そんなネット時代なのに
騙される情弱がいるんだよな。 同世代プロセスなら大して変わらないといっても、高性能指向なのは理解されたのではないか
もっとも以前からモバイル向けじゃなければx86と比較してもIPC遜色ないという話は多かったが。 >>955
昔、公開されている SPEC CPU ベンチマークの結果から intel のモバイルコアが AMD のサーバープロセッサより優れているコトわ示唆されていたす。
にもかかわらず、Core2 が実際に出てくるまで intel の逆転を信じるヒトわ少なかったす
かつてこの板で実際に起こった昔話すけど。。。 >>932
大原さんは日立でバリバリやってたエンジニアだったから。
後藤さんはエンジニアのバックグラウンド無いけど強烈な取材力でとにかく聞いて教えてもらうことに徹してる。 大原はバックグラウンドはあるんだろうけど思い込みが激しい 強化版M1ではM1RACLES脆弱性は解決されるかな？ 過去の資料がある事は正確に書けるのに自分の予想が混じるとわざとやってるのか思うほどデタラメなのは理解に苦しむ >>962
すべからく間違ってる印象
願望としては理解できるけどw 過去/現在の資料があっても「こう教えてもらった」で意に介さないこともあるからね
基本は分かりやすて好きだけど >>959-964
私のお勧めわ評判悪いすかね。。。
最近わ工学部の学生さんでもゲーム機・スマホ育ちで電子部品もソフトもコマンドを打ちこむという概念も知らないヒトがざらにいるす。
AND/ORとか論理記号程度わ授業で聞いたコトがあるという相手からコンピュータやらプロセッサに興味があると言われたとして、皆さんならどんな資料・文献・教科書をお勧めするすか？ それを聞いてくるならまず中の人の事情を今こそ詳らかに聞きたいねー。 数日前に Twitter に Snapdragon 888 の後継品 SM8450 の仕様が投稿されていたとのこと。
https://mobile.twitter.com/evleaks/status/1400520509897510912
- Kyro 780 CPU built on Arm Cortex v9 technology
- Adreno 730 GPU
- Spectra 680 ISP
- Up to 1GHz mmWave downlink and 400MHz Sub-6 D
- Support for Qualcomm Aqstic WCD9380/WCD9385 audio codec
- Qualcomm secure processing unit (SPU260)
- Support for Qualcomm FastConnect 6900 subsystem
- Support for quad-channel package-on-package LPDDR5 RAM
- Adreno 665 video processing unit (VPU)
- Adreno 1195 display processing unit (DPU)
https://twitter.com/5chan_nel (5ch newer account) >>963 パヨパヨの連中は無駄に高学歴の奴が多いが、知識があっても、あっちへ傾くのは何故だろうな？あっちが正しいのだろうか？
>>964 特亜の連中が、日本間違っていると騒ぐが、その国が作り上げた歴史が間違っていることは疑わないんだろうか？ >>967
これにインパクトあるな。
>Support for quad-channel package-on-package LPDDR5 RAM ベクトル機叩きなんてどうせ国産スパコン叩きたかっただけでしょ
で、欧州は今更自前のスパコン作るんだから国策スパコンという方針は正しいんだよ。
まあ中には本当にベクトル機じゃダメだ人工知能向けにGPUスパコンでないと、
という人もいるかもしれんのでそういう人とは別の話になるだろうが。 日本のやる事にはとことん発狂する嫌儲的反日おじさんがこのスレにいるからなあ スパコン屋の先生方はクセが強くて、ベクトル激推しの人もいればラムバス推しの人とか、TOP500全否定とか色々いて面白い。けど、コイツらのオモチャに税金投入してると思うと腹が立たないでもない。 ベクトル計算機があれほど否定された理由が分からない >>977
ぶっちゃけ役にたったのはベクトルのアーキテクチャではなく
バンドワイドな気もする
ところで次は重複スレの再利用でいいの？ >>979
SIMD系の機構がベクトル計算機由来じゃ
なかった？ >>980
SIMD 計算機の発祥わベクトル計算機と同じくらい昔す
別系統の発達を遂げたモノと考えて良いかと
https://en.wikipedia.org/wiki/ILLIAC_IV
ーーー
Due to budget constraints, only a single "quadrant" with 64 FPUs and a single CPU was built. Since the FPUs all had to process the same instruction – ADD, SUB etc. – in modern terminology the design would be considered to be single instruction, multiple data, or SIMD.
ーーー
Cray-1 以来のベクトル計算機の特性わ>>979さんの書いた通りす >>943 で書いた今年の Apple WWDC の講演リストが公開されたすけど、
・ARMv9 の言及なし
・Metal を拡張して FP64 サポートする予定も無し
・次期OSでもかなり旧機種までサポート
と言うことで ISA 等を拡張する新アーキテクチャわ来年以降にお預けというコトになりそうす。エンジニアリング・ワークステーション分野でわ遅れをとるコトになるすか。。。
Mac Pro なんかも更新わ相当遅くなるか、一時消えそうな気がするす SVE2対応くらいしか実質的に新しいのないから、次のプロセスルールに行くまでv9はお預けだろう。 >>976
互換機では主流になれなかったがニンテンドー64等で後継チップは使われている >>986
作るのが難しいのに手伝ってくれるわけでもなくただただお金をせびられるだけなので
良いことが一つもなく死んでしまいましたとさ でもＲａｍｂｕｓはDDRのパテント持ってるから
今のDDR系DRAMが生き残る限り死なないんじゃなかったっけ >>988
正確に言うと今のDDRメモリーで使われているタイミングや閾値電圧の微調整する基本特許を押さえてるから、DRAMメーカーとコントローラーメーカーの両方からライセンス料取れてる。パテント商売は大きい。 結局裁判どうなったの
LED電球作ったり迷走してるという記事は見たが 本心はRambusと一緒かもしれないけど
IntelがSDRAMにジレンマを感じてきたのは解る
でも出てきたのが3D XPointだったのが何も学んでない感バリバリ >>746
なるほど、ホントそうね
電通も一社一業種をまもってないし >>857
LPDDR4Xたって、設定値が全く違うだろう。
自作でメモリタイミング詰めたことあればイメージできると思う
それにM1は今の時点でバーストも速い上にレイテンシが短い
チップの近くにある方がレイテンシは削減できる >>983
次期Mac ProはIce Lake-SPを載っけるとの噂出てるね。 長期間の2路線維持はやらなそうな気がするな
そら一気に切り替えるとは思ってないし、その次もまだIntel続けるかもしれないが。 今後の情勢によってはM1路線を無かった事にする可能性もあるからな
Proを切り捨ててやっすいM1に全振りも考えられる 最大クロックやSIMDの豪華さなどを比べるとIntel CPUも悪くはないのでは
あとはdGPU使ったときの帯域とかも今のM1では得られないはずだし ipadとmacbookはM1で統一するんじゃない?
デスクトップやmacbook proみたいな重作業向けはx86続投があり得るかも 無いでしょ。
ユーザが直接比較し辛い物を並べて全く新しいなんちゃらで性能何倍凄いでしょって言うのがAppleだゾ
仮に性能的メリットが無くてもマーケティング的にx86は止める このスレッドは１０００を超えました。
新しいスレッドを立ててください。
life time: 64日 18時間 42分 35秒 5ちゃんねるの運営はプレミアム会員の皆さまに支えられています。
運営にご協力お願いいたします。
───────────────────
《プレミアム会員の主な特典》
★ 5ちゃんねる専用ブラウザからの広告除去
★ 5ちゃんねるの過去ログを取得
★ 書き込み規制の緩和
───────────────────
会員登録には個人情報は一切必要ありません。
月300円から匿名でご購入いただけます。
▼ プレミアム会員登録はこちら ▼
https://premium.5ch.net/
▼ 浪人ログインはこちら ▼
https://login.5ch.net/login.php レス数が1000を超えています。これ以上書き込みはできません。
