CPUアーキテクチャについて語れ 43
レス数が1000を超えています。これ以上書き込みはできません。
教えてください！
x86系CPUのコア数なんですが、将来的な見通しとして最大何コアまで行きそうでしょうか？
パラレル動作するインタプリタを作っておりまして、スレッド用のスロットをいくつ確保するかを仕様として決め打ちしたいのです x86といえばWindowsだが
Windowsの論理プロセッサ数はクライアント版（Pro）が256とかだっけか
サーバだとそれ以上。 >>4
ありがとうございます！
このページによるとWindows Server 2016では512論理プロセッサとあります
http://www.atmarkit.co.jp/ait/spv/1612/21/news047.html
このくらいを考えておいた方がいいってことですね >>5
要求がよくわからんから大くくりの回答しかできんかったわ
市場の顧客の条件にも依るんじゃないか。
デスクトップPC向けが256論理コア行く事なんて向こう10年はなさそうだし。 >>6
いや、充分です
考えてみればマイクロソフトが一番情報を持っているだろうし
ありがとう！ >>1000
HBM1はむしろ高いよ
1層2Gbの非効率なメモリダイとロジックダイとTSVを使う高級規格
コスト的な理想はロジックダイなし単層で小型の最新プロセス版WideI/Oメモリを作ることだと思う
HBM3の規格と製造プロセスと共通化するのがええ ハイエンドサーバとかの場合、MSに聞くよりハードウェアベンダーに聞いたほうがいい
ハードウェアベンダがサポートするOSを使うのが基本だからな >>8
LC-HBMの暫定が確かそんな仕様だった
が、実装都合上メリットが無いとして破棄
使う側からはメリットである帯域もただでさえ少ない容量も減るというスペースシャトル並みの本末転倒
そしてFabはTSVの熟成用生贄が欲しいのに使わないなら態々金掛けて新規格を採用する意味がないという
まぁ色々思うところはあるが、現存のHBM規格は価格以外のデメリットが取り敢えず無いからして
低価格化して普及するなんて今までも山程あったわけで
取り敢えずは問題なかろう
問題は値段下がるより先にプロセッサのUMC部の値段がソイツを上回りそうって事か
まぁそうなったらそうなったでみんな美味しいから良いか >>10
現状のHBMはコストこそが絶対的なデメリットで
そこには技術的な背景があるから問題になっていて
用途拡大も進められれずにいるんだよ とりあえずLCもスタックドメモリでTSVを使う規格だった
TSVには工程としてのコストとダイエリアのコストと歩留まりコストがあり
高コストな技術だと言われてる
だからニアメモリで別途ファーメモリのDDRを使うAPUなんかには
初めから容量は捨ててTSVの無い1枚チップで良いじゃんって話をした
また帯域を落とすのが本末転倒なのでLC規格とは違いバス密度は落とさない
バス幅半分にするのと同時にエッジ長と面積も同時に半分にする
実装の最小単位を落とせば使いやすくなるだろうって話であって
エッジ幅や面積あたりで見た時の帯域効率はHBMと同じって話 今の性能、ダイサイズ位のAPUならGDDR5で十分
なんでそんなにHBMに執着するのか >>12
それこそ本末転倒なんだよなぁ
そんなんならダイのDRAMコン増やすかSRAM増やすで十二分に効果がある範囲にしかならない
寧ろダイの拡大の方が現実的だろう
何でLCで密度を落とす選択をしたかと言えばインターポーザにSiがどうしても必要だからだ
またTSV“自体”のイールドは改善のしようがある
だがこれはメインのロジックダイとHBMを貼り付ける都合上かなり大きくなってしまう、配線も増える
半導体のイールドとコストはインターポーザと言えどウェハから作る関係上、影響を受ける
どころかコレを作るためだけにラインを一つ消費するだけのコストが掛かる
その上共通化できないから製品毎に専用、しかもサイズの異なるダイを二つかそれ以上接合しないといけないという地味に難易度の高い実装
一方スタックドDRAMであるだけのHBM自体は小さくその上安価なDRAMプロセス製の規格量産品
故にHBM“自体”のモンキーモデルはこれを必要とはしない
どーやって引っ付けるかがネック
>>14
上がらねぇんだよ
論理的にも物理的にもほぼ限界
だから現状唯一面積さえ差し出せば向上出来るポイントである粗粒度並列化、その為の帯域要求
現状、コレ以外のソリューションは軒並みデファクトを置き換えられる程のものじゃない
他に方法があればこんな米帝プレイ的なピン数のゴリ押しに頼ったりしないさ >>13
GDDRにすると
・チップあたりの帯域幅が数分の１
・転送1bitあたりの電力が数倍
・チップあたりのch数が少なくレイテンシが長くなる
といった辺りがいまいち >>15
DRAMプロセスだから１ダイあたりで16Gbit
只のニアメモリであってダイコストはまったく普通のDRAMだよ
SRAMはどんなに増やしても数百Mbitが限界
DRAMコントローラが増やすためにはダイを大きくする必要があり
それはまさにコスト直結、電力増大、用途限定の本末転倒
逆に高密度インターコネクトパッケージは2.1Dのファンアウト技術を中心に遥かに開発が進んでる
インターコネクトが進化してる状況ではLC版で規格を低密度化する意味が無い 例えば2.1DではFuryやVegaで2.5D実装を手掛けてたASEの準備が出来たと言ってる
https://www.nikkei.com/article/DGXLRSP470309_R00C18A2000000/
https://semiengineering.com/wp-content/uploads/2018/03/fig2fanout.png
半年前の発表資料ではチップ合計624mm2、配線3層、パッケージ45mm角だったのに対して
858mm2、4層、67mm角にまで強化Vega64クラスに対応出来るスペックになった
真っ先にAPU + Memoryとも書かれてる
歩留まりが2.5umスペースの4層で99%まで上がったんだそう メモリをWideI/O的な一層メモリ、ロジック無しにすると
メモリベンダー側の原理的なダイ製造コストは通常のDDR系とほとんど差がなくなる
つまりベンダー側が極端なプレミアムを付ける一方的な根拠が無くなる
マイクロバンプによる高密度WideI/O系単層メモリは
昔からソニーがプレステポータブルとか携帯機で使い続けてる
なので幅広く使えないようなコスト的な根拠は無いだろう >>7
(ターゲットとしているx86の範疇外かもしれないが)ロードマップで見えてきている製品でも
Xeon Scalable ProccesorだとIce Lake-SPが最大38コアとの噂で
2way SMT/4way SMPだとシステムとしては304スレッド
Xeon PhiだとKnights Landing/Millが最大72コア/288スレッド
Knights Runでは～88コア程度との予測がある
Xeon Phiのコアアーキテクチャが現在のSilvermontベースから
次のKnights CoveからはSkylake-SPベースに変わるとの噂なので
SMTが現在の4wayからKnights Cove/Runで変化するかもしれんし
SMPの対応有無も不明なので
Knights Runのシステムとしての最大スレッド数がどの程度になるかは現状不明 APUのキャッシュ用メモリに欲しいスペックは、100GB/s程度の帯域、1GBの容量なんで、これを達成できれば何でもいい
似たようなスペックがHBM1の1スタックで、面積も小さいからCPUソケットに収まる範囲に出来ると思った
APUに求めるのはローエンドGPU並の性能だし、HBCC使って1GB HBM + 8GB DDR4の階層メモリなら必要十分な性能出せると思う
普通のAPUに+5000円くらいで追加できるなら大歓迎 >>13
今のデスクトップ/モバイルのAPUですらDDR4では足りないし
GDDRのM/B実装なんて需要が無い→現状ではHBM系しかない
別にAPU作ってるAMDだけじゃなく、IntelもHBMの規格作りに参画してるんだし
dGPUと家庭用ゲーム機ぐらいでしか脚光を浴びないGDDR推しの必要はないのでは >>21
HBCCのキャッシュは名ばかりキャッシュだから
CPUのキャッシュと同列に並べるのに違和感
CPU、GPU、HPC向けCPUのカテゴリを書いてから書いたほうがいいよ >>23
CPUと同列なんて欠片も言ってないけど？
カテゴリ分けとかそんな面倒なことはする気ないし
ついでにいうと、メモリやキャッシュの階層制御は、一般的で普通の技術だよ、大抵のプロセッサで普通に使われてる
それをiGPU+HBM+DDRでやろうってだけの話
iGPUに少量の高性能メモリを使うってのは、IntelのeDRAMやXBOXのeRAMとか先例もある
技術的やコスト的に1GB 100GB/sを5000円は可能と踏んでるけどどうかな 100GB/sだったらDDR5 2chで良いじゃん
少なくともメインメモリの5倍くらいの帯域はないとCPUに使う意味はないと思う iGPUとの接続の話がメインならこのスレの話題対象外じゃないの？
前スレでももめてたしさ >>26
あんま電力が下がらんのとプロセスが微細化するので現存の概ねCCX一発分を維持すると仮定すれば
丁度クロスする辺りかもな DDR5自体ペーパーローンチなのに対応したメモコン積んだCPUなんていつの話やら >>21
今年(2018年)はGDDR6の年となる。データ転送レートは最大で18Gbps、高性能GPU
クラスのx384インターフェイスならメモリ帯域は864GB/sとなる。メモリ帯域だけ
なら、これまでのHBM2(まだ広帯域化が続いている)に匹敵する。
https://pc.watch.impress.co.jp/docs/column/kaigai/1106510.html またまた家庭用ゲーム機、PC向けのAPU/CPU、HPC向けプロセッサのごった煮論議の開始か・・
>>30
DDR5の仕様って固まったの？ 一応実質的には去年のワークショップで決まったようなもんではある
DDR4も最終確定は2014年9月だったけど、それ以前からエンプラ向けには売ってたし >>34
メモリは積層して何とかスペース確保するにしても、
ソケットタイプだと配線の引き回しが極めて厳しくなりそうだなぁ
M/B直付けタイプならなんとかなるかもしれんけど
M/Bベンダーもうちら顧客も極めて選択肢が狭まりそうな気がする Ravenと同じくらいのサイズのVega Mobileがこんな感じだから、APU+HBMもAM4ソケットに載りそうな気はするんだけど
http://ascii.jp/elem/000/001/620/1620182/Photo03_500x375.jpg
AM4で無理ならAM5まで待つから、いつかは作って欲しい >>36
今んとこライバルは256GB/sあるから、16Gbpsだとして4枚程そこに入れなきゃ対等ですらないがよろしいか コストかけて微細化しても、消費電力は減らず、性能を上げられない
コストに関しては減価償却が進めば下げられるとしても、今後は「CPUの価格が下がるだけ」で性能向上は見込めないのかも なのなの
MIPS、初のnanoMIPS命令セット対応CPUコア「I7200」
ttps://pc.watch.impress.co.jp/docs/news/1120074.html ＞ コアに密接し、高速アクセスが可能で決定論的なスクラッチパッドRAM(SPRAM)も最大1MBまで搭載可能
これうまくやればHPC向けにそこそこ使えそう
適度なローカルメモリやスクラッチパッドがあれば大幅に高速化する種類の演算は、
これで大幅に早くなるはず >>37
BGAで基板に実装できるものと、配線引き回しや物理的な制限に苦労しそうなソケットとを単純に比較するのは無理じゃないかなぁ >>33
電源がDIMMに乗るんだっけか
出始めの相性問題は激しくなりそうではあるね
>>42
1MBじゃ・・ L1 1MBとかできたらいいな
100%無理だけど キャッシュサイズとレイテンシは大体比例するから、L1 1MBとかにしたらL2と変わらない性能になるだろうな
L1 64kB、 L2 512kB、L3 2MBくらいが一番バランスがいい x8づつくらいが良いんでないかな
64-512-4096
ただ共有とか相互がある場合ちょっと工夫は要るだろうね 個人的には新世代メモリがきたらL2も分離型になるかと思ってたけど
よくてLLC（共有型）どまりみたいで残念 Skylake以降のXeonではL2:1MB、L3:1.375MB
L3 victimにして低用量で済む処理の速さに重点を置く形に
DRAM高速化やSSDの普及でまあこれがとりあえずはいい形なのかね CPUのキャッシュはこういう階層になる。
L0:デコード済み命令
L1:コードデータ分離
L2:コア毎独立
L3:チップ内統合
L4:ボード内統合
L0はRISCには不要
L4はメインメモリの管理方法が内蔵キャッシュとの間でのある程度のサイズのブロック単位のバースト転送になったこと、チップ毎のローカルメモリをチップ間通信で共有する形になったことから短レイテンシを特長とする外部SRAMによるものは存在価値を失った。
現在ではメインメモリ内に設けられたボード間通信バッファをL4とみることはできる。 eDRAMや2.5DでL4$を持つのはわるくないとおもうよ
L4$っていっても、タグ領域はCPUダイ内のSRAMに置いておけば性能低下は最小限にできる
問題はコストとパフォーマンスの関係があまり良くないってところか？ タグRAMにシリコンを使うくらいならコアを増やす方が良いという考えもあるからなぁ そんなに大きかったっけか？
>>51
（一般的な）キャッシュだとiGPU以外では目立った効果がなく
モバイルの上位モデルぐらいでしか価値が見いだせられないからおいしくない 1T-SRAMが存在できるのは40nmとかまでで、
現状の14nmとか10nmだと実装できないって話だったような。 eDRAMはUMAグラフィックでは性能が出ないためVRAMのうちアクセス頻度の高い部分をローカルメモリ上に確保する目的以外ではほとんど効果がない。
intelはキャッシュの体を取ることでソフトウェアの変更なしにアクセス頻度の高い領域がeDRAM上に確保されるようにした。結果としてCPUから見たL4になったがL4としては多大なコストに見合うだけの効果は無かった。 >>57
そっか
Trのラッチアップを意図的に制御出来ればSRAMは楽そうだよな
ん?、、、 >>59
理由と結果がつながってないと思うんだけど・・ >>61
OSやグラフィックライブラリーを変更しなくて済むようGPUのキャッシュとして作ったけどメモリが共有だからCPUからもキャッシュとして使えた。でもそれは無意味だった。 >>33
ついにきたな
今夏最終仕様発表で来年から出荷開始
まずは3200なのか、それとも4400からなのか 2～3年後にはメモリ容量1TB、帯域300GB/s以上とかになるのか‥‥ メモリ帯域はCPUにはあまり関係ないからなあ
今以上にあってもあまり意味無いと思う >65
現状のレイテンシ、帯域、容量を暗黙のうちに前提にするなら
そういう表現になるかもしれないが、前提にしないなら
「レイテンシとつり合いの取れてない帯域があっても用途が狭い」
今のDRAMメモリはレイテンシの役割をキャッシュに丸投げ、
容量の役割をSSD、HDDに丸投げして中継ぎしてるだけだ
（「メイン」メモリの名が泣いている）。
もしもDRAMのレイテンシがキャッシュの階層を減らすことができるくらい
小さければ、帯域増のメリットは大きい。 CPUのボトルネックはストレージだから、メモリをいくら速くしても意味ない
CPUベンチ以外ではメモリは既にボトルネックじゃないよ サーバや業務用ストレージ用途はともかく、
個人向けじゃ動画編集とかやってる人以外はSSDなんてSATAで十分だけどな
むしろDRAM高騰で、メーカーPCのメインメモリが減ってるからスワップが増えて
低速化してる気はするな
かつて8GBデュアルチャネル積むのが当たり前だったメモリが、
4GBシングルチャネルになったし データセンターは知らんが、水力学や大気力学じゃ、メインメモリの帯域重要なんだが PCだってメインメモリのないソリューションがないんだから
CPUの理論値を下回らない程度の帯域を確保したメモリは必要 階層毎に1/10くらいかな
0.1%以下が当たり前だし 中国でA12プロセッサのスコアがリーク：
アップル新iPhone性能20％向上か
http://ascii.jp/elem/000/001/673/1673232/
リーク通りだと順調に早くなってるね tsmcの10nmから7nmで20％クロックアップできるから、アーキテクチャとしてはほぼ変わってないな まだまだ発売日まで時間あるから
最適化されるかも分からん なーに、OSアプデで遅くすれば
40%向上達成は容易よ 林檎の脱インテルはラインナップ全部ではなくとも一部ではやりそうだ 新しく発表されたnanoMIPS32だけど命令の長さが16bit、32bit、48bitあるのな
48bitの長さの命令には32bitイミディエイトロードの命令もあるみたい
nanoMIPS32 Instruction Set TechnicalReference Manual
https://s3-eu-west-1.amazonaws.com/downloads-mips/I7200/I7200+product+launch/MIPS_nanomips32_ISA_TRM_01_01_MD01247.pdf nanoMIPS32は範囲が32bitのPC相対アドレッシングのロード、ストアがあったりとか
GP(グローバルポインタ)間接のdispが21bitあったりとか
(GOTテーブルのサイズが多く取れて扱えるグローバル変数の数が増える)
ポジションインディペンデントなコードを作る場合の改善とかあるのな TSMCがロードマップを発表、EUV導入は19年前半 (1/2)
http://eetimes.jp/ee/articles/1805/10/news033.html
パッケージングの技術開発もかなり進んでる模様 >>87
CISCとまではいかないだろう
CISCだとアドレッシングモードによって命令の長さが全く違ってくるしもっと複雑
nanoMIPS32だと48bit命令の最初の6bitは全部011000で始まってるようだし
簡単に命令長を区別できるようにデコードに負荷がかからないような仕組みが導入されてるはず
>>88
コード密度を上げるためかもな
lui $4, %hi(0x12345678)
addiu $4, $4, %lo(0x12345678)
と命令を2つ使うと8バイトになるが
li $4, 0x12345678
こっちの方が48bit(6バイト)で短くなるから
C言語にアセンブラコードを吐かせたのを見るとシンボル値のロードは頻繁に使ってるしな
余談だが64bitCPUの場合でも、デフォルトではシンボル値は32bitに制限してたりする
Linuxでもx86_64はシンボル値を32bit、ARM64はシンボル値を33bitにするのがデフォルトになってる
おそらく64bitのシンボル値を読むようにすると性能が落ちるんだろうね あとnanomips32ではPC相対のロードストア命令の他に
PC相対で指定したアドレスをレジスタに読み込む命令も用意されてるから
簡単にリロケータブルなコードを生成できる
PC相対の範囲も32bitのアドレスを指定できる48bit命令が用意されてる アセンブラがあまりわからない人のために補足しておくと
シンボル値は主に関数のラベルやグローバル変数名に使われる
上にも書いたがたとえ64bitのプログラムでもシンボル値は32bitに制限されてる場合が多い
x86_64やARM64でもだいたい32bitくらいに制限されてる
gccには-mcmodelオプションで指定できるメモリモデルがあるのだが
デフォルトはx86_64でもARM64でもsmallになってて
x86_64だと2GB、ARM64だと4GBの範囲でしかシンボルを扱えない
largeだとシンボル値を64bitとして扱う
x86_64だとmediumが指定できて
これを指定するとグローバル変数のシンボル値に64bitの値が使われる
スパコンのソフトだとこのオプションを使ったりする場合も多いらしい
PGIのコンパイラのサイトにわかりやすい説明が載ってる
64ビット環境 2GB 以上の生成オプション
https://www.softek.co.jp/SPG/Pgi/TIPS/opt_64.html アセンブラというよりCコンパイラ側が吐き出すコードが
デフォルトだとシンボル値が32bit(ARM64だと33bit)を想定したアセンブラコードになってる
ほぼすべての64bit CPUのCコンパイラがそんな感じになってる
シンボル値のロードは頻繁に発生するので速度低下を抑えるためにそういう仕様になってると思われる まあ、32bitのイミディエイトロードはアドレスの読み込みで頻繁に使うからな
その部分で1回当たり、2バイトも削減できるのは大きいね
1命令4バイト固定にこだわらないのはRISC-Vの影響もあるかもね アドレスに32bit使うならabs32よりbase+(index+disp20)*scaleの方が使い手がある。 ザーッと見た感じ48bitの長さの命令は6命令しかなさそう
addiu rt, s32 レジスタと32bitイミディエイトの加算(ソースとディスティネーションが同じレジスタ)
addiu rt, gp, s32 グローバルポインタと32bitイミディエイトとの加算
addiupc rt, s32 PCとイミディエイトの加算
li rt, s32 32bitイミディエイトのロード
lwpc rt, addr PC相対アドレス指定の32bitロード
swpc rt, addr PC相対アドレス指定の32bitストア
lapc rt, addr PC相対アドレスのロード(addiupcのエイリアス) MIPSの場合、GP(グローバルポインタ)は汎用レジスタの$28な しかし、全く違う命令セットで来るとはな
MIPS32R6やMIPS64R6はまともな応用製品が出る前に終焉なのかな？
命令セットを変えまくって、32bitのLinuxは対応するにしても、他のリアルタイムOSが対応してくるのか？
IoTの時代に、リアルタイムOSなしでの開発とかやってられないでしょ ThreadXとNucleus RTOSがnanoMIPSに対応するみたいだな
ちなみに、どちらもμITRONの互換機能をもつバージョンも持ってる模様
アドバンストlte/5gコミュニケーションとネットワーキングicデザインにおいて、抜群のパフォーマンスと効率性を実現する、mips I7200プロセッサコア
https://globenewswire.com/news-release/2018/05/03/1496280/0/ja/%E3%82%A2%E3%83%89%E3%83%90%E3%83%B3%E3%82%B9%E3%83%88lte-5g
%E3%82%B3%E3%83%9F%E3%83%A5%E3%83%8B%E3%82%B1%E3%83%BC%E3%82%B7%E3%83%A7%E3%83%B3%E3%81%A8%E3%83%8D%E3%83%83%E3%83%88
%E3%83%AF%E3%83%BC%E3%82%AD%E3%83%B3%E3%82%B0ic%E3%83%87%E3%82%B6%E3%82%A4%E3%83%B3%E3%81%AB%E3%81%8A%E3%81%84%E3%81
%A6-%E6%8A%9C%E7%BE%A4%E3%81%AE%E3%83%91%E3%83%95%E3%82%A9%E3%83%BC%E3%83%9E%E3%83%B3%E3%82%B9%E3%81%A8%E5%8A%B9
%E7%8E%87%E6%80%A7%E3%82%92%E5%AE%9F%E7%8F%BE%E3%81%99%E3%82%8B-mips-I7200%E3%83%97%E3%83%AD%E3%82%BB%E3%83%83%E3%82%B5%E3%82%B3%E3%82%A2.html
(URLが長いので改行してます)
> Express LogicのCEOであるWilliam Lamie は次のように述べている。
> 「I7200は、リアルタイムイベントに対する高い性能と高速応答の両方を必要とする通信、
> ネットワーキング、その他のアプリケーション向けの高性能プロセッサとして活躍するでしょう。
> 当社の産業用Grade X-Ware IoT Platform (ThreadX RTOS基盤) に新しいI7200コアを追加し、
> MIPS CPUの長期サポートをより拡大することを楽しみにしています。」
>
>
> Siemens傘下事業であるMentorの組み込みプラットフォームテクノロジーのジェネラルマネージャであるScot Morrisonは次のように述べている。
> 「MIPSの長年にわたるパートナーとして、当社のNucleus RTOSは、両社お客様がより低リスク、
> より短期間で製品を市場に投入することができるように支援しています。
> 当社のSMPバージョンは既にMIPSラインナップで既存のマルチスレッドおよびマルチコア製品をサポートしています。
> 新しいMIPS I7200プロセッサコアは、優れた性能と最適化された機能を提供し、
> MIPSのお客様が複雑なLTE/5G通信アプリケーションを含めた幅広い組み込みソリューションを開発するために役立ちます。」 命令長途中で変えると厄介だな
いっそ命令系を二系統に分けたらサクサク設計できて軽く動けるんじゃねぇかな、短いのと長いのでL1レベルから分離してさ 過去の互換性を切れば、命令密度とデコード負荷をある程度両立できる新命令セットは作れるのでは？
物理コア当たりのトランジスタ数は2億以上が前提のアーキテクチャで コード密度を追求すれば1ワード16bitの可変長命令、性能を追求すれば32bit固定長命令というのが長年の研究結果だ。いずれにせよ使用頻度の低い多bitリテラルは効率が落ちる実装でも全体でみた時は問題ない。 撤退するのかはわからんけどサーバに人員割き過ぎてたのでモバイル向けに戻るという観測はあったな というか今更この情報かいな‥‥遅すぎだろ
まあでもこれでARMサーバーは悉く失敗したわけだが
ボトムアップが覇権を取るx86もそうだった、だからARMも云々
という風潮はなんだったんだろうか どちらかといえば、Intel牽制のためにARM持ち上げてた感じはあるな
AMDがふたたびIntelに対抗できるようなサーバCPU作れるようになったので
べつにARM持ち上げる必要はなくなった感がある サーバ向けARMやってたところは車載向けに転向するか撤退してるね
まだサーバ向けARMをやってるのはThunder XのCaviumを買収したMarvellと
次期スパコン向けをやってる富士通
Applied MicroのX-Gene部門を買収したIntel元社長がCEOのCarlyle Group
Intelの元社長、サーバ向けArm SoCで再始動
http://eetimes.jp/ee/articles/1802/07/news067.html
こんなワークステーションも出してるよ
CaviumとGIGABYTE、業界初の64bit ARMv8ワークステーション
https://pc.watch.impress.co.jp/docs/news/1113534.html
GIGABYTE ThunderXStation Workstation is Powered by Cavium ThunderX2 32-Core ARMv8 Processor(s)
https://www.cnx-software.com/2018/03/24/gigabyte-thunderxstation-workstation-is-powered-by-cavium-thunderx2-32-core-armv8-processors/ うん、知ってた
x86_64信者が言うのもアレだけど、元々他の旧RISC勢より低電力に振ってるんだから
其奴らとそれより上の連中を蹴とばせるわけがない
というかプロセスが進む毎にISAの電力のメリットってデメリット化してる気がする 同一機能をより低消費電力で実現可能なISAがあればそ消費電力＝発熱が少ない分高クロックで動作させることができるので高性能なISAでもある。
一般に低消費電力を謳うISAは小規模な回路で実装可能だが低機能低性能なものなので高性能とは相容れない。 その方面で行くにしても
最高クロックは物理法則の壁で伸び悩んでるからね
（しかも高クロックにするための技術的蓄積はx86勢やPowerのほうが優れてると言う・・） ISAはデコーダ差し替えて乗り越えられるから問題になりえないという風潮だったが、
そうでもなかったね。
まあ残ってる企業が今後頑張る可能性もなくはないが。 現状マルチコア、SIMDで並列処理が可能な所は全部並列処理した上でボトルネックになる順次処理性能をいかに上げるかが問題である。
演算ユニットは複雑なものを実装できるようになったので命令を高機能化して処理する命令数を減らすことが有効である。暗号専用命令の実装はその代表例だ。
メモリアクセスでは配列変数にアクセスするためのbase+(index+disp)*scale factor形式のアドレッシングモードの有無が重要であり、x64では1命令でアドレス生成、ロード、演算、ストアを実現できる。RISCでこれに対抗するのは容易でない。 >>119
でもARMもv7まではCISC的命令取り入れてたから
v8では実装的にどちらかひとつを取るしか無かったんだろうけど（32bitモードならまだ残ってるけれどね） 周波数の物理的限界が見えた12～13年程前の時点で
RISCはどうしようもなかったんだよ CISCもパイプライン深くして１ステージでやることを少なくしたら
RISCなみにクロックを上げることができた
当然同じことをRISCでやるよりたくさんのトランジスタが必要になるが
微細化が進んでなんとかなった Apple AシリーズだけはRISCの癖に矢鱈クロック当たりの性能高いな
関係ないけど、やっぱZenとか見るとIntelのi686の増改築＆魔改造は余程不利なのかな？新マイクロアーキの奴を早くお目にかかりたいな 8700k対2700Xのベンチ記事見ると
現状でもシングルスレッド性能でZenより上だと思うが。
まあコア数も価格設定も考えればZenは高性能だが。
Intelの問題は多コア化路線進むしかなくなってる所だと思う。
IPCの伸びしろがもうない。 >>123
それ比較対象が遅すぎるだけだぞ。
intelも今後は特定ベンチ対策を考えないと力押しだけではダメなんだろう。 PCworldでその辺記事にされてたな
実際使ってみるとGBで示されるようには速くないんだが？ていうとこから始めて
色んなベンチ取って、まあやっぱりね、と >>112
Thunder X2も売れなくて今年中に終わりがアナウンスされるような >>123
AppleのCPUは他のARMと同じように「専用命令で高速化」されてるだけ
ただプラットフォームの関係上ほぼ完全な最適化が可能だから、利き方が最初からほぼ上限まで行ってる
普通のCPUで実行するコードは当たり前だけどコア内ヘビーループばかりでも無いしデータフローや命令順序の都合で幾らでも理想ケースから外れる
故にどちらかと言うとアクセラレータに近い利き方となる、そんなもんいらねー >>126
興味津々なんだけどURL持ってますか？
>>128
その辺は公開されてるの？非公開だったら何故知ってるのかな まあ真に高速なCPUなら
剛体シミュで低スコアにはならんと思うよ >>129
pcworld ipad pro fastで検索すれば出てくるやつかと あと公開してるの？だのなんだののところは
Linusが、なぜGeekbenchはShitなのか、という説明をしてたと思うので
それを読めばいいのでは >>関係ないけど、やっぱZenとか見るとIntelのi686の増改築＆魔改造は余程不利なのかな？新マイクロアーキの奴を早くお目にかかりたいな
これどことなくポエマーとか機械翻訳と似たような臭いがする
別人だろうけど だから次はintelも鯖からモバイルまで共通アーキテクチャで作るのをやめて非鯖用は特定ベンチ対策を組み込むんじゃね。 そんな無駄なことはやらんだろ
3D MarkやSPEC 2017、他各種科学・工学計算ソフトでの結果を出してみて下さい
と言えば終わり
AMDが割とこの辺きちんとやってIntelに応えてきてたのには驚いたな LinusはGB4は遥かに良くなったと評価してたが そら良くならなかったらヤバイでしょ……
それでもXeonや末尾Xのプロセッサ測るのには殆どあてにされてない時点でね
で、記事は読んだのかな ポエマーみたいなのをいくら相手にしても無駄な気がするのだが
つい最近も似たようなことあって大変だった記憶が、前スレの最後の方だったかな >>133
たしかに雰囲気あるな
HBMで発狂してどこ行ったんだろ？ AMDスレでRyzenで楽しんでる人等と喧嘩してるんじゃない？ >>140
なんでAMDのファン同士で喧嘩するんだよw >>137
読んだけど、GB3は信頼度が低いというまさにその通りの内容だとしか。
GB4だとまさに6600Uが基準スコアの4000になってて、2017のA11 Bionicがこれとほぼ同じ。3DMarkも同じくらいだったかと GB3は、BZip2 Compressや、JPEG Compressの値が実際の性能に近かったと思う
GB3のトータルスコアはダメでも、個別スコアを見ればちゃんと使えた あとSHA2のハードアクセラレーションが効いてしまって総合スコアが崩壊するんだと
記事中の比較では、GB3だとA9Xと6600Uのスコアがほぼ同じになってしまってる A11の3DMark-Physicsスコアてんな高かったか
6600Uよりかなり下だったはずだが Ice Ex Physicsで確認したら、A11はSD835等他のARMより高い25300程
6600Uのそれが43200くらい
で、どこが同じくらいなんだ？ いやそこは分かってるから大丈夫
3Dmark physicsはオフラインレンダリングしててGPUでも多少数字変わるし、マルチスレッド対応が強力でHTもよく効くと思う。それを含めてもIntelが強力でAppleが弱いのは事実でしょう。
ただ件の記事でApple AxがGB3の結果ほど強力ではないと引き合いに出してるのは、不思議なことに総合スコアとgraphicsの方なんだよね。SoC (CPU + iGPU) として比べてる >>148
GPU変わっても有意な変化はないぞ
2割も3割も変わる事例を出してみなよ >>149
5000くらい平気で変わりますが。
オフラインレンダリングというのはフロントバッファに描画しないだけで裏でレンダリングしてる(unlimitedなら720pで)ってことで、あのPhysicsテストはそもそも純粋なCPUテストではないんだよなあ。
そもそもGeekbenchを引き合いに出したのも誰か別の人で自分はそれに答えただけで別にGB4信者ですらないし知ったこっちゃないが、しかし3dmark physicsなんてもっと意味不明なテストだと思うけど。 >>150
だから2割も3割も変わるのなら出してみなよ >>153
750Tiから1050Tiでは、GPU以外同じ条件にしてもPhysicsが2割も上がる
そんな話は聞いたことない
あるのなら出してみてよ いや、ハイパースレッディングで2割くらい変わっておかしくないでしょと言ってるのだが。スコアが25000-43000くらいの領域ならGPUで更に1割くらい変わると思うけどね >>155
だから自分でGPU変わっても有意に変動してるんだからCPUの性能ではないと
書いているんだから
それを証明しろと書いてるでしょ
出せないんだよね？ >>156
えーと、CPUを6600U固定でGPUを変えた場合のIce Storm Unlimited Physicsのスコアですね。Surface Bookのi7 6600Uモデルで比較してみてはいかがでしょうか
http://www.itmedia.co.jp/pcuser/spv/1603/09/news070_4.html >>157
そのページは前見たことあるけど
dGPU付きとそうでないのとでなんで同じ条件になると思ったの
他、デスクトップ環境やおなじのーと 失礼
同じノートのブランドでdGPU付き同士で比べるのが正しいんじゃない？
iGPUだと比較にならないよ
あとこれみても2割も変化ないよね モバイルのdGPUかそうでないかを持ってきてGPU以外同じと言うんじゃなかろうかと思ったら
ほんとにそうくるとは
四亀やPCWatchがGPU変えただけでテストして確かめてるのに
それ持ってこずにこれだもの 2割云々は読み直してもらえば分かると思うけど、ハイパースレッディングで2割くらい変わってもおかしくないって言ってるよね
Apple A11にはなく6600Uにだけある
3DMark Physicsは高度にマルチスレッド対応してる >>161
HTと同じ文にGPU変わっても変化する
そしてそれは文の終わりの、だからCPUの性能以外も、にかかってる
その後のレスの意味がないもの（これは上にあるCPUの性能じゃないを更に強調してるのは明白）
と書いてるとみたが
そしてここでGPU変えてもはやっぱ変わらないとは書いてない >>162
すまない。ちょっと何を言ってるのか分からない。
てか、HTの有無などの最大で2割程度の性能差が出うるもの、そしてGPUなどの(てかドライバの差のが大きいかも)少しだけ、まあ最大でも1割程度の性能差を生むであろうもの、
それらを抜きにしてもあのベンチはIntelが得意でAppleが弱いだろうと最初から>>148で言ってる。
得意不得意はどのCPUにでもあるから
ただ一つ言えることは、GPUでオフラインのレンダーターゲットにレンダリングしてる時点でCPUベンチとしては糞ベンチですわ。繰り返すがべつにGB4の肩なんか持たないけど、なんで3D Physicsなんかが良いベンチだと思えるんだろう 148の中に、論拠としてGPUでもスコアは変化するという頓珍漢なことを
HTと同じ分脈で書いてるだろうに
157でそう思ってたことが明らかになって、今訳のわからん自己弁護してる段階でしょ
なんでもっとふっつうのレビューサイトでGPUを変えるとどうなるかというテストをしてるのに
それを出さずに157でどやったんでしょうか >>148読む限りはHTと似た程度の変化は、GPU変えてもあると書いてるよね？
で、それを補強するために>>157を持ってきた
この157のレスを読めば分かる通り、彼はこれを根拠にしてHTと似た程度の変化は起きてると主張してるのは明らか
ところが157は全く的外れなのを指摘されて、ドライバがどーのとかいう148～157とは違ったところに持っていってる いや、GPUでスコア変わるよ
どうしたらオフスクリーンで720pでGPUレンダリングしたりわざわざ不確定要素を増やしてる物を、信頼性の高いCPUベンチだと思えるんだろうか理解に苦しむけど。
ただ普通に ただ普通の純粋なCPUベンチを作ればいいじゃん
あえてGPU処理を混ぜたりと変な条件になってるのは3DMarkがゲーマー向けのゲームを想定したベンチだから。 >>166
>>GPUでスコアは変わるよ
変わりません
ふざけないで下さい なんかCPUベンチが出る度にPhysicsガーって書いてたのこの人なのかな
3DMarkのphysicsの事だったのか そういやなんか疑問に思ったことがあった気がする＞Physics云々 >>157
これ半分一時期テンプレ入りまでした団子に嫉妬してるだろ 取りあえずGPU変えただけでPhysicsスコアが目に見えて変わるってのなら、きちんとしたの出してあげたらいいんじゃねーの
もうずいぶん前からレビューサイトで検証されて''特に変化はなかった''とされてるのが違うってみたいだから
まあなんでかそういってる当人が自分自身の「えーと、比較してみてはいかがしょうか」というレス以降
その比較に対しての突っ込みにも触れずに、最後は安価もつけず独り言呟くというパターンに入ったけど >>170
もっとアーキテクチャの根底に関わる発言だと思ってたな
例えば流体力学はバンド幅が大事みたいな
XX社のCPUは(3Dmarkの)physicsに弱いって意図の発言だったんかいな まあベンチの何が大事かってのは分かるんだけど
自分が勘違いしてたのがバレたからそういう方向強調しだしたのが丸見えなのがアレ
最初からGPU変えて変化する、という点へのツッコミ
取り敢えず>>157みたいなのだして変化するんだ、という人の書いてることはね
見苦しい そして最初からそうしたツッコミの点でしか話されてないのに
日付け変わって急に意義がどうたら出てくるというのは（勿論これは大事だが、残念ながらそこは上のやり取りにはあまり関係ない
自分のミスを認めようとせず自爆した一人の人がいるだけ）
色々と疑ってしまうからやめた方がいいかと 団子っぽいと言えばそうかもね、言ってるのはそこじゃねえよってなってずれてく
……のか意図的にずらそうとしてるのかは分からなかったが。
最後も彼の討論(？)時の幕引きと同じ状態に。
しかし、彼の予言なのか呪いなのかしらんが
ARMサーバーの船出はきつ過ぎるな。 お前等優しいな、この糞馬鹿は団子そのものだろ
ほんとしねよ GUI OS/GUI アプリの体感速度は、
・物理２コア以上
・高シングルスレッド性能
・寝起きが良い(省電力モードから素早く高パフォーマンスモードへ移行)
これが重要 >>141
都合良く解釈し過ぎて、流石に付いていけないやつもいる。
俺もAMD派だが、AM4マザースレは気持ち悪かったぞ、今は知らんが。
企業や政党の構成員でも無いのに、精神的に一体化してる奴はどれも気持ち悪いが。 サーバ向けARMも始めのうちはLinux上で一般的なサーバアプリを走らせる用途じゃなくて
NASとか専用の機能を持ったネットワーク製品のような組み込み的なものだと思うよ 性能とかよりそもそも製造量や出荷量が圧倒的に違うからIntelの牙城を崩すのはほぼ不可能でしょ
ARMサーバーって、ベンダーも検証用に少量作ってるだけだろうし、大量に量産出荷しているIntelとは桁が2つ以上は違うと思う 寡占してるから駄目な新製品でも支持され続ける？
アホですか >>182
世の中そんなもんだ
資金力と物量で囲い込んだものが大体勝つようになってる あれだけ堂々と鳴り物入りした痛ニュームとかどうして売れないの？Intel様々にしちゃひどい有様ですよね？ どうして売れないかといえば、互換性じゃないですかね。
互換性確保するために別コア混載してたり非効率だった。 itaniumで大々的に宣伝してずっこけたのってもう10年以上は前じゃないか 十年以上前に資金力と物量だけじゃ勝てないってIntel様々が身を以て証明してる皮肉 >>183
「仕方なく使い続けること」＝「支持されていること」
ではないだろう 新アーキテクチャなんかいらねえIA-64を再設計だ
という男気に惹かれる可能性がワンチャン(適当 PentiumProは、16bitコードの実行が遅く、個人に売れなかった(のちのPentium2では16bitコードも高速化)
Itaniumは、32bitコードが遅く値段も高いところに、AMDがx86-64を出してMSもAMD支持したので
いつのまにか消えてHP-UX専用CPUになった 非互換でも売れることはあるけど、そのためには非互換のデメリットを
覆すに足る大きな性能格差、機能格差が必要。
売れなかったってことは足らなかった。 >>188
エコシステムが出来上がっているものは、多少劣っていてもそう簡単には他に切り替わらないよ
イタニアムはエコシステム作る前に大半のメーカーからそっぽ向かれているし
そもそもIntelがマトモにエコシステム作っているのはXeonとCore CPUだけで、他はその他大勢になってるか失敗している >>191
今でもHPが基幹システム向け等で売ってるよ IA-64はx86-64に負けたってレベルですらなく、
32ビットのK7とP6の性能競争にすら追随できなかったレベルじゃないかい。 >>195
開発遅延が響いた
世界支配が目的のISAだからよかったのかもしれない VLIWというのがスーパースカラのスケジューラに潤沢にトランジスタを投入することができるようになる以前の技術だから仕方ない。 IA-64はクルーソーCPUレベルで現実から目を背けて理想論だけで突っ走った結末だろ 意外と今のプロセス技術用いてVLIWの性能向上に全力投球したら……
まあコード効率激悪とか解決してないんだろうけど。 >>198
アレはアレで突き詰めればIA-64よりは有用だと思うぞ
実際似たような事やるようになってきたわけで nvidiaのdenverがcrusoeライクなVLIWらしいぞ Xeonに勝つのは無理ゲー
今のとこ2番手のAMDさえAVX512対応なら太刀打ちできないて言ってるくらいだし AVX512はGPGPU対抗だから、GPUを別に用意できるなら無用の長物なんだけどね そのGPGPUはNVIDIAがスタンダードだからなあ そもそも多ソケットのXeonに対してEPYC喧嘩売ってないし
EPYCって2ソケットまででそ CUDAでNvidia以外使わせないんだからスタンダードもクソもない 正直AVX512以上はオフロードとしてアレイ載せた方がいいと思うの intelも巨大GPUを作るみたいだしSIMDの拡張はこれでおしまいだと思う コンシューマからサーバまでなら256までだろうな
ところがHPCでは我が国のF社が512やる。 散々皆から消えろと言われても消えなかった団子大先生
急に消えたのはどうしてだろうな
事故って死んだのかな 偉い人に書き込んでるのがバレた上過去ログサルベージされて
次やったら首とか損害賠償請求するからみたいに釘刺されたんじゃないの(適当) 512より広げるにはキャッシュラインの拡大も必須だからこれより上は10年単位でないだろう。
HPC前提のSIMD使わない奴が悪いと言えるケースならいざ知らず。 でもコテ外して未練がましく妄言垂れ流してんだよなぁ
未だに そもそも512もまだ予定されてる命令の全ては搭載できてないし
今後5年は命令の追加でしょう そもそもその命令が追加された所で一般に普及するんですかね、、、
結局256程度のままコア積んで高クロックぶん回せるようにした方が性能良いとかなったりして 少なくとも現状はそうだね
メインストリームのプロセッサへのAVX512対応はskylake-Xで済んでるから
あとはシュリンクで発熱さえ下がれば・・
>>212
変なのに絡まれてたからでしょ
傍から見てるこっちの気分が悪くなるぐらいだった リソースの有効利用の観点からは512bitの汎用演算器1つより256bitの機能制限演算器2つの方が性能が出しやすいんだよな。
命令としては32bit×4×4の行列演算を一度にできる512bit命令や64bit×4×4の1024bit命令があっても良いんだが。 シュリンクでAVXユニットの発熱下がっても
CPUの発熱全体に占める割合が変わらないなら相対的に爆熱機能扱いなんじゃないか
つまりスケジューラーに更に大量のトランジスタつぎ込めばAVX512の時代が来る？ 団子大先生はいずれ嗤うネタとしても忘れ去られるだろ
出てきても恥ずかしい過去ログを晒されるだけ
もう終わった過去の存在 PhiとSkylakeが死んだ今、トランジスタと熱問題からAVX512を黒歴史にする選択はあり得る Phiは死んだけど、SKL-SPは絶好調だけど
決算でも明白 >>225
自浄作用やで
団子みたいな変なのが沸くとああいうのが沸いて、消えれば居なくなる avx-512で消費電力が増大する問題は、avx-512をフルスピードで動かさずに、
適度にスピード落として演算することで解決するでしょ？
avx-512計算時だけクロック半分にしたらだめなの？ >>227
Phiで丸ごと半速くらいだったが、アレじゃいかんのか >>227
FPU部を倍、アンコア部も含めて倍の大きさのダイにしておきながら
性能10%アップじゃ割に合わない感じ
>>226
個人的にはNGNAMEに入れたらいいだけじゃねって思う
わざわざコテハン付けてるわけだから SIMDの評価に関してはこの記事が良さげ
あくまで一面的な評価ではあると思うけど
COOL Chips 21 - ArmのSVEの電力性能の分析
https://news.mynavi.jp/article/20180509-627110/ 四苦八苦してAVX512を使えるようにしても遥かに手っ取り早いGPU処理が既にあるし
何よりAVX512効かせてる間に他の処理がお留守同然の状態になるんだから もうスレッドの数分SSE発行でいいんじゃねーの
それで足りなきゃAVXとか使うよりGPUないし専用アクセラレータ使った方が良いだろ
命令変えて電力食わせて、且つ同面積で数倍とかにはなりっこないならヤる意味ねーかんな 100万トランジスタ時代 CISCよりRISCのほうが圧倒的に高性能、これからはRISCの時代だ
1000万トランジスタ時代 VLIWが高性能なんじゃ？これからはVLIWの時代だ
1億トランジスタ時代 CISCとRISCのいいとこどりしたようなやつが正解では？ただし命令セットはCISC/RISC時代と互換性が必要
こんな感じ >>227
>>230の記事を真に受けるなら、クロック下げるより256bitのSIMDユニット使って
AVX2は1サイクル、AVX512は2サイクルで実行するようにしたらいいのかね。
まあ1024なんて長すぎるケースの例が適用できるのか知らんが。 AVXとか、昔のCISC思想の局地的用途に特化するスタイルだよね。
それで喜ぶのは一部の人だけだろうに。 >>235
RISCユニットをCISCライクなフロントエンドに付けてVLIWっぽい命令で駆動すれば良いということか >>236
x86のGPUとVLIWのCPUを造って何をしたいのか分からないところよりはまともじゃないか >>227 普通に定格で動かせばそうなる（半分までは落ちないけど）。それでも速くてワッパいい。
AVXが爆熱ってのは、アンロックのCPUをOCして通常命令と同じクロックで動かそうとしたとき。
そんなことしたらものすごい性能になってしまう。
ちなみに、7980XE@パワーリミット100Wでy-cruncher（AVX512対応）動かすと（2.1～2.2GHzくらいだったと思う）、
1950X@4GHzより速い。
7980XEでパッケージパワー370～380WくらいでLinpack(AVX512対応)やると1500GFlops越える。 Sandraからも電力効率はAVX512が一番高いんよね AVXが爆熱だっていう人は、デフォルトがOCのM/BでOCCTのLinpack(AVX)やPrime95やったときの
発熱と消費電力だけを見て行ってるね。
OCCTのLinpack(AVX)やPrime95はどのくらいの性能出てるか見えないってのがミソだね。 ちなみに、7980XE@パワーリミット165WでLinpack(AVX512対応)やったら1000GFlops越えた。 FPUのみを使う純粋な計算ならAVX512は有効だろうけど
一般的なPCの用途（代表的なのはゲーム・エンコード）だとシングル性能の低下が響いておいしくはない
特にOC運用する人は絶対的な（シングル・マルチ共に）性能を求めてOCしてるわけだから
定格で使えばってのは、ちょっと話が違う つーかやっぱHEDTクラス以上にしか要らんな
そうなるともう態々CPUに内蔵しなくても、各々好きな分だけアクセラレータ買って載っければ良い
お値段的にも
例のエクサスケーラーはコレじゃ無いのかな 絶対的パフォーマンス求めるなら長bitのSIMDを実装しない手はないんじゃね？ Intelは2048bitまでは視野に入れとるみたいよ AVX2048とかどこまでクロック落として使うもんなの >>249
800MHzとかそのくらいになるんでは?
規模大きくなり過ぎてシンクロ取れないでしょ >>248
2048はどこ情報？ ARMのSVEじゃないの？
EVEXのlengthフィールド(L'L)が11がReservedだから1024までは既存のエンコーディングで割当可能
lengthをもう1ビット増やすと16384ビットまで行けてしまうよ？
AVXの仕様がでた頃は整数は512ビットまで、FPは1024ビットまで計画と言及されてた。後藤弘茂もそう言ってる。
https://pc.watch.impress.co.jp/docs/column/kaigai/394037.html Phiが死ぬ前の構想か248の妄想じゃねえの？
今dGPU作ってるみたいだけどGPGPUにシフトするんじゃあるまいな >>253
Auroraに載せるつもりのシステムという意味では多分それに近いのでは
なまじ1Exa到達するとか言っちゃったし、Skylake-XeonよりもKNLのほうがLinpack Flops/Wは高いから、それを捨てるとなると非x86以外にない。
想定解としてはXeon + HBM* + アクセラレータのSiP製品 >>255
死ねよ今すぐ早くしねよ殺されてしまえ死ねよ今すぐ早くしねよ殺されてしまえ死ねよ今すぐ早くしねよ殺されてしまえ死ねよ今すぐ早くしねよ殺されてしまえ死ねよ 偽物だろうが本物だろうがEPYC買ってない奴が団子名乗れば死んでどうぞ AVX2048の話だが、個人的にはなさそうな話のように思うんだよね。
シナリオ1:富士通のSVE512の上を行くためにAVX1024を作る
シナリオ2:富士通かどこかがSVE2048を実装する前に先手を打ってAVX4096を作る
まあどっちにしろHPCの話でコンシューマは当面伸びないだろう。 SVEは256ビットから始まってるから2ビットのlength値で表せるのが2048なだけだぜ多分
1024だけでもマスクレジスタ128ビットにしないと大変なのにそれ以上なんて想定する必要ある？
SIMD化が性能向上の決定打たり得たのはデコーダやスケジューラの実装コストに比べてSIMDは相対的に低コストだったからこそ、よ？
もはやコアクロックを落とさないといけない境地に達した以上は単純に並列度増やせばいいというものではないとオモ
ある程度SIMD化が進むとKnights Millの4連積和みたいな垂直方向の演算性能向上に向かうと思ってる
というのもMovidiusがそこそこ売れてるの見るにこのご時世一点特化のほうがむしろ強い気がするし Appleとかの一部を除いて主要なARM SoCのNEONハードウェアが64ビット実装止まりであることから考えても
それほど極端なベクトル長競争は起こらないと思ってます
Qualcommがやるにしても結局はCortexのセミカスタムでしょ？ 成りすましの釣りだろうが何だろうがウザいしクソつまらないから消えろや >もともとCORALの「プリ・エクサスケール」プロジェクトの第3の柱として名付けられたAuroraは、アルゴンヌ国立研究所用にIntelとCrayによって構築されるが、納期は2018年から2021年にシフトし…
安定のIntel時空
今更Xeonとかいう脆弱性産廃の採用は無いわー
普通にEPYC プロセッサーのアレに置き換わるんじゃね？ EPYCじゃLinpack性能Xeonの1/3以下だから使い物にならんだろ >>245 効果がなかったり悪影響があるような方面で使う必要はないかと。また、効果ある用途なら別にOCして使ってもいい。
うちの7980XE（>>241）の今の設定は、Linpack 1500GFlops以上、y-cruncher π 10億桁20秒切り（1950X@4GHzの２倍以上？）しつつ、
CINEBENCH マルチ4000cb前後、シングル200cb前後を両立できてる。CINEBENCHだけもっと上げることも可能。
Skylake-SPとEPYCの比較やってる人がいた。EPYCの方がコア数もメモリチャンネル数も多いけど粗が目立ってる感じ？
https://www.nabe-intl.co.jp/takeruboost/skylake%e3%81%a8epyc%e3%81%ae%e6%af%94%e8%bc%83-bioinfomatics-applications1/ >>261
ベクトル競争ってか
当時、一般プロセッサのベクトルプロセッサ化で先陣を切ってたPhi対抗を視野に入れた仕様なのでは
>>266
使う必要はないというかなんというか
AVX512命令と有効な活用シーンの問題なのでは
良 膨大な演算を行うHPC（さらにクロック落としてコア増やしたPhiのようなやつが特に向いてる
良 膨大なデータ処理を行う鯖向け
悪 スカラな計算も多分に含まれてる一般PC
と言う感じの >LINPACKベンチマークには地道に最適化を施すプログラマだけが達成できる性能レベルを提供するもので、しかもその最適化はそのマシンでしか意味が無い
>CPUのピーク性能とCPU数だけが強調されており、帯域幅やネットワークへのストレスが十分でない
>また、LINPACKで評価するFLOPＳ値は通信性能の寄与率が低い
LINPACK（） AMDはOmni-Path持ってないからなおのこと蚊帳の外だろ >>268 x265がAVX512の実装始めたようだけど、Sky-Xでやってもまだほとんど効果ない（AVX512 offset設定してると）みたい。
一般PC用途でAVXが効くのは限られてるし、使いこなせるプログラマ（y-cruncherやってる人みたいな）もなかなか居ないのが実情かね。
>>269 EPYCとかはメモリ帯域やレイテンシなんかがもNUMAノード数多過ぎで効率悪そうだよね。
7980XEのLinpackとy-cruncherはメモリが4chしかないのがネック。-SPみたいに6chならもっと出そう。 AMDは1ソケットでNUMAノード数使い切る方針なんだろうか 逆にNUMAノードをここまで増やしても耐えられるのがEPYC
Xeonであんなつなぎ方したらまともに動かないだろう >>272 CPUパッケージがどこかにあったコラみたいに更に大きくなるとかｗ
>>273 >>266の見ると、耐えてないようだよｗ 540 名前：,,・´∀｀・,,）っ-○○○[sage] 投稿日：2016/10/12(水) 21:45:48.40 ID:ijYX/87D [5/21]
Zenが高くないと買えない自分を正当化できないもんな
大丈夫だよ、8コア最上位でも3万円切るから
お前みたいな無職大貧民には大金だけどな
545 名前：,,・´∀｀・,,）っ-○○○[sage] 投稿日：2016/10/12(水) 22:03:09.78 ID:ijYX/87D [8/21]
最上位で3万円切るって宣言した俺の発言ログとっとけよ
148 名前：,,・´∀｀・,,）っ-○○○[] 投稿日：2016/11/14(月) 20:21:39.52 ID:0Q4rwlJ0 [5/9]
まあ、本当にBroadwellの性能超えたら32コアOpteronデュアル機組んでAMDを応援してやるよ
351 名前：,,・´∀｀・,,）っ-○○○[sage] 投稿日：2017/01/10(火) 21:24:59.71 ID:deU+9WJv [4/7]
リアル春にはAMD冬の時代になるから今のうちに春を楽しんで置きたまえ >>274
まだ7nmが控えてるんだから拡張しなければコラせんでも実現してしまうんじゃないか。
1ソケット毎にNUMAルーティング >>277 パッケージの話は冗談だけど、Dualソケットになるともう１ホップでは行けないってのは厳しそうだよね。
CPU-ZのベンチみたいにL2辺りまでに納まって互いに関連のない処理をただパラに動かすだけならいいけど。 HPLといやあThnuderX2が電力爆食いでやばそうだなこれと思った >>271
冷却さえしっかりしてたら10%ほど向上はする
それと実装コストとが釣り合ってると思うかは人それぞれだろうけど
>使いこなせるプログラマ（y-cruncherやってる人みたいな）もなかなか居ないのが実情かね。
これはプログラマの質というよりDLPという考えに沿うようなシチュがほとんど発生しないのが大きい
なのに一般向けプロセッサのSIMDを拡張する→ダイコストや性能ペナルティーに跳ね返る
AVX512以上対応のFP特化コアを搭載する→使わなければ無駄
GPUを転用する→（GPGPUで）使わなくても無駄にならないし、基本的にFPお化けだからDLP処理に向いてる
ってことでAPUって名称作って売り出したけど、当のAMDがBullと一緒に捨てたっぽいのがなんとも・・ APU路線（GPGPU）捨てるつもりならZenでAVX2をもっと高速化してたでしょ 正確にいうとdGPUによるGPGPUに舵をきった感じ >>281 AVX2は色々な課題（高性能なトランジスタが必要、キャッシュやバスの性能、電力やクロック制御、ダイ面積とか？）
がクリアできなくて今のような形になっただけじゃないの？ EPYCは多少のCPU性能を犠牲にして、多コアと低コストと多IOと多メモリを実現するものだろ
CPU性能自体は、1ダイ vs 4ダイじゃ、どうしたってコア間の帯域やレイテンシで不利になるのは仕方ない
CPUのシングルやマルチスレッドベンチだけで語れるもんじゃない
まあ、そのCPU性能も得手不得手あるけど総合的にはかなり勝負出来ているけど 4ソケットないし8ソケットのディスカウントという視点で見れば多少はね AVX強化路線はPhiの撤退で諦めたんじゃないかな
ラジャにGPU強化頼んでGPGPU路線に進むらしいし
AVX512はベンチくらいしか使い途がないし、AVX1024なんか噂すら無い AWSやGCPの上位顧客ってむしろAVX以外何使うんだって話だし実際彼らはSIMDの弱いEPYCなんぞ導入してない
一部GPUに落とし込める問題もあるけどレイテンシネックの部分もあるから結局ホストのSIMD性能もそれなりに必要になる
SQLの処理にすら使っとるよ？ >>285 結局価格なりってことでしょ。>>266のEPYC 24C DualがSkylake-SP 12C Dualと大差ないとか。 >>288
それなりの性能ならSSEで十分だからな
GPUに対抗意識燃やしてAVX強化したのがインテルの敗因だな
それより公言してた32コアのEPYC買かったのか？ Xeonの性能なんかスペクターとメルトダウンでズタボロだろ GCPて昔はともかく今はIaaSでも差つけられて3位なのに
なんでか団子の話によく出てくるな
Googleの人も業務外じゃGCP使わんみたいだぞ デスクトップ用途じゃCCXまたぎ通信の遅さは別に問題にならないが、
HPC用途だと計算の種類によってはCCXまたぎ通信が問題になるのでは？ CCXまだぎ何か問題になったケースある？
ソケットまたぎ通信と比較してみ >>288
死ねよ殺されてしまえ死ねよ殺されてしまえ死ねよ殺されてしまえ死ねよ殺されてしまえ死ねよ殺されてしまえ死ねよ殺され
てしまえ死ねよ殺されてしまえ死ねよ殺されてしまえ死ねよ殺されてしまえ死ねよ殺されてしまえ死ねよ殺されてしまえ死ねよ殺されてしまえ死ねよ殺されてしまえも合わなくなるしね >>293
彼ら自身の事業の方がでかいし、たとえば広告配信の最適化にも使われとる
1バイト単位の比較が32並列や64並列でできて嬉しい分野って序にはアドテクですし
彼らがAVXの進化を進めたと言ってもいいし彼らの顧客のニーズが読めないからAMDはイマイチなのでしょう Azure Lv2なら割と直近まで使ってたんだけどなあ残念
逆にAzure以外の大手クラウドで採用例ないし
SのつかないHTTPフロントエンドなら十分な気がするけどこっち方面は断然Xeon Dが強いし
バックエンドは当面諦めたほうがよいのでは
クラウドのいいところって電気代も時間単価に盛り込んであるから純粋に価格性能比だけで比較していいところだな
>金融モデルの構築、科学的分析、ゲノム解析、地熱分布の視覚化、
>ディープ ラーニングなどを行うお客様から、大規模なコンピューティングに対応できることが期待されており
Azureのブログからだけど、なにかEPYCに向く用途ある？
（別ソースにはEPYCのマーケットは限定的と書いてある >金融モデルの構築、科学的分析、ゲノム解析、地熱分布の視覚化、
＞>ディープ ラーニングなどを行うお客様から、大規模なコンピューティングに対応できることが期待されており
これはXeonのインスタンスに書いてあってEPYCにない一文だよ。AWSやIBMCloudもXeonの顧客層はこういう計算をしてると主張している。 x86CPUでやらなくなるんじゃないかな
将来的にだけどさ
というかまぁマスが効くならCPUの出番は無いわな、今はそういう時代 GPUにDIMMソケットついたら起こして、かな？
現状足りないからNVDIMMみたいなものができてる Lv2のAzureでの位置付けはMongoDBやCassandraのようなNoSQLデータベース向け
逆にスキーマが決まってるものならSIMDで処理しやすいデータ配置にできるからね 登場前から散々Zenを貶してきたけど、思惑が外れて優秀だったせいで、もうAVXしかアピールするところが無いからな
10nm化は一向に進まないし、Phiは後継が転けるしと散々な部分には目を背けて現実逃避してるだけさ MongoDBの絶望的な遅さ体感した人ならわかると思うけどスキーマきっちり決まってる既存のデータベースから移行するメリットは微塵もないからな
スキーマを決められない用途向けだから まともなGPU手に入ったしAVXいらねーわとか言い出すのかなこの流れだと >>307
まだシングルスレッド性能とワッパは踏みとどまってる
GFの7nmがきたらわからん DGX-2の母艦もXeon Platinumなんだけど敗因どこにあると思う？ ワッパはAMDが急速に追い上げてるけどまだ追いついてない部分。次に期待。 >>309
あり得るっつーかAMDとテスラからGPUとバスのアーキテクト行ってるからな
寧ろアレでGPUというか似たようなモノ作らんならそっちの方が不可解 AVXの権化のPhiがオワコンだし
kaby-GでVega使ってるし
ジムとラジャ雇ってるし
AMDの真似するのが正解ってことなんだろうな xeonの多コア化でphiの終息は順当だろう。
クロック考慮すると性能並んでるのになんでアクセラレータなんか使いたいんだ。
しかしなんでGPU信者ってアルゴリズムもコードも理解してないのに自信満々なんだろう。 Knights * を踏襲するのはGPUというよりAIチップの気がするのですけど
Nervana買収はその前触れ
ちな NervanaはCUDA使って色々やってた会社よ ひとつのベンチ走らせるのにkncよりも長いコード書かないといけないしな
なんか条件変えよと思ったら地獄 そもそも既にGPGPUユーザーの大半は.cuを書かずに出来合いのライブラリ使ってるしその視点で見ればMKL使えば特に意識しなくともベクトル化コード使ってるわけで
むしろKnights Cornerの資産を段階的に移行できただけ成功なんじゃないかと >>316
神威みたいなの、というと？
あれ典型的なメニーコアでしょ？ あれは人海戦術で神パフォーマンスを叩き出すためのもの
人材の方に惜しみ無く金を使った中国の勝ちというべきか 540 名前：,,・´∀｀・,,）っ-○○○[sage] 投稿日：2016/10/12(水) 21:45:48.40 ID:ijYX/87D [5/21]
Zenが高くないと買えない自分を正当化できないもんな
大丈夫だよ、8コア最上位でも3万円切るから
お前みたいな無職大貧民には大金だけどな
545 名前：,,・´∀｀・,,）っ-○○○[sage] 投稿日：2016/10/12(水) 22:03:09.78 ID:ijYX/87D [8/21]
最上位で3万円切るって宣言した俺の発言ログとっとけよ
148 名前：,,・´∀｀・,,）っ-○○○[] 投稿日：2016/11/14(月) 20:21:39.52 ID:0Q4rwlJ0 [5/9]
まあ、本当にBroadwellの性能超えたら32コアOpteronデュアル機組んでAMDを応援してやるよ
351 名前：,,・´∀｀・,,）っ-○○○[sage] 投稿日：2017/01/10(火) 21:24:59.71 ID:deU+9WJv [4/7]
リアル春にはAMD冬の時代になるから今のうちに春を楽しんで置きたまえ
はやくしろよ無能 コンパイラ・ライブラリ・フレームワーク開発者は、CPUにあわせた開発をしないといけないが、
最近は、アプリ開発者は、フレームワークやらOpenCLやらOpenACCみたいな言語を使うことで、
CPU依存コードを書くのはかなり少なくなってるでしょ？
Cell Broadband Engineでアセンブラ開発させてた時代とは違うよ >>318
Nervanaの製品出荷が順調に遅れているというのに
逆神が推すのはやめてくれ。 それ単にCUDAの場合10年余のソフト資産の蓄積があるからで、PS3だってある程度枯れてきてからは工数は大幅に減ってるし（FF13の続編がいい例）
某社の GPGPUなんざ4～5年で耕した畑に塩水撒くようなもんで、あんなことしてエコシステム育つわけがないでそ しかも団子が批判しまくってたHBM2を採用予定だしな
HMC?知らない子ですね コスト要員のシリコンインターポーザを安価に代替できてしかも特許も取れてるんだから使わない手はないでしょ >>329
過去の発言はお忘れで？ｗ
455 名前：Socket774[sage] 投稿日：2015/02/03(火) 19:09:32.77 ID:AUlcWWUG
【後藤弘茂のWeekly海外ニュース】超広帯域メモリの採用を可能にするIntelの新パッケージング技術「EMIB」 - PC Watch
http://pc.watch.impress.co.jp/docs/column/kaigai/20150203_686619.html?ref=rss
将来のIntelのハイエンドGPUコア内蔵CPUは、現在のeDRAMではなく、HBM(High Bandwidth Memory)を搭載するようになる可能性がある。
その場合、単にメモリチップが変わるだけでなく、メモリ量と使い方が変わる。
128MBではなく、数GB単位のメモリを載せるようになり、キャッシュではなくメインメモリの一部として使われるようになる可能性が高い。
456 名前：,,・´∀｀・,,）っ-○○○[sage] 投稿日：2015/02/03(火) 20:06:09.52 ID:Q1sBTQhd [2/11]
普通に考えればKnights LandingのHMCを接続する技術でしょ
内蔵GPUだのHBMだのはいつもの後藤節。
465 名前：Socket774[sage] 投稿日：2015/02/03(火) 22:45:58.97 ID:KR0CoaLP
http://pc.watch.impress.co.jp/docs/column/kaigai/20141226_682075.html
ちなみに、Intelの提供するファウンダリサービス向けメモリI/OにはHBMが含まれており、
EMIB技術との組み合わせをIntelは意図していると見られる。HBMは、インタポーザは
DRAMメーカーでは無くユーザー企業が用意することになっている。IntelはEMIBによって、
低コストなHBMサポートを可能にしようとしていることになる。
466 名前：,,・´∀｀・,,）っ-○○○[sage] 投稿日：2015/02/03(火) 23:01:26.47 ID:Q1sBTQhd
この頃から謎のHBM推しっすなぁ
まるでHBMしか高地域メモリの選択肢がないみたいじゃないですかｗｗｗ
Intelの14nmの顧客第１号のアルテラはStratix 10を含むGen10でHMCを全力サポートしてるし
HBMに傾倒する理由が微塵もないのですが Intel、Arria 10 FPGAを統合した「Xeon Gold 6138P」
https://pc.watch.impress.co.jp/docs/news/1122340.html
来るものが来たという感じす。
もはや CPU vs. アクセラレータとか、拡張命令セットの優劣がどうかとか議論する時代でわ無いのかもしれないすね… またIntelの技術が一つ死んだ。行こう、もうじきAVXも腐海に沈む… AVXは滅びぬ
むしろAMDの技術何個死んでんだよ 誰も望んでないのに何で復活したんだろ？
元々低かった存在価値がZenや例の脆弱性問題時に涙目逃亡した一件で皆無になったのに >>331
https://pc.watch.impress.co.jp/docs/news/752237.html
特定顧客向けには2年前からBroadwellとArria 10を統合した製品を提供してましたし環境が整ったんでしょうな。
未だにStratix 10じゃないあたりまだ14nmでの生産が難航してるんだろうなあ。 >>335
最初からArriaの計画だったけどむしろStratix載せるなんてどこソース？ 本物かどうか知らんけどクソダンゴムシこと空冷フンコロガシおじさんと相方のクソリンゴが現れたのか。
まあ、恥ずかしコピペでバルサンしておかないとご新規さんが騙されるからね DDR5が出荷されれば
GPGPUの利点は減ってく >>331
年初以来セキュリティクライシス（Intelのみ）な状況で、これ出されても正直…
不治通は商魂たくましいようですが…ねえ。 >>340
寧ろ繋ぐもの作って別体にしろやとは思うわ
誰もがあんなもん要るわけじゃねぇし、大体何に使う事を想定して作ったのかが良くわからん >>339
GPUももっと広帯域なメモリ積むけどね
4～5年かけて2倍のビットレートじゃB/F比が必然的に悪くなる構図だしなんとか打開しないといけない >>342
540 名前：,,・´∀｀・,,）っ-○○○[sage] 投稿日：2016/10/12(水) 21:45:48.40 ID:ijYX/87D [5/21]
Zenが高くないと買えない自分を正当化できないもんな
大丈夫だよ、8コア最上位でも3万円切るから
お前みたいな無職大貧民には大金だけどな
545 名前：,,・´∀｀・,,）っ-○○○[sage] 投稿日：2016/10/12(水) 22:03:09.78 ID:ijYX/87D [8/21]
最上位で3万円切るって宣言した俺の発言ログとっとけよ
148 名前：,,・´∀｀・,,）っ-○○○[] 投稿日：2016/11/14(月) 20:21:39.52 ID:0Q4rwlJ0 [5/9]
まあ、本当にBroadwellの性能超えたら32コアOpteronデュアル機組んでAMDを応援してやるよ
351 名前：,,・´∀｀・,,）っ-○○○[sage] 投稿日：2017/01/10(火) 21:24:59.71 ID:deU+9WJv [4/7]
リアル春にはAMD冬の時代になるから今のうちに春を楽しんで置きたまえ
はやくしろよ >>341
別体にしたらドライバ制御が必要になってメモリ空間共有とかIntelが不得手とする分野に手を出さなきゃいけない。って事かな >>344
どちらにせよ共有だよ
問題は恐らくバスと形態
使えるモノが無かったんだろう
当たり前だけどDDRクラスのケチ臭い帯域とは言え外部バスで担保するにはちと重い
かと言ってzenみたくバランス仕様で別体にすれば、接続が独自系でない限り喰われる
逆に言えば、そうやってデカいのを作り続けるしか道がないワケだ UPIで接続してるのをMCP化してるだけでしょ
そういう意味では、別パッケージに置くのと何ら変わらない Arria10がどこのFab製か知らずに妄想垂れ流してるAMD蟲まじウケるwww 帰ってこなくていいのに糞と糞が帰ってきたからまた荒れるわ・・・ >>346
まぁ同じダイに乗っけちまえば配線量も配線速度も大幅に上がるからな
まぁお値段はそれ以上に上がるから他に誰もやらんわけだが、やるとしても比較的小規模なAPUみたいなヤツとかARMSoCみたいなのとか
せめて面積でイールド悪化が出ない範囲だな
しかしこんなもんよりPhi後継の方が気になるな
どう振って来るか
ぶっちゃけ計画段階でパンジャンレベルを量産する事には定評があるintelを、移籍チームが上手く仕上げられるか
どんな異形が出て来るのか楽しみだわ >>349
確かIce Lakeの時点でメインメモリ8チャネルでニアメモリとしてHBM2が4スタック対応だけど
これを2ダイMCMにしてメモリの化け物にするって噂が出てた。 >>351
なにそれ
メモリバッファチップはつけないと思うけど 32bitのLinuxはいろんなCPUに移植されて不具合もあまりなさそうだが
64bitのLinuxはx86_64に依存してるソフト資産が多いのか移植にかなりトラブルが多い様子
サーバでの64bitARMの導入が進まないのもLinuxの完成度にも問題がありそう
OpenPowerでもPower8からリトルエンディアンに対応したしね
64bitLinuxが多くのCPUアーキテクチャで問題なくすぐに移植できるようになるまで、数年かかるかもね
富士通のARMスパコンが出る頃にはそういう問題はなくなってそうだけど シングルボードコンピュータでも
64bitのARM Linuxでは今現在、不具合で使えない機能があったりする ここにVGAのグラフィックスモードが載ってた
ftp%3A//ftp.packardbell.com/pub/itemnr_old/NECDOCS00610100/191000AA.htm
256色はPacked Pixel Modeと書かれてるね 64bitARMがいちばん使われてるのはスマホ用だな 泥だとLinuxはカーネル絡みだけで基本GNU資産は使わないんだっけ >>359
後は、OSとしてのARM64 Linuxの完成度を待つだけか 組み込み等の商用製品で使う場合、linuxだとGPL問題があるので、
それを避けるためにFreeBSDやらBSDベースのソフトを使うこともある
とくにGPLv3は制限がきつすぎて組み込みには使いにくい
Linuxボードだけ提供してソフトウェアはなんとかしてよ的な商品ならともかく、
ソース公開したくない組み込み製品の多くはBSDベースになる http://oss.sony.net/Products/Linux/common/search.html
https://panasonic.net/cns/oss/
上のURLでSonyとPanasonicの家電で使われてるOSSのソースコードが公開されてるが
Linuxが普通に使われてる
PanasonicなんてGTKまで使ってる >>365
下手しなくてもwinベースが圧倒的多数なのが組み込みの現実 マイクロソフトもIoTはLinuxで行くらしい
IoT端末をチップレベルからセキュリティ強化
マイクロソフト、IoT専用Linux「Azure Sphere OS」を発表
http://ascii.jp/elem/000/001/665/1665218/
> IoT端末をチップレベルからクラウドベースのセキュリティサービスで
> 保護するIoTソリューション「Azure Sphere」を発表した。
> 独自開発のIoT端末用チップ「Azure Sphere MCUs」、
> LinuxベースのIoT専用セキュアOS「Azure Sphere OS」、
> Microsoft Azureのセキュリティサービス「Azure Sphere Security Service」の3つで構成される。
>
> 最初のAzure Sphere MCUsチップは、台湾メディアテックが「MT3620」の名称で製造する。
> MT3620は、様々なアプリケーション処理用途の「ARM Cortex-A７プロセッサ」、
> 主にリアルタイムI/O処理を担う2つの「ARM Coetex-M4Fプロセッサ」（汎用の計算にも利用可能）、
> 802.11a/b/g/n対応のWi-Fiネットワーク接続機能を搭載する。
>
> IoT専用セキュアOS「Azure Sphere OS」は、
> カスタムLinuxカーネルをベースにマイクロソフトが開発した。
> アプリケーションはコンテナ化して実行し、
> Azure Sphere MCUsチップのWi-Fiネットワーク接続機能を利用して
> IoT端末とクラウド（Azure Sphere Security Service）を安全に接続する。 クラウドで儲けるからWindowsOSにこだわらないMSの方針は
後に必ずMSの衰退を招くと思う。
元々Windows向けだけやってる会社ではないのでIoTにLinuxを使うなとは言わないが。 このスレで言うことじゃないだろうが、Intelより深刻な問題に陥る可能性すらあると思う。
IntelもMSも自分の持つ市場で主導的な立場だったが、Intelは低迷してもまだ主導的と言える。
MSは新しい市場のスタンダードを１から築くか、あるいはWindows中心に戻るべきだ。 元々いろんなとこにサービス売ってた会社だから特に低迷も糞も感じないけどなあ
というかあれ、低迷してると言えるのか？ >>372
MSに関しては低迷どころかクラウドで絶好調だよ。今は。
Intelに関しては今後勢力を盛り返すだろう。 というかIntelも今絶好調だけど
あなたの基準が分からない MSもIntelも世界中で起きてるデータセンターの規模拡大によるクラウドサーバーの需要増加で絶好調なんだけど >>374,375
じゃあIntelも絶好調って事でいいよ。別にIntelやMSを叩きたいわけではないので。 Intelはデータセンター向けCPUにおいてドミナントだがMSはクラウドにおいてそうではないから言わんとする事はわからんでもない。
MSは2番手でAmazonを追いつつGoogleに追われる立場だけど寡占化が進むクラウド市場でGoogleに抜かれた場合脱落する可能性はある。 団子が来た瞬間、しねしね君とMacオタが出て来たんだけど
どういうこと ポスト京の特長について「（プロセッサとメモリを同一パッケージに収める）CPUパッケージを採用することで、プロセッサとメモリを近接させメモリバンド幅の向上を狙っている」 7nmになるのにコア数が少ないからスケジューラにトランジスタ割きまくって
富士通としては異例の超ビッグコアになる、と大方の予想では言われていたけど、
記事を見ると実装密度を上げる方向性なんじゃないか。
まあ今までよりはビッグコアかもしれないが。 FP16はディープラーニング用かな？
従来型の数値計算はSVEで ポスト京は、
HMC予定→やっぱHBMにするわ
10nm予定→やっぱ7nmにするわ
って感じか？ いつ退職したの？
全く話題にもならん人物であると言う事か？ https://pc.watch.impress.co.jp/docs/column/kaigai/1122287.html
> 300GB/sのインターコネクト帯域は、商用プロセッサとしては異常な広帯域だ。
FLOPSあたりで見るとむしろ狭い
GV100 300GB/s 7.45TFLOPS 2017/2018
POWER8x4 307.2GB/s 1.34TFLOPS 2014/2015
POWER7 48GB/s 256GFLOPS 2010/2011
SPARC64 XIfx(Tofu2) 100GB/s 1TFLOPS 2014/2015
SPARC64 VIIIfx(Tofu) 40GB/s 128GFLOPS 2010/2011
https://www.enterprisetech.com/2014/10/06/ibm-takes-big-workloads-power8-enterprise-systems/ 従来型スパコンと、汎用品ベースのスパコンの競争
まず最初に、CPUの演算性能が最初に汎用品ベースに抜かれる
次に、メインメモリ性能で汎用品ベースに追いつかれる(汎用品がGDDRを採用したため)
小規模ノードのインターコネクト性能で追いつかれる(NVlink等)
大規模ノードのインターコネクト性能はまだ従来型スパコンが高速
でも、大規模ノードでのインターコネクト性能も、そのうち汎用品ベースのスパコンに抜かれるのでは？
仮に将来nvlinkが大規模ノードに対応すると、従来型スパコンではどうにもならなくなる 汎用品ベースでは絶対追いつけない性能が無いと、コスパの悪い従来型スパコンが売れなくなる
現に大規模ノードの高帯域接続が必要な計算以外は、どんどんPCクラスタ/GPUクラスタに置き換わってる
すでに小規模ノードではnvlinkで高帯域を実現してるので、そういった用途じゃ圧倒的にnvidia有利 汎用品の性能が上がっているときには特化品の性能も上がる。結局はコストの問題。
イーサネットも最新規格は高い、時間が経てば安くなる。
特化品は常に最新だから性能も上だし値段も相応。
プロセッサあたりの性能を伸ばしにくくなってるから汎用品の適用範囲は広がる。 世間を騒がせてるPEZYですらホストはXeonだし
NECベクトル機も最新機はExpress5800に刺すPCIeカードに成り下がったよ
富士通のポスト京のことを言ってるならARMサーバ市場の覇権が確定してない今ならまだワンチャンあるかもな
SPARCだと京のマイグレーション用途で一部の大学等に納入された程度の市場しか作れなかった 汎用品かどうこう以前に、1年経って科学用ソフト96ノード動かせました
とかじゃなくて
数千ノードで複数アプリ対応とかにしないと、京がダメとかは言えんと思うけどね
まあ勿論ダメな点もあるんだろうが、それはまた別の観点からじゃないかね >>403
Ren4の2位じゃダメなんですか？発言もいろいろ曲解されてるが、京より上のスペックを予定してたセコイアに先越されそうだから稼働を前倒しするために100億円追加で計上したからだからね？
結果的には前倒し予算は切られたけどセコイアの稼働が京より遅れて京が1位の記録は作れたわけだけど 団子がコテハン変えてんのか
よくよく考えたら相方のコテハンもそうだけど
コテハンで15年ぐらい専門板に張り付くって異常だよな
なんでITジャーナリストになったり技術系ライターにならんの？
有能コテハンならいつのまにか世に名が出てたりすると思うんだがね GP、GVはもはや汎用品とは言い難い。GKまではなんとか
GF100 Tesla GTX480 etc.
GF110 Tesla GTX580 etc.
GK110 Tesla GTX Titan $999 etc.
GP100 Tesla ---
GV100 Tesla Titan V $2999 >>404
君、もしかしてしねしね君か？
なんか書き込みがあって即レスしてるのがよく分かるんだけどさ
普段なにやってんの？ >>399
スパコンもメインメモリはDDR系だろ
GDDRやHBMはアクセラレーターでしか使われてない 団子は宿題が未提出なんですがね
言葉遊びをして欲しかったら宿題を提出してからだな
全部自分から言い出した事だぞ
・AMDのEPYCを自費で購入し運用した、あるいはしている客観的証拠
・論文なり専門誌に寄稿した文章を例のコテハンが書いたと断定出来る客観的な証拠付きで提示
・例のアレが勉強会やセミナー、各種会合で講演したとする客観的証拠
・京が空冷と主張している学者
etc…
あとは誰かよろしく Samsung、FinFETからGAA FETへの移行を3nm世代へ後ろ倒し
～EUV露光の7nmプロセスは年内に生産準備完了を予告
https://pc.watch.impress.co.jp/docs/news/1123646.html
逆に言うとFinFETでもまだなんとかなるのか >>415
何ちゃって4nmにすることにしたんでしょ >>414
＞京が空冷と主張している学者
学者じゃないけど本田宗一郎が存命なら京は空冷だっていってただろ それがきっかけで一線から退いた事もセットにしないといけませんなあ(笑)
それに本田宗一郎の言は「水冷でも結局最後は空気で冷やすんだから最初から空気で良かろう」みたいな発言だったと記憶してますがね
あとそれを言うなら彼はトヨタの技術者の所属と名前も提出しなければいけませんねえ
彼曰く「トヨタの技術者も現在市販されているエンジンも広義の空冷と言っていた」
と発言してるんですがねえ
他所のスレで半田発言を蒸し返されておこなの？ はいはい、液冷も空冷だね
真の液冷は液体だけでやれってね
あほくさ >>420
海に放熱しても海は空中に放熱するとか言い出しそう
全部最終的には宇宙に放射してるから空冷ですらないのでは？ >>421
建物のすぐ近くに海があるのに海に放熱してないって指摘したはずだけど？
なんども言わせないで 原発も一次冷却は液化ナトリウム冷却だからその理屈なら空冷式の原発は存在しないな
京の建物の上に生えてるのはいわゆる空冷塔 一次冷却に水冷も使ってることを否定した事実はないし富士通も空冷と併用してるって説明してる
なぜ排他になるのかわからなーい 名無しとコテハンを使い分けて自演までするようになったのか https://egg.5ch.net/test/read.cgi/jisaku/1487768349/390-
390,,・´∀｀・,,）っ-○○○ (ｱｳｱｳｳｰ Sa37-CJUg)2017/03/22(水) 22:25:31.67ID:lBTmCvhFa
>> 393 >> 424
IntelのDCでも鉱物油冷却は試みられてるらしい
京は空冷だけど空冷のためのスペースがコンピュータの数倍とられてるんだよね。当然一般のデータセンターでも冷却コストは無視できない問題だ 一次冷却が空冷って言ってるように見えた？
京の施設見学したことある？ どうせ後藤の記事読んでCPUに冷却水使ってるからパソコンの定義では水冷だとかその程度の知識だろ
水冷を使ってないなんて言ってないのに
建物の排熱にコンピュータ以上の電力つかってるのがデータセンターの問題だぞ
文脈から察しろ 京は海が近いんだから、２次冷却を海水にすればいいのに
日本の火力発電所も２次冷却は海水なんだし >>433
>>342
540 名前：,,・´∀｀・,,）っ-○○○[sage] 投稿日：2016/10/12(水) 21:45:48.40 ID:ijYX/87D [5/21]
Zenが高くないと買えない自分を正当化できないもんな
大丈夫だよ、8コア最上位でも3万円切るから
お前みたいな無職大貧民には大金だけどな
545 名前：,,・´∀｀・,,）っ-○○○[sage] 投稿日：2016/10/12(水) 22:03:09.78 ID:ijYX/87D [8/21]
最上位で3万円切るって宣言した俺の発言ログとっとけよ
148 名前：,,・´∀｀・,,）っ-○○○[] 投稿日：2016/11/14(月) 20:21:39.52 ID:0Q4rwlJ0 [5/9]
まあ、本当にBroadwellの性能超えたら32コアOpteronデュアル機組んでAMDを応援してやるよ
351 名前：,,・´∀｀・,,）っ-○○○[sage] 投稿日：2017/01/10(火) 21:24:59.71 ID:deU+9WJv [4/7]
リアル春にはAMD冬の時代になるから今のうちに春を楽しんで置きたまえ
あくしろよカス 何で発言権のない奴が居丈高に発狂してんの？
素直にごめんなさいしておけば恥の上塗りしなくて済んだのにね >>434
海水は腐食性が高いから
よほど収益性が高くないと難しいんじゃないか？ しょうがないなあ
648 名前：,,・´∀｀・,,）っ-○○○[sage] 投稿日：2017/05/20(土) 17:54:22.08 ID:e8ksNQR8
はんだ（鉛＋スズ）並みに熱伝導率良くてかつ熱でクラック入らない金属作れよ
RoHS指令準拠でない製品をメーカーは取り扱えない
651 名前：,,・´∀｀・,,）っ-○○○[sage] 投稿日：2017/05/20(土) 19:39:36.12 ID:e8ksNQR8
逆にいうとRyzenは鉛はんだでソルダリングしてるがゆえにメインストリームのメーカーPCで使われる道を放棄してるという事 >>438
海まみれだからな
日本はその辺の防蝕技術はあるぞ
ただまぁ割りに合わんだろうけどな
海水冷却となると今の数倍は軽く行って貰わんと >>424
ガス冷却炉は存在するだろう。
まあ2次冷却に液体使ってたりするのでこのスレの理屈だとどうなるのかわからん。 デンマークの洋上風力発電の会社が日本でも実証実験やるって言ってたな
一応洋上にスパコン構築するみたいな案は文科省の検討資料にもある 0447 ,,・´∀｀・,,）っ-○○○ (ｱｳｱｳｳｰ Sa3f-1VOV) 2017/03/23 21:43:03
乗用車のラジエーターも広義の空冷だよ
○ヨタのエンジニアも知り合いにいる >>430
団子理論に従えば鉱物油冷却も空冷のはずだけど、何故か空冷とは言ってないな
京は空冷、と同じレスなのにね 屋内から屋内の熱移動で熱伝導率のいい素材を使うかどうかなんて本質じゃないって話なんだけどな
いちおう油冷は屋外にダイレクトに排熱する装置あるぞ ダイレクトに排熱？
地面に熱々の油でも撒くのかなw
熱密度が高いところから効率よく熱を取り去ることは非常に重要
でなければ各社こぞって技術開発せんよ
半導体には動作温度に上限があるから必然やね バカ丸出し
そこらのデータセンター空調切ったら熱暴走で死ぬぞ 実のところスパコンが水冷とかフロリナートとか使うのは実装密度をあげるためで、排熱は別問題なんだよなあ で、ダイレクトに排熱する油冷って何？
最終的に熱を大気に放出するなら、団子理論ではすべて空冷のはずだけど、鉱物油冷却と空冷を同じレス中で使い分けたのは何故？ 屋外に排熱すりゃいい
それしか論じてない
宇宙に放熱ガーとかは詭弁 少ないエネルギーコストでね
空調の電気代がマシンの電気代を上回っててトータルコストを押し上げてることが問題でそれ以上でもそれ以下でもない ちなみにフロリナートの熱交換器は結構電力コスト高くつくんでなあ
PEZYのあれは冷却機構をFLOPS/Wに入れなくていいというレギュレーションの穴ついてるだけでシステムトータルで見るとOakforest-PACSと大差ない 空冷オンリーで済むのが一番いいというのはそうだね
というなgreen500て欠陥過ぎだろ、あれ >>424
>原発も一次冷却は液化ナトリウム冷却だから
なんていう電力会社のどこの発電所でいつから営業運転？ >>457
もんじゅくらいじゃないか?ナトリウム使ってるのは
他の日本の原発は一時冷却も水じゃないか 屋外にあるラジエーターの部分を持って空冷と称する
→この考えだと屋外のラジエーターまで熱い油を回していても空冷という他無いはずだが、何故か用語を使い分けている
(ただし、熱い油をそのまま捨てて排熱するというなら使い分けには納得はできる)
ちなみに、京の屋上にあるやつは冷却等と呼ぶのが一般的だと思います >>457
原発大国フランス含めて軽水炉だね
別に強く主張する気は無いがこれからの技術である高速炉ではキーになる冷媒でしょ 俺は何で油冷と空冷を使い分けたのか知りたいだけなのだが エアコンも熱交換に液化（代替）フロン使うからアホのりくつだと液冷になってしまうんだがな
京のあれはフロンの代わりに水を使ってるだけで原理は同じだよ
行ったことなら知ってるだろ。空調あるだろ？ ID:WreulT8Y [13/13]
これ団子の一種か ハイブリッド気化熱冷却だなんていってるが要するに水冷媒のエアコンだから
CPUやIOなどのパーツの熱をダイレクトに冷媒に吸収させられるけど、水で良かったのかという問題はある ポスト京への入れ替え工事で冷却機構も含めて作り直しになるから今回も1100億円を見込んでる 【補助金詐欺】じゃあTCI-DRAMについて語ろうぜ【夢の技術？】 406,,・´∀｀・,,）っ-○○○ (ｱｳｱｳｳｰ Sa3f-1VOV)2017/03/23(木) 14:39:34.51ID:fSKWUazPa>>407
ちなみに京で水冷してるのはCPUとネットワークコントローラのみで筐体全体は空冷だから
それを空冷でないといったら嘘になる
413,,・´∀｀・,,）っ-○○○ (ｱｳｱｳｳｰ Sa3f-1VOV)2017/03/23(木) 16:18:56.56ID:hpRKArZna
俺のレスちゃんと読み直してくれよ
空冷設備が計算機ルームの数倍のサイズあるって言ったら水冷だと突っかかったバカがいるだけだぞ
もちろん水冷でも河川や海水で循環させない限りは空冷設備が必要である
418,,・´∀｀・,,）っ-○○○ (ｱｳｱｳｳｰ Sa3f-1VOV)2017/03/23(木) 18:06:39.24ID:hpRKArZna
バカがなまじ自作PCの知識で知りもしない巨大コンピュータを語るとこういう齟齬が生じる
京のあるのは人工島の上だぞ
俺のレスの必然性くらいわかるだろう
426,,・´∀｀・,,）っ-○○○ (ｱｳｱｳｳｰ Sa3f-1VOV)2017/03/23(木) 20:19:51.03ID:EIegYYixa
>> 424
言語障害を自白しないでくれ
そもそも水冷と空冷は対局の概念ではない
バカはそこを理解してない、お前も含めてな
428,,・´∀｀・,,）っ-○○○ (ｱｳｱｳｶｰ Sa1b-1VOV)2017/03/23(木) 20:30:31.90ID:0VH8ZIxwa
発した熱は屋外に出さなきゃならんのよ
温まった水をどうやって冷やすの？
どーせお前ら井の中の蛙はパソコンより部屋の容積のほうが大きいからそんなの考えもしないだろ
でもスパコンはそれも含めて設計しないといけない。
現状、京のあるポートアイランドが地盤が緩いせいもあってか海から取水はしてない。
だからあの建物自体が巨大な空冷搭になってるんだ。
たかだかパソコン1台や2台置いただけで排熱をエラそーに語るの恥ずかしいからやめろ 435,,・´∀｀・,,）っ-○○○ (ｱｳｱｳｶｰ Sa1b-1VOV)2017/03/23(木) 20:54:40.25ID:0VH8ZIxwa
>> 436>> 442
海や大きな川の沿岸に作ってるのに空冷塔が必要な発電所はないだろ？
排熱を川や海に逃すからだ。
京は軽く小規模な原子炉1基分の電力を消費するから原子炉なみの排熱設計が必要なわけ
バカはいい加減自分のバカさを自覚しろ
438,,・´∀｀・,,）っ-○○○ (ｱｳｱｳｶｰ Sa1b-1VOV)2017/03/23(木) 20:59:30.45ID:0VH8ZIxwa
ワッチョイついてないスレならIDコロコロ変えて暴れてたところだろうがあいにくだったな
物わかりの悪いお仲間さんが少ししかいなくて残念だね
443,,・´∀｀・,,）っ-○○○ (ｱｳｱｳｳｰ Sa3f-1VOV)2017/03/23(木) 21:24:52.70ID:o/dbU/paa
物わかりが悪いな
パソコンはパソコンの外に熱逃すだけで解決
ペタスケールのスパコンは屋外に出すまでが排熱
違いを理解しろよバカ
444,,・´∀｀・,,）っ-○○○ (ｱｳｱｳｳｰ Sa3f-1VOV)2017/03/23(木) 21:30:46.84ID:o/dbU/paa
パソコンのスケールで表すなら京の水冷部分はせいぜいCPUヒートシンク程度の役割だ
ヒートシンクの熱を逃がすのは結局空冷というわけ
447,,・´∀｀・,,）っ-○○○ (ｱｳｱｳｳｰ Sa3f-1VOV)2017/03/23(木) 21:43:03.70ID:o/dbU/paa>>499
乗用車のラジエーターも広義の空冷だよ
○ヨタのエンジニアも知り合いにいる 449,,・´∀｀・,,）っ-○○○ (ｱｳｱｳｳｰ Sa3f-1VOV)2017/03/23(木) 21:47:02.27ID:o/dbU/paa
>> 454
水冷と空冷が相反する概念だと思い込んでるからバカはバカな発言を続けるわけ
両方使ってるという発想がない
ヒント: 一次冷却と二次冷却という概念
456,,・´∀｀・,,）っ-○○○ (ｱｳｱｳｳｰ Sa3f-1VOV)2017/03/23(木) 22:04:38.64ID:o/dbU/paa
>> 457>> 458>> 460
知恵遅れのオレオレ解釈なんて聞きたくないよ
チラシの裏に書いてろ
472,,・´∀｀・,,）っ-○○○fusianasan (ｱｳｱｳｳｰ Sa3f-1VOV)2017/03/23(木) 23:45:20.82ID:o/dbU/paa
ID変え自演放題のスレなら「ら」になるだろうけど2,3人頭のおかしいのが張り付いてるだけですからね現実問題
車とスパコンが同じ概念だと思うんですか？という話に
478,,・´∀｀・,,）っ-○○○ (ｱｳｱｳｳｰ Sa3f-1VOV)2017/03/24(金) 00:04:57.33ID:Srd/+jhba
此の期に及んで空冷では無いなんて素人じみた主張はさすがに恥ずかしいぞ
489,,・´∀｀・,,）っ-○○○ (ｱｳｱｳｳｰ Sa3f-1VOV)2017/03/24(金) 06:36:19.74ID:Srd/+jhba
>> 484
先に「水冷だから空冷でない」なんていう頭の悪い議論をふっかけてきたのは俺ではないぞ
この頭の悪い数名に言わせれば、一部でも水冷化されてたら空冷を使ってる事実は全否定できるらしいけど
491,,・´∀｀・,,）っ-○○○ (ｱｳｱｳｳｰ Sa3f-1VOV)2017/03/24(金) 06:55:55.06ID:Srd/+jhba
自作PCの常識がなぜHPCやエンプラに適用できると思った？
門外漢がドヤ顔で語るなよ恥ずかしい 506,,・´∀｀・,,）っ-○○○ (ｱｳｱｳｶｰ Sa1b-1VOV)2017/03/24(金) 18:25:33.58ID:QxNOPnt5a
冷却工程に水使うものが全て水冷だという主張が正しいなら空冷式の発電所なんて存在しないよ
520,,・´∀｀・,,）っ-○○○ (ｱｳｱｳｳｰ Sa3f-1VOV)2017/03/25(土) 00:10:36.07ID:dzRDBrx5a
読解力ねーのか？バカなのか？
空冷塔を持たない熱発電施設は海や川から取水して冷却水の熱交換をしている。
一時冷却に水を使うのは前提で、その冷却水をどうやって冷やすかが電力プラントにおける空冷か水冷かの違いだ
もちろん京は小規模な原子炉一個ぶんなみの電力を食う。
だから発電所と同等水準の冷却機構が必要なわけ
530,,・´∀｀・,,）っ-○○○ (ｱｳｱｳｳｰ Sa3f-1VOV)2017/03/25(土) 02:42:23.46ID:dzRDBrx5a
>> 533
河川や海の水で熱交換してるデータセンターももちろんあるよ
とりあえずCPUだけ水冷なら空冷ではないなんてアホ理論は恥ずかしいからやめろ
541,,・´∀｀・,,）っ-○○○ (ｱｳｱｳｳｰ Sa3f-1VOV)2017/03/25(土) 08:01:06.36ID:dzRDBrx5a
>> 535
そうだよ
「一部でも水冷なら空冷を併用しても水冷（ドヤッ」という理論が正しいとするなら空冷式の発電所は存在しないね、
って背理法で矛盾を指摘してるんだがまだ間違いを認めない知恵遅れ数名
561,,・´∀｀・,,）っ-○○○ (ｱｳｱｳｳｰ Sa3f-1VOV)2017/03/25(土) 22:15:55.99ID:jKXLk0i6a
一部でも水冷なら空冷じゃないなんて恥ずかしい理論展開したアホの自戒ですか？
574,,・´∀｀・,,）っ-○○○ (ｱｳｱｳｳｰ Sa3f-1VOV)2017/03/26(日) 01:31:51.29ID:4x5rLuGNa
>> 576
既に学識者の見解では京も「空冷」に過ぎんのだよ
認めたくないバカはいつまでもバカやってろ 594,,・´∀｀・,,）っ-○○○ (ｱｳｱｳｳｰ Sa3f-1VOV)2017/03/26(日) 13:26:12.66ID:r8pEGJ3Pa
>> 596
HBMのコストが落ちる前にGPU用途でコストパフォーマンスに優れるとみられるGDDR6が立ち上がる予定だからフェードアウトorRambus独自メモリなみのニッチソリューションの線もありかな
604,,・´∀｀・,,）っ-○○○ (ｱｳｱｳｳｰ Sa3f-1VOV)2017/03/26(日) 14:57:50.23ID:r8pEGJ3Pa
>> 599
いつからコンピュータが自動車になったの？ green500には、空調・冷却費用も入れたほうがいいのでは？
空調・冷却費用は気温によってかわるので、
スパコン設置場所の過去１年間の最高気温データを取って上位３０番目の気温の時の
空調・冷却費用を算出する感じで >>470
夢はいつか叶うのさ
いつかはしらないけど 実際に寒冷地に作って無冷房データセンターみたいな構想はある、
また、もし気温が上がった場合どうするかといえば、その時はシャットダウンして別の場所に引き継ぐとか 負け犬コテハンをまともに相手してる人がいるように見えるけど
多分今までずっと複数回線+IDコロコロで自演してたんだなと考えると腑に落ちる点が多いな ブロックチェーンを改竄する51%攻撃、実際には25%以下の計算能力でも可能。
ASIC機器の発売で採算が悪化するEthereum採掘に代わって、償却の終わっていない手元のGPUを何に使うかを模索した結果、
利己的採掘による仮想通貨の詐取・ブロックチェーン改竄に手を染めたGPU採掘者達
https://news.yahoo.co.jp/byline/kusunokimasanori/20180525-00085649/ 閑散としすぎるより適度に団子でも何でもいいから書き込んでくれるほうがいいよ
むしろアンチ団子のコピペのほうがうざい >>483
しねしねはおれだがあの糞カスが居ないなら普通な書き込みしてる。 >>486
よりにもよって486でそんなロクでも無い事を書くか
戯けめ >>486
ホラとヘイト撒き散らすバカの書き込みが増えるくらいなら閑散としてる方が平和でいい こう言う妙な擁護が怪しいよな
デマばっかり飛ばしてミスリード誘うよな書き込みは害悪でしかないのに
そこに気づかないか敢えて目を瞑るって頭おかしい
やってる事はフェイクニュースだぞアレ
ryzen発売前後(空冷発言も含めて)はまだ擁護する奴居たけどそれ以降擁護するのは本人の自演じゃねーの 冷媒液がCPUと直結してる分CPUファンの消費電力を減らせるけど空調電力コストはむしろ高くつく、それが京の空調の本質
はっきりいうけど水をエアコンの冷媒として使うにはフッ化カーボンより効率が悪い
まさか温まった水をただ風当てて冷やしてるだけだと思った？ 気化熱冷却が空冷じゃないというのなら地球上の空調（エアコン）のあるデータセンターの99%は液冷だよ 持論はいいからソース足りうる学者の論文等を持ってこいよ 水は沸点が高いしイオンが溶出しやすい
唯一、フッ化カーボンは放出されれば地球温暖化の環境負荷が高いという問題あり ほんとこの糞コテをだれか殺してくれねーかな
賞金出してもいいわ その金で隠居してやるから振り込んでくれ
ビットコイン口座ある？ 口座晒して書き込み完全沈黙確認した後に入金な。
実名晒して電車に飛び込んでくれても構わん 多分お前の方が先に死ぬんじゃないかな
冷凍睡眠してシンギュラリティ後まで生き延びてやる
ダンギュラリティ >>497
コジェネ+吸収式はエアコンというよりクーラーだな
一次冷却にHFCないしR12等の代替ガス冷媒はデメリットがデカ過ぎる
潜熱回収系はこの規模だと電力負荷が高い事とメンテコストが青天井、故に顕熱回収の一次系に吸収式とコージェネで低温化+チラーってのはかなり合理的だと思うが
俺が触ってた大規模空調/調温は軒並み水系冷媒循環+吸収式だったけどな
抽気さえ気を付けておけば壊れてもタカが知れてるし、ましてや通常の冷温水配管と有圧系冷媒じゃイニシャル/ランニング共にコストがちょっとねぇ やっぱり前のコテで出て来なくなったと言う事は何か都合が悪い事があったんだろうな 一次冷却は、精製水に自動車用ロングライフクーラントいれとけばいいよ
これが安く済む >>508
消毒用アルコールと水で共沸冷媒作るのもアリだな、多少圧は要るが高温時にサブクール使えるから能力は上がるぞ
ベンゼン混ぜても出来たと思うが覚えてない >>494
比熱（顕熱部分）は冷暖房の効率にはあまり関係しない >>511
何言ってんだ?
熱交換効率そのものが変わるなんて一言も言ってねぇぞ
勘違いしてるだろ そろそろスレ違いな話題はやめていただけませんかね
これも自演かな？
まあ空冷おじさんと言う評価は変わらんけどね >>514
意味が無くなる
それならガス冷媒で良い たとえばTjMaxが150度くらいまで引き上げることができるなら色々やりようはあるけどね なんで一次冷却水(冷却溶液)の沸点まで加熱される前提だよ
発電所やボイラーじゃないんだから、沸点まで加熱する必要はないわ >>66
下から冷風がゴーゴー出てるあそこを空冷だって言ったらアホが年越しで噛みついてるスレ RoHSとか損益計算書や貸借対照表を知ったかぶりするおじさんを愛でるスレ
んでAMDのCPUが使ってるソルダリングは有鉛半田なの？ CPUダイとヒートスプレッダ間のはんだは、通常のハンダと違う低融点はんだ
おそらくビスマスかインジウムが入ってる鉛フリーはんだでは？
そもそも、一般向けのインドネシアでパッケージングするCPUはグリスだが、
サーバ向けのコスタリカでパッケージングするCPUはいまでもIntelはハンダ使ってる XeonのBroadwellがはんだで
Skylakeはグリスになっとるぞ こいつに言えよ
648 名前：,,・´∀｀・,,）っ-○○○[sage] 投稿日：2017/05/20(土) 17:54:22.08 ID:e8ksNQR8
はんだ（鉛＋スズ）並みに熱伝導率良くてかつ熱でクラック入らない金属作れよ
RoHS指令準拠でない製品をメーカーは取り扱えない
651 名前：,,・´∀｀・,,）っ-○○○[sage] 投稿日：2017/05/20(土) 19:39:36.12 ID:e8ksNQR8
逆にいうとRyzenは鉛はんだでソルダリングしてるがゆえにメインストリームのメーカーPCで使われる道を放棄してるという事 Arm Gives Glimpse of AI Core
https://www.eetimes.com/document.asp?doc_id=1333307
ARMがAI用コアを提供するんだって
とりあえずスマホやスマートスピーカー等のエッジコンピューティング用かな？
一部の中華スマホはメーカーが独自にSoCにAI機能積んでる 日本語記事が普通に出てるのに何か差異がなければ英記事は貼らなくてもいいよ。 >>519
諸々と理由はあるけど効率の問題が大きいで
>>525
インジウム主体
物性的に向きまくってるのと、低融点ってトコが良い
混ぜ物し過ぎると利点損なうから程々か、或いはほぼ純だろう >>524
団子がそんなこと知ってるわけ無いじゃん
知ってたら当時空冷を突っ込まれた時の切り返しに使ってただろうよ 出さざる得ないでしょ
Zenがミサイルで建物1箇所を破壊する能力を持ってるとしたら
Zen2は小型核ミサイルで都市1箇所を丸ごと破壊する能力を持ってる
Zen5は核ミサイルで国を丸ごと破壊する能力を持ってる
なぜここまで一気に性能が伸びるのか？
Zenが32nmからいきなり14nm
Zen2は14nmからいきなり7nm
Zen5は7nmからいきなり3nm
下手したら来年の今頃Intel14nm vs AMD7nmが観れる さすがに来年はIntel10nm量産・流通するだろ
同じ○nmでもIntelのが微細だとか言われてたけど今度GFは7nmだからな zenからzen+になってこの伸びようだからな
期待するなっていう方が酷だわ zenってアーキテクチャ的にクロック上がらないのかプロセス的に上がらないの?言い方変だけど 同じIBM陣営であるサムスンの14LPPで作られた製品よりクロック出てると考えれば製造プロセスだろうか よく言った
しかしな14++は10+より性能が高いのだ
つまり来年の今頃Cannonlake出て来ても意味ない
再来年にIce Lakeが出て来ても意味ない
3年後のTiger Lakeで初めてCoffe Lakeを上回れるのだ
そのCoffe Lakeと今のRyzenの性能は同程度だ
Coffe Lakeをから割とオーバークロックしてやっと微々たる差が出来る程度でインパクトが無い
その程度の差ならZen2期待するよ
圧倒的大差で性能が一気に膨れ上がる
例えるならiPhone6sから今年発売されるであろうiPhoneの次回作に乗り換える程の性能差がある
マジすげえからw この明らかに頭のおかしいファンボーイは例のクソコテが叩くために自演してるんじゃないかと思うぐらいイタイ奴だな Zen2APUは8コア
i7－6950X位の性能がある
GPUはGTX 680位の性能がある
この辺まで来るともうグラボいらないって人がいても良い位の性能になる Zen2APUのライバルはもうIntelじゃ無くて
Zen3だな
ほぼ同時期に現れる
迷うならZen3だってな感じにその頃なってる GPUが処理するデータ量はCPUの1000倍にもなるからな
何でATXサイズのグラボを出さないのか不思議だ ATXサイズのグラボ作ったところで
・載せるGPUとメモリおよびそれらの冷却はどうするか
・超広帯域の専用バスでM/Bと接続する必要性
・ビッグダイだと歩留まりの問題が大きくなる
と素人考えでもパッとこれくらいの問題を思いつく
NVIDIAはNVLINKやNVSwitchを開発したけどもっと規模が大きくなるとどうなるんかね Castle Peakと呼ばれるZen2版のスレッドリッパーがもの凄い脅威になりそうだな
コア数多くてもデスクトップRyzenとそれ程変わらん位のクロックを積んでくる
そしてサーバーCPUとは違い価格をおさえて出て来る
10000ドルのXeonの28コア2.5GHzのTDP205W相手に圧勝だったとかやっちゃいそう ノード間であれ、チップ間であれ、インタコネクト大事だけど
そこに金かけると熱も凄いことなる
トレードオフが難しい ATXサイズのGPUと4way CFはどっちが高性能だろう
AMDはHBCCで効率的なメモリの階層管理をやるから、NVLinkやスイッチみたいなのは基本的にいらないんだよな
EPYCの8chメモリや128本のPCIeやM2 SSDとかフル活用出来るから、あんな配線お化けみたいなスイッチは必要ないし で、そのHBCCっていつWS以上の範囲で実用化されるの？ >>555
HBCC自体はVegaの基本アーキテクチャのひとつですし
WS向けVegaにはHBM2の他に2TBのNVMe載せたタイプも販売されてますよ せっかくのHBCCをうまくいかせてないのがAMDなんだよ
現状HBCCはグラフィック性能にはほぼ無関係
GPGPUに関しては、HBCCを有効利用するようなアプリを作れるならともかく、
そうでないほとんどの場合意味が無い
AMD ハードが○○対応しましたよ→だれも使わない
nvidia ハードが○○対応しましたよ→それを生かせるソフトウェア・開発環境を整備→みんなに利用される AMDのみ対応の機能→ほとんど利用されない
AMD・nvidiaとも使える機能→みんなに利用される
nvidiaのみ使える機能→みんなに利用される
この違い
nvidiaのみ対応の機能も、CUDAで簡単に利用できる >>557
ゲームだと最低12GB以上割り当てないと効果ないってどこかで聞いたような…
マイニングならHBCC使わない奴はアホだろってくらいハッシュレートが変わる
HBCCの扱いが難しい事は否定しない AMDちゃんはいつになったら、ソフトこそが大事だということに気付けるんでしょうか‥‥ >>560
気付いてVulkanとか手を打ったりしてるけど
有効な手立てを打ててないんだよねぇ >>556
それとコア間の接続のバスとは関係ないでしょ
むしろRADEONのHPC展開を考えるとnvidiaの巨大switchのようなのは必須 >>553 CCX分割によるL3の分断、少ないコア数のダイによるMCM、すべて妥協の産物。
トレードオフってのはもっとハイレベルな所での選択じゃないか。 >>561
それ業界の標準規格とでもいうべきものであって
特段ソフトに強いとかいうわけじゃないんだけど‥‥
例えば、Caffeでこの演算実行したのに走らないよ！とかなったときに
助けてくれないのがAMD >>567
それとコア間の接続のバスとは関係ないでしょ >>563
それを自分に言われても……レス付けた元は>>555の
「で、そのHBCCっていつWS以上の範囲で実用化されるの？」
に対してだから
HBCC自体はVegaで実装されててWS向けにはNVMeも載せた"Radeon Pro SSG"も発売されてるよ、って話だから
CPUとのバス接続の話はまた別問題だし
>>565
標準規格としていろんなメーカーに呼びかけて策定したわけだから動いてないわけじゃないでしょう
最適化はね……CPUでも散々言われてることではあるんですよねぇ
>>563
NVSwitchはもっと複雑で大規模
今月書かれた後藤さんのコラム
NVIDIAのマルチGPU戦略とインターコネクト帯域
ttps://pc.watch.impress.co.jp/docs/column/kaigai/1122287.html NVswitchはありゃちょっとなぁ
逆に言えばアレ以上はリソース比例以上では向上出来ないって事でもあるし
なんかロジックでコンピュータ組んで各社売ってた時代を思い出す
結局生き残ったのは汎用スマート系だけどな
大規模WSで処理可能なものは小規模でも処理可能で、且つ数が有るから纏める必要が薄かった >>570
>NVSwitchはもっと複雑で大規模
CPU - GPU間接続のPCIeレーン数が少なくてアンバランスな気がする
NVSwitch：CPUとメモコンがPCIeブリッジの向こう側
EPYC：Switch内にCPUとメモコンが同居してるような構成
ソフトウェアスケジューラだと足枷にならないんだろうか？ >>570
昔からvulkanみたいな標準規格策定はAMDは他メーカーと共にようやっとるよ
けどそれはソフトにたいしてのサポートとは全く別
もう20年前からサポートなんとかして言われてる状態
特にGPUでは必須なのに、何のサポートもないし NVも結局オフチップインターコネクトで試行錯誤することになったな。CPUが辿ってきた道と一緒だ。 10kWというのみて驚いたよ、周波数もソフト制御だからCPU以上に大変だし
アチアチのクラスタね、てなるからまあDGX2単体で使うものでしょう 7LPなら60%消費電力削減出来るとして
TDP180Wのスレッドリッパーなら72Wにまで落とせる
TDP65WでZen2の16コアを出そうとなるとあと10%消費電力削減しないとならないので
定格2.8GHzくらいで出せそうかね？
となると65W相手にでもi7 7960X死亡宣告だろなぁ >>580
Piwer8/9限定だけどね
XeonやNVスイッチだと、PCIeスイッチ経由でCPUと接続するから効率が悪い 5960XをRyzen 7 1700の65Wが殺し
6950XをRyzen 7 2700Xが殺し
7960XをZen2の16コア65Wでに殺しかかる NVIDIAもAppleやGoogleと比肩するくらいの金余りなんだから
歩留り完全度外視でシリコンウェハ丸々使ったGPU作りゃいいのに >>582
トランジスタ使いまくりでコア数増やさずに性能上げてほしいんだが、
さすがに7nmともなればコア数増に舵をきらないわけにはいかないか。
ふと思ったんだがEPYCのZen2世代の奴が倍のコア数のダイで出てきたら
ニコイチに文句言ってた団子先生はシングルダイ、2ソケ製品買うのかな >>585
ステッパで露光できる最大ダイサイズがあって、それを超えるのは無理 そしてその最大サイズのダイを作って
利益の出る値段で売れるのがnvidiaの凄いところ >>587
フルサイズCMOSイメージセンサは最大サイズ越えてるんだが >>589
微細化が進んだ先端ステッパで露光できるサイズと、
微細化が進まないビッグダイ用ステッパで露光できるサイズは異なる
カメラのイメージセンサは後者だよ イメージセンサの場合、扱う光の波長考えれば14nm用ステッパとかいらないよね。 >>590
イメージセンサ用のステッバで一度に露光できるサイズがAPS-C
フルサイズはそれの2倍で一度に露光できない。
でもそれ相応の値段で売れるからビジネスとして成り立っている。
ロジックデバイスは無理して巨大なダイを作っても高値では売れない。
どうせ同一ロジックを複数並べた構成になっているのだから
下位モデル用のダイをMCMにした方があらゆる意味で合理的で
そういうビジネスモデルになっている。 ビッグダイでもMCMでも、高いのと安いのがあるのが現実じゃないか？ GlobalFoundriesは7+でEUV使う
これによって革命が起こり性能もっとすごくなる
そして5nmは7nmよりも40%クロック高く出来るんだぞ
その5nmスキップしてもっとすごい3nmに直接行くらしい
Intelは10nmは液浸リソグラフィーのまま行くらしく7nmでEUV使う
出遅れ感が半端ない
Intel完全にオワタ
パソコン買うなら
2019年なら7nmのZen2だ
2020年なら7+のZen3だ
2021年なら3nmのZen5だ 【後藤弘茂のWeekly海外ニュース】Arm、Skylakeの性能の90%に迫るCPUコア「Cortex-A76」 - PC Watch
https://pc.watch.impress.co.jp/docs/column/kaigai/1125098.html >>596
5nmを飛ばしていきなり3nmにシュリンクするわけねーだろ。ヴォケ。技術的問題が大杉だわ。 最近はシュリンク（ダイの縮小）が伴ってなくても
消費電力が減ると数字を小さくしていくのがトレンド >>599
いや、本当に飛ばすらしいよ。
5nmでは7nmと比較してそれほど性能向上が望めないからだと。 >>598
林檎、ARM、AMD、IBMなどからフルボッコやないかこの頃 >>598
>Cortex-A76の実行パイプラインやデータアクセスは、Cortex-A72を踏襲している
詳しく書いてないがMeltdown対策なのかねぇ？
ソフトウェア緩和で速度落ちたら元も子もないし >>603
もともと開発チームが別
https://pc.watch.impress.co.jp/img/pcw/docs/689/524/9.jpg
アメリカ・・・A8、A15、A57、A72、A76
フランス・・・A9、A17、A73、A75
イギリス・・・A7、A53、A55 組み込み的なのはイギリスで高性能なのはアメリカかい SkylakeつってもYとかMとか付いてる奴基準なのかマジにi5ぐらいはあるのかどうなのこれ そのアーキテクチャなら毎日の充電から開放されて半年に1回とかになる？
いつになったら年1回で済むようになるのやら クロックあたりじゃねえの？
まあだとしたらかなり性能差付きそうだけど 消費電力無制限一本勝負ならIntelが勝てる
消費電力あたり性能だとIntelに勝ち目無いしATOMもARMに駆逐されたよね ARMがSkylake対抗のハイエンドコアを発表
2018年5月31日のEE TimesがARMのハイエンドコアの発表を報じています。Cortex-A76 CPU，Mali G76 GPU，V76ビデオコアは新設計のハイエンドコアで，
Intelのモバイル版のSkylakeと比較して，SPEC性能で10%以内に収まる性能を持つとのことです。A76を使うノートPCは，Intel CPUを使うノートPCとほぼ同等の性能を，
1/4のチップ面積と半分の消費電力で実現できえるとのことです。
http://www.geocities.jp/andosprocinfo/wadai18/20180602.htm Skylake世代のモバイル向け同等っつうと凄いんだかすごくないんだか 性能を無視して必至に電圧落として消費電力削ったのと比較しても性能が劣る時点でどうにもならんよ。 いままでの特定の計算が速くなるアクセラレーション機能で自称インテルに追いつくんじゃなくて、
SPECベンチでintelにおいつくなら画期的だな 「モバイル版Skylake搭載のノートPCと比較して」
ってARM版Windows10がどれくらい普及することやら……
バイナリトランスレーションのペナルティを考えるとどうかと思うがねぇ
ハイエンドスマホ向けだとバッテリー保たん気がするしなぁ ARM社は新しい石出すたびに（自称）Xeonに追いついてるので今後も追いつく Intelは14nmプロセスが素晴らしく出来が良かった
なんせ他社の10nmプロセス相当の性能が最初からあったわけだから
しかし10nmプロセスで失敗した
Armが7nmになりAMDが7nmプロセスになったと同時にIntelの優位性は全てにおいて崩れ去る 今日明日には影響ないがintelは段々と外堀を埋められているな上下でｗ Coretex-A76のIPCはSkylakeの90％まで迫る
もうSandybridge Refreshの雑巾搾りで性能を上げるのは限界
Zen2ならIcelakeのIPCを余裕で抜きそうだな Cortex A76が先代より30%速いっていうとGeekbenchなら3000越すくらいか あとRISCとCISCでIPCは単純比較できないでしょ
Exynosにシングルでやや水をあけられた分を取り返せるかも、ってくらいじゃないかね SPECint等の「普通の」ベンチマークで比較するのがいちばんわかりやすい
へんなベンチマークで比較して結局よくわからない状態になってる
SPECintシングル、SPECintマルチの２つ見れば、「普通の」ベンチマークがだいたいわかる
普通じゃないベンチマークは補助でつかって 気分変えて久しぶりにム板のスレをいくつか覗いたけど、
荒らしまくってる例の奴って板の管理人なの？ >>623
いまのARMがRISCっていわれるとかなり違和感があるな
RISC風命令セットだけど、すでにチップ自体はRISCとは別物みたいな お前のなかでは普通なんだろうね。
お前の中ではな。 デファクトのSPECで普遍的でないならそれ以外は全部ゴミ以下やんけ >>627
ここで問題なのは命令セットでしょ
おっしゃることはごもっともだが 今生き残ってるCPUなんて、x86(AMD64)以外は全部RISCじゃないか。 ARMがCortex-A76というハイエンドベースを出した意味はデカい
Switchの後継モデルに使うTegraならコレとA55の組合せでも十分な
性能出せるな
未だに実質Skylakeの8086Kで喜んでるIntelは実に愚かしい
停滞感も甚だしいな RISC, CISCなんて分類に最早意味が有るとは思わんがな。 >>635
SwitchのTegraはA57 1.0Ghzとかショボイからな
ワザワザDenverを使うまでもないし
A76 2.5Ghz程度までは上げて欲しいところ >>630
RISCとかCISCとか関係ない
コードが違えば単純比較出来ない >>635
数年後に延長線上のものがSwitch以上に売れるのかな？ >>636
A76なら低クロックで十分では？
何のためにSkylake並みにIPC上げてんだって話になる コード密度が違いすぎれば単純比較しづらくなるから、内部実装の類似性とか関係なく、CISCとRISCの命令セットによる差はある >>639
本当にx86_64系と似たような性能出るなら、電力も同じくらい食うよ SPECintとGeekbench 4って傾向そんなに変わったっけ？
AnandTechかTom’s Hardwareが一昔前まではAppleのSoCをSPECで測ってた気がするけど何故やめたんだろ SPECは2006はチートやりたい放題になって、2017に移行したから
SPECは必ずしも普通ではないかな
今のところは一応チートが効きにくいの2017が最良だと思うけどね まあCiscoやHPEからサーバー買ってきて運用するのでなく
自社開発のもので自社DCを運用するだろうね、本当にx86-64と同等であるなら
スーパー7の中でも一部が一部ワークロードのためにアクセラレータを使ってるにすぎないのが、自社お手製というものの現状
まあ彼らが図抜けてるんだけど、そんな彼らでもそんなもんなんだ 今のハイエンドGPUにCortex-A76を組み込む余地なんてあったのか？
でもNVIDIAならやってくれそう >>636,639
デモでは3GHz弱出てるわけでしょ
7nmとはいえ爆熱にならないといいが。
それとも冷却装置があるシンクライアント向けとかかな。 1台あたり24兆回/秒のハッシュ計算をするGMOのマイニングマシン
https://news.mynavi.jp/article/20180606-642210/
これ見ると、一台あたり54個の7nmチップを使ってるみたい
1チップあたりの消費電力は30Wくらいかな GMOのやつ買うのと、Bitmain買うのでどっちがコスパ・ワッパいいの？
つうかBitmainってすでにETHまでASIC掘りできるようになったのでは？ MCMの遅いダイ間通信は、一般的な個人やサーバアプリではほとんど性能が低下しない
もちろん特定のアプリに限定するとかなり性能低下するのもあるだろうが、そういった人以外はMCMで十分 >>638
Switchの次世代というより
PS4に対するPS4PROみたいなもんでしょ
カスタマイズしたDenverを使う必要も無いし素のA76で十分過ぎる
まあコレに相当するTegra SoCはないから新しく任天堂用に作るだろうね 個人がデュアルコアのCPUで何すんねん
個人がクアッドコアのCPUで何すんねん
個人がヘキサコアのCPUで何すんねん
個人がオクタコアのCPUで何すんねん
個人が16コアのCPUで何すんねん
個人が32コアのCPUで何すんねん
個人が64コアのCPUで何すんねん
ってずっと言う奴がいるよ。 著名な秋葉系の個人ですらエンコが早くなるぐらいしか言えないんだからしょうがない そらそうよ、コアが増えても並列処理が効率的になるだけで空を飛んだり弾丸を跳ね返るわけじゃねーし。 早くなるよりおそくならないと言うのが分かりやすい説明だな。 考えようによっては、全ダイ8コア高クロックで回る良品をコンシューマ市場に出さないといけないほどEPYC売れてないってことでは？
結局Azureに採用したのもストレージサーバ向けという位置付けでPCIe本数さえあれば演算能力いらない向きだし
従来Opteronの立ち位置だったAシリーズはXeon続投
IntelがSkultrailのXeon双発をHEDT向けに横展開してた時期もちょうどXeonの売上が停滞してた時期と重なる >>662
スリッパ2は12nmだから事情が違うでしょ 中国のすごいところはマイニング用マシンを買うと、My発電所ももれなくセットで付いてくるところだな
第三次世界大戦開戦したら滅亡も覚悟しなければ >>662
そういう主張をする事は可能だが、16コアを32コアにすることでどう売れるようになるのか考えると
上手く説明できんよね メモリ4chのまま32コアだからダイあたり1chってことだろ 250Wは32コアだとしたら1コアあたり7.8125Wで8コアなら62.5Wなので
Ryzen 7 1700が65Wなので少しクロックを控え目にして実現してる >>655
個人的にネットワークのシミュレータとかが超捗る なぜ第2世代Ryzen ThreadRipperでは最大32コアをラインナップしたかといえば、
特にWorkstation向けの用途で、メモリ帯域とかI/O帯域はそれほどなくても良いから、とにかくCPU性能を高く、かつ廉価でというニーズがあることが分かったからだという。 >>672
どうせシングルコアでも勝てないでしょ？
>>655
囲碁 勝てるか勝てないかではなく棋士の間では研究ツールになってるらしいからな
発売されるのは竜王戦終わる頃だろうか
藤井くんは勝ちあがってるようだが。 >>673
それもあるかも知れんけど
本当の理由はZen2だよ
Zen2で16コア出してみろ
絶対性能も消費電力もすごすぎて
Threadripperなんかいらんってなるわ
32コア出しておけばZen2での16コア出してもそう言った問題が起きないだろ？ >>662
Xeon用の高コスト巨大チップを
i9ブランドをわざわざ作って安売りしてる
インテルとは状況が違うからな インテルは100万のCPUをコンシューマブランドとしていくらで売るつもりなんだろうか？ Intelはcascadeでも引き続き28コア出すからな
って話だったのが
いつの間にかcascadeのコンシューマ向けに出すに改定されて記者に書き込まれてる気がしてならない >>679
AMDしだいじゃん
32c64tが30万なら
インテルの28c56tは
もう一段高く498,000円くらいとか Ryzen 2700Xが4万円程度で出回ってるのを考えると20万ぐらいじゃね 16c でいいからクロックを爆上げしてほしいな…
zen2 5GHz に期待します Arm SoCの開発部門を秘かに閉鎖していたQualcomm
http://eetimes.jp/ee/articles/1806/08/news063.html
買収のゴタゴタによるコスト削減策の一環としてCentriqは中止されたのか
去年の発表会のときは二世代先まで開発計画があると言ってたのにｼｮｯｷﾞｮﾑｯｼﾞｮ TDP12W以上のノート向けSnapdragon1000が噂されてるけど
これよりは鯖向けの方が商売になると思うんだけどなあ。 ARMサーバ、ポスト京用で10万個以上の導入が約束されてる富士通が大本命なのでは スパコンなら天河三号もARMだしCrayのThunder X使ったシステムが欧州で受注されてるから
それなりの広がりを見せてるな。 いままで サーバCPUがIntel独占だったためにみんなARMサーバを持ち上げる
これから サーバCPU市場に8年ぶりにAMDが復帰しIntel独占じゃなくなったので無理にARM持ち上げる必要がなくなった ARMサーバを殺したのはAtom CやXeon Dの軽量ノードでEPYCは的外れだけどな 富士通はARMサーバやんの？
同じマイクロアーキテクチャから異なるISAに向けて作り分けるとか言ってたけどSPARC継続ではないの？ SPARC系とIA系だけでないの？
ポスト京はスパコンだからサーバーとちゃうだろうし AI用として効率良ければワンチャンあるでしょ
512ビットSVEはARM標準に組み込まれてるからこそ価値があるんであってSPARCから512ビットSIMD使えるようにしても地獄でしょ
そういうわけでSPARC64はフェードアウトと解釈してるが キッチリ性能でてるARMが有るなら鯖より一般のパフォーマンス帯に降りてくるわ
無い時点で察しろ レジスタ拡張許さずのARMが
SPARCよりすぐれてるとは思えないが Zen2の64コア来たらどうするんだろ？
Zenの32コア2ソケットより遥かに性能が高いぞ
Zen2だとL3キャッシュが4倍の256MBに到達するし
ワットパフォーマンスに関して言えばほぼ2倍に達成するだろうし
2ソケットだけでいいわってなりそうだ
別に最上位を狙わなくてもいいわコスパの高そ～なZen2の48コアでいいっすわ
これでも消費電力を抑えて性能が高いぞ
Intelは10nmプロセス出すのをまずはノートからで1年後になってサーバー向けに出すなんてやってたらその頃には全滅しかねない >>690
軽量ノードならRyzen Embeddedが良さげ
Atom CやXeon Dを駆逐できそうだね >>693
ARM鯖の現状を見る限り現時点での市場性はSPARCにあると評価せざるを得ない。
まあ将来性はARMの方があるだろうが、富士通がどうするかはよくわからんね。 >>697
出してから言え
すでに使えるからFacebookも大量導入してる
そのFacebook導入が撤回になったARMはAMD製だったが？ この間ぐぐったらARMワークステーションなんてのは見た。
どうみてもサーバー用ARMの流用だったが。 >>698
将来性というか富士通もOracleもロードマップでは
SPARCは次のマイナーチェンジモデルで最後でSolarisも延命続けるだけになるからね。 富士通はSPARC諦めたらRISC-Vに行くんじゃないかなぁ、なんて思っていたり サーバCPU
x86 最大シェア
POWER 生存してるけどシェアはじわじわ減ってる
SPARC もうすぐ消滅？
ARM ほとんど普及してない
Alpha 消滅
MIPS 消滅
PA-RISC 消滅
日本勢のオフコンやらメインフレームCPU ほぼ消滅？ 製造プロセスが大事だって言いたいのかい？
14nmプロセスで他社の10nmプロセス並みの製造プロセスが使えてたわけだからね >>705
メインフレームであればIBMのzシリーズはまだ暫くは残るだろうし
日本勢であればNECのACOSとかは独自CPUで頑張ってた気がする 製造プロセスの優位性すら覆すアーキテクチャ設計の方が大事だろ常識的に考えて >>708
CPUなんて微細化による恩恵が一番なのだよ
709での解説でもあるがIBMはようやく14nmプロセスで出すわけだ
その恩恵は前世代と比較して相当すごい事になってるわけだが
まぁZen2が来たら分かるだろう
一気に性能が上がるぞ
Zen+の比では無い z14はやけにトランジスタ密度が低いな
1mm2あたり870万でryzenの1/3程度しかない >>703
あれってベクトル命令が他のSIMDのアーキテクチャとは違うとかいうの読んだ気がする
だからディッツェル氏の所は独自のSIMD命令追加したとかなんとか
実際どうなのか知らんけどさ。 エンプラ用HP鯖でまだ生きながらえてます＞IA-64 >>712
並列素子カウントしてないんじゃねぇの
そもそもプロセス違うんで何ともだけど >>710
作れなければどうということはない
インテルの10nmがどんなに凄かろうとx86CPUを体現できるアーキテクチャがなければ恩恵とか絵に描いた餅
微細化による恩恵だけで食い繋ごうとして見事に爆死したPentium4なんてのもあったね >>718
あとはeDRAMの影響があるんじゃない？
eDRAMは面積あたりでSRAMより３倍程度の容量を積めるけど
SRAMセルは1bitが6トランジスタ
DRAMセルは1bitが1キャパシタ1トランジスタ
トランジスタ密度で言えばeDRAMは半分程度になるよ >>720
>>709のスライドを見る限りは、eDRAMのセルサイズはSRAMの1/6になってるからトランジスタ密度に影響無いんじゃないかな >>719
Zen2を調べてから書き込んでくれ
性能が飛躍的に上がってるから もうね、製造プロセスが何かを前面に出して販売した方が性能を把握する上で一番分かりやすい状況なのだよ >>721
そのスライドにあるのはこのチップが使ってるSRAMでHP&LLセル
高速低リークで低密度な8Tセル
eDRAMが置き換えるのは低速大容量向けで高密度な6T-HDセルの部分だよ 杞憂が〝杞憂〟でなくなるとき……
第五の文明は滅びる >>727
よりeDRAMの占める割合の大きいz14のSCチップのトランジスタ密度が
z14(SC) 13.94MTr/mm2
になるから、ロジック部がチップ全体のトランジスタ密度に大きく影響を与えてると言える >>698
なにが評価せざるを得ないだ
だだの願望だろ
SPARCにもう未来は無い >>728
それはIBMがそういう集計をしてるるというだけではｔって気がする >>729
そう言った所でARM鯖が売れない現状はどうにも……
RISC-Vが流行れば本格的にARM鯖なくなるだろうが
AMDはK12とかでチャレンジするのかね これ前にも書いたけど
intelの14nmプロセスが他社の10nm並の性能だから無敵だっただけだっつう話
その無敵モードも来年には崩壊する
intelは10nmプロセスに失敗して14nmプロセスより性能が劣化するのと
他社から7nmプロセスがやって来て製造プロセスの優位性が無くなるからだね
IBMが22nmプロセスで1ソケット10コアとか
AMDが14nmプロセスから10nmプロセスをスキップして7nmプロセスに向かい64コアとかになるよ
1年後にどんな感じなってるか想像してみ intelは10nmをあきらめて7nmが完成するまでTSMCかGFに作ってもらえばいい ,.:―――‐‐.、 あたまテッカテカ 濡れてピッカピカ
／ , - ､, - 、 ヽ それがどうした 僕マ○えもん
/ ,.-‐'l ｡ ,! ｡ l―.ヽ
l l ヽ｀ - ○- ' ‐ i l 大人の世界の 電動ロボット
l l - ｀ー┴―' ‐ l.,! どんなもんだい 僕○ラえもん
＼ヽ' `./
ヽ＝==(ﾃ)=＝"l 奇妙奇天烈 摩訶不思議
(l () () .l 奇想天外 自己挿入
l () l) 悶エ迅速 男ハ不要
l () l
l () l) マ○えもん（ｳｨﾝｳｨﾝ）
(l () l ○ラえもん（ｳｨﾝｳｨﾝ）
l () () l ツウ販デカッタ
l () l) 通ハンデ買ッタ
〔liiiiiiiiiiiiiiiiiiiiiiiiiiiil〕 マ○えもん
〈:..... .....:〉
〈:..... .....:〉
〈 .〉
l｀ー―――‐‐'l
｀ー――――' GFの7nmはIntelの10nmよりも手こずる方に一票 >>732
プロセスでIPCは変わらんから、性能っていうのは電力とか多コア高クロック化という意味だな。 >>737
京から10年くらい経ってたったの20倍か
スパコンの性能向上もだんだん緩やかになってるな ORNL Summit Supercomputer Is Officially Here
https://www.hpcwire.com/2018/06/08/ornl-summit-supercomputer-is-officially-here/
2xPOWER9 + 6xTesla V100 /1node
total 4608node
intra node NVlink2.0
inter node InfiniBand EDR
13MW >>739
4608nodeは少なく見えるけど
1nodeに電力食いのプロセッサが8個も載ってるのか >>736
変わるぞ
厳密にはアーキ自体は変わらんが、プロセスに応じて色んな所を調整して性能が決まってる
特にハイパフォ帯は多少無茶こいてぶん回してるから、相反するパラメータをプロセスに合わせて調整しないととんでもないことになる
飽くまでプロセスありきの設計であって設計を元にプロセスを作る訳ではない >>735
Intelがこだわりすぎてるだけだから・・ >>741
Ice Lakeって数年前に設計終わってるよな
設計を元にプロセスを合わせるからとんでもない事になってるだけで… >>747
単純に微細化の進行とパフォーマンスの向上が想定を大幅に逸れたんだろう
微細化ありきの設計であれば比較的単純だが、パフォーマンスありきの設計で有れば微細化してパフォーマンスが低下する場合に調整が困難になる
段数を変えれば熱的に破綻するし想定性能が出なくなるからね
正直なところ、最早呼びノードに意味はない
それ以外のパラメータが重要になって来た感はある
その意味では完全に失策したと言わざるを得ない
競合が微細化優先の設計に振ったのはCEOがその辺のプロだからか、それとも他か
寄せ集め所帯は色んな知識集まるから想定外に強いね >>747
設計自体は終わってたはずだけど
meltdownとかの修正（再設計？）に時間がかかってるのでは
10nmが遅れてるのはカスタム配線層あたりだと思う
（AMDはCPUもGPU向けので統一したけど、Intelはまだカスタム配線だろうし） Ice Lakeが遅れてるのは、セキュリティ対策でコアいじってるからじゃないの？
BIOS/マイクロコードで対策するだけだと、
ストレージ負荷が高いサーバや、VMたくさん立ててるようなサーバでパフォーマンスが落ちる Intelは10nmのFin Heightを53nmと発表していたが、途中で46nmに変更した
これだとトランジスタの性能が下がるので、当初想定していたクロックで動かない可能性が高い
なので物理設計のやり直しをしてるのは確かだと思う 一応、10nmプロセッサは（OEMの一部チャネル向けに）流通してるわけだから、物理設計うんぬんってのはあんまり関係ないと思う
既存の情報ではiGPUの歩止まりが低いって話だから、やっぱiGPUをGPUに向いてない配線層で作る限界なのでは 出荷してるのは低性能なやつでしょ
変わったのはFinの高さだけなので、クロックが低くて良いなら再設計しなくてもそのまま出せる プロセス
サイドチャネル攻撃
iGPU
これら３つが遅れてる要因かと GPU必要ない鯖向けから10nmに置き換えればいいのにそれさえ出来ないからな現状 Intel 10nmは100mm2以下のiGPUの歩留まりがクソ悪いらしいね、CPUもクロックが上がらないらしいし
おかげで2019年も14nmがメインで10nmは後半に出るかどうかも分からないとか
本来同規模ならCPUよりGPUの方が設計が楽で歩留まりも高いはずだけど
CPU用のトランジスタを優先してGPU用は適当に作ったとかだろうか
逆にAMDは300mm2クラスのVega20をHBM2 32GB載せて実動デモやるくらいには順調なんだよな 正直、「iGPUが時代遅れになる事を想定したバックアッププランが無かった、遅れた」という事実に驚いた
驚いたけど、KBL-GとATIトップ引き抜きというウルトラCがあり得た事は確かに考慮外だった
EMIBはあらゆる意味でIntelの最終兵器となった >>754
元からその予定だよ（最初の10nmは14nm++より低性能）
>>758
そんなバックアップ・プランを用意する企業はないのでは
いまのご時世、CPUを大拡張しても性能の向上は大したことないし
既存コアのシュリンク＋な10nmファースト世代なら、なおさら積極的に投入する必要がなかっただけでは
そういえば、14nm++自体がバックアッププランと言えなくもない気がしてきた ジムけら「coreとryzenとvegaをくっ付ければ良いんじゃないか？」 ジムケラーの仕事は内部バスの改革
ラジャの仕事はdGPUの開発 ジムの培ったバスのノウハウは全部AMDがパテント持ってるし、過去の資産なしのフルスクラッチからどこまでやれるか、興味がつきないな AMDとインテルはクロスライセンスしてるでしょ
そもそも、半導体大手は、クロスライセンスしてるか、お互いに特許侵害しあってるかのどちらか リングやメッシュがAMDのようにクロスバーメインに変わるかが気になる
それとも2.5Dや3D化を考えると、物理配置的に3Dメッシュ(？)、あるいはスパコンのノードみたいに6Dトーラスとかあるのかな intelとAMDのクロスライセンスは先のnVidia関連でのクロスライセンス更新停止に代わるやつだろよw >>762
「あぁ、この間考えたアレよりもっと良い方法を思いついたんだ」
みたいな事は平然とやりそうだけどね
その辺の連中はw >>762
寧ろIF使ってある程度互換保てばどっちかが致命的なポシャりしてもカバーできるな
HPC用途のアクセラも互いに持ってるし 今更dGPU作りたいとは思わんだろラジャは
固定機能満載すればいいだけのゲーム向けのオモチャだし
ジムケラーにしても、シングルスレッド重視で8コアもあればお釣りが来る程度のPC向けには興味ないと思うよ
この二人はアーキテクトでシステム屋だと思うから、大規模なHPCやスパコン向け、或いは機械学習や自動運転などの次世代向けを作らせてこそ真価を発揮すると思う nvidiaは人工知能やHPC、クラウド業者向け等、サーバ用GPU販売が大好調
AMDはマイニング向けGPU販売が大好調
むしろdGPUが好調なんだよ
AMDの場合安価なGPUがたくさん売れてるので、高価なモデルがたくさん売れてるnvidiaみたいには儲かってないが >>769
ぶっちゃけあのクソみたいなnvのアーキが売れて一向にグラ周りの改良/効率化が進まない現状に激おこして、丁度よく通りかかったintel君にGPU作ってやるからあのクソ潰すの手伝えみたいな
そんなんじゃ無いのかな ラジャの移籍はSIEにMSにAppleにと主導権が自社に全くない開発現場に嫌気がさしたというのが真相らしいぞ。 >>772
そんな奴がintel入ってからRyzenのジャケットをTwitterに上げたりはしないだろう
帰ってきてって言われたのに対してもごめんって謝ってたし
正直そのうち戻る気がする
開発環境という意味では恐らくAMD以上に自由な会社は無い
何処も顧客がキツいからね
ゲーム機のセミカスは楽な方だろう ラジャの本当のアイデアや作ったものって、プリミティブシェーダーやHBCCだったと思う
プリミティブシェーダーはゲームに革新もたらしそうだし、HBCCはモバイルからスパコンまであらゆるシステムで有効だし
そのへんの最重要な特許はAMDが握ってると思う
ラジャがIntelで一体どんな新技術を開発するか気になるけど、プリミティブシェーダーやHBCCを超えるものと言われると想像もできないな nvはクソというか、DX12が出たタイミングくらいでハード性能の向上によってCPU由来のボトルネックが勝手に解消してしまってDX12のメリットが消え去ったからasync周りに力入れてないだけ。ワッパを考えると無駄な事をしないで正解だった >>771
AMDのROP弱い病が治らない限りnvidia有利だろ
AMDの場合、カタログスペックはいいはずだがROP弱くていまいちパフォーマンスが出ないからな NVはMaxwellからデスクトップ版もモバイルGPUみたいにタイリング化したのでROPなんかは矢鱈と効率がいい 流石はCPUを語るスレか
GPUがグラで如何に無駄ぶっこいてるか知らねぇんだな >>774
HBCCは現状グラフィックパフォーマンスに影響しない
またGPGPUパフォーマンスに関しては開発環境が整備されてないので使いにくい
プリミティブシェーダーも、AMDのプリミティブシェーダーに合わせてあたらしく開発しないといけなくて、
既存のグラフィック描画がなにもしなくても早くなるみたいな方向にはなってない
既存のグラフィック描画がなにもしなくても早くなるか、ゲーム開発者にプリミティブシェーダーを有効利用するプログラムを
書いてもらわないといけないので現状いまいち利点が無い HBCCの本当の役目はHBM 2GB程度のビデオメモリでもボトルネックにならないようにすることだったんだろうけど
現在8GB積んでるやつしかないのはそれだけ調整が難しかったんだろうな
（っていうか解決できなかったんだろう HBM2 2GB程度の奴が出ないのってコンシューマ向けHBM2がポシャったのと同じ理由じゃないのかね？ 普通のHBM 8GBが世に出回ってるんだから
コンシューマ向けHBMは関係ないのでは >>782
量を出荷できないから作るメーカーがいないので
規格策定する必要がなくなったのがコンシューマ向けHBM2だから
大容量HBM2はあなたも書かれたとおり引っ張りだこ AMDもNvidiaも重要だ重要だいいつつあんまゲーミングにやる気無いところに
ゲームとVR特化した奴で殴り込めばintelの地位は築けると思うんだけどねえ ソニーからすれば、低コストHBMとやらがソニー専用規格になって
コスト低下できないことを恐れたのでは？
実際低コストHBMつかったらソニー専用規格になってた可能性は高い VR/HMDは参入は多いが収益を上げてるとは言えない
軍事用や業務用に、個人向けよりゼロを2つか3つ付け足して売らないと採算があわないのでは？ >>787
その通りXDRの恐怖だろうな。
あれも実質PS3専用だったし。 >>787
低コストHBMはAPUやミドル以下GPUに積むためのものだよ
そのために必要な2.1Dの実装の実用化が後2年くらいかかるからPS5に間に合わないだけ
実用化出来たらそれ対応のAPUやRadeonが出てくるよ 低コストって言ってもサブノートみたいな端末向けのAPUには入らなそう
WideI/O後継規格とかでそういうのもカバーしてくれるといいんだが PSPだったかVistaで使った、マイクロバンプ方式の高帯域DRAMも、ソニー以外が使わなかったので
汎用品じゃなくほぼソニー専用品でおわった気がする 汎用でもソニーしか使ってないから、実質専用って話しだろ
てかwideI/O系ってVita以外に全く採用されて無いのか
高コストだし仕方ないけど >>796
ああいや
バラした時にそんな変なもん無かったと記憶してるもんでな >>800
もともとソニーはPSPでも2007年からマイクロバンプのスタックメモリを使ってる
PSP-2000へのモデルチェンジのときにeDRAMのSoCを
専用スタックメモリのチップオンチップに代えて低コストにした
http://tech.nikkeibp.co.jp/dm/english/NEWS_EN/20080806/156139/
昔はソニーのサイトにも技術発表のPDFがあったけど今はもう見つからないな あのクソ雑魚ゲーム機でもそれなりに高度な事やってたんやな
しかし128bit/4MBとあるが、本当に中身DRAMなのかコレ? >>802
PSPのは元がeDRAMだから4MBで1024bitだよ
画像からもMicro Bump （1364 X 2Chips）と書いてそうな感じがかろうじて読める
2005年にソニーが学会誌で発表したときの記事は残ってたが
テストチップは150nmプロセス8MBのDRAMチップで114mm2、
1300bitバスの123MHzで転送レートは160Gbps、
マイクロバンプは30μm径60μmピッチで総数1788個となってる
https://www.jstage.jst.go.jp/article/jiep1998/8/7/8_7_550/_pdf >>804
て事はMOSYSのアレからDRAMに切り替えた、かな?
しかしeDRAMが仮にマジでDRAMだったとしてだ、あの携帯機にあの当時のプロセスで1024は無茶がないか
それはそうと、現存のCPUでも同じ事出来そうやなこれ
というかスタックメモリはこうなると思ってたんだがなぁ
配線層同士ならTSV要らんし >>806
いっぱいつけりゃ良いのよ
ダイ面積とパッドを除いた面にポンポン載っければ、現存のzenでも二個くらいはいけそうやし
そうで無くともインターポーザが不要になるのは大きいかと >>805
2005年時点でマイクロバンプが60μmピッチってことは
接続パッドがたった6ミリ角もあれば
チップ間に10000個の接点を設けられるってことになるし >>808
ああいや
そっちでは無く中身の方な
タカが数百MHzで動く当時のSoCで1024bitのバスってなると当時から見ても低速駆動か無駄になるだろ
特にコイツが接続されてたのはGPUで166MHz駆動だし
直結だとすると20GB/sオーバーだが、コレは当時のdGPUに匹敵する
と思って調べたが各所で書いてる事違い過ぎて草生えるわ
128だったり512だったり1024だったり >>810
ソニーのHPに以前はSiPにして21GB/sを実現したって記事が載ってたんだよ
もうページが無いからどうしようもないんだがｗ
それに2000年のPS2は2560bitで150MHzで48GB/sのeDRAM
eDRAMはGPU同期だから別に低速駆動じゃなくて普通だよ >>811
ほう、アレでそんなキャパあったのか
帯域厨やなぁ、、、 https://pc.watch.impress.co.jp/docs/column/kaigai/714218.html
Wide I/Oは、最初の世代のWide I/Oも2世代目のWide I/O2も、商業的にはうまく立ち上げることができていない。Wide I/Oの利点は、LPDDR系メモリと同等帯域を、半分程度の電力で実現できる点だが、Wide I/O適用によるコスト増を考えると見合わないと見られているようだ。 2560bit幅とか今みてもスペック厨歓喜しそうな数字 >>814
おーありがとう
記憶が捏造じゃなくて良かったｗ
＞CPUチップとDRAMチップは約1400個の
＞マイクロバンプを介して接続され、最大バ
＞ンド幅は21GB/sに達します。 むかしのスーパーコンピュータは、
CPU性能、メモリ帯域、ノード間通信、すべてが汎用品ベースより高性能だった
ところがCPU性能で抜かれ、メモリ帯域で追いつかれ、最後の聖域がノード間通信だったが、
NVlinkやInfiniBandの進化で、ノード間通信でも追い上げられてきた スーパーコンピュータは来年もの凄い進化するぞ
製造プロセスが7nmになり歴史上初めてIntelを抜き去る NVlink って今のところはせいぜい十数基構成のfat node 内しか
つないでないね。数千レベルに使えるんだろうか もし数千ノード接続に使えたとしてもflopsあたりの相対で見ると
太いとは言えない >398 NVlinkはGPU専用だしノード間って言われるとモヤっとする 大規模にするためにNVSwitchが考案されたんだと理解してるんだが >>818
あほか、スパコンのボトルネックは半導体プロセスじゃなくてバスやノード接続の遅延だっての。 製造プロセスが7nmなら性能あげる事も消費電力下げる事もコスト削減も同時にできる IBMはPOWER7の時に強力なHUBチップを用意したけど
結局誰も10Petaクラスのシステムは構築しなかった >>826
そりゃCPUで制御するGPUクラスタをそんなバケモン規模にしてもしゃーないし
どーせ稼働効率的にペイできる規模は大きくないし
P47くらいの1ラック規模程度が使いやすいギリギリのサイズじゃないかな >>827
P47ってAMDのGPGPUサーバーのこと？ >>828
そそ
DGX系もアレくらいの規模の重ねならインターフェースの遅延も最小限でマキシマムなパワー出せるんじゃねっていう
2-3ラックになって来るとラック間辛いし >>833
真似？そもそもアップルは
独自命令セットなんて作ってないよ
脱x86ならMSのが遥かに先行してる
.Netでアプリはアーキテクチャ依存から脱却して
ARM版WindowsでOSもリリース
アップルはネイティブコードで
アプリはCPUアーキテクチャ依存して
MacOSもx86版しかない iPhoneのプロセッサもARMアーキテクチャベースですしなぁ >>818
IntelやAMDがスパコンにおいて勝ってたことなんて一度もないから絶対に追い抜かれないよ >>838
TOP500でXeon Phiを搭載した中国のスパコン「Tianhe-2(天河二号)」が世界一に
https://pc.watch.impress.co.jp/docs/news/604017.html
Ivy BridgeアーキテクチャのXeon E5-2692(2.2GHz、12コア)を2基と、
Xeon Phi 31S1Pを3基を組み合わせたノードを、16,000ノード搭載。
演算コアは合計で312万コアとなる。 >>838
Opteron搭載JaguarがRoadrunnerを抜きTOP500の1位に
https://pc.watch.impress.co.jp/docs/news/329389.html
Jaguarの最大性能は1.75PFLOPS。
6コアのOpteron 2.6GHzを採用し、
コア数は224,162基。
オークリッジ国立研究所に設置されている。 >>398
97年6月から2000年6月までの7期にわたってIntelのPentium Proを使ったスパコンASCI Redがトップでな。
世界初のTFLOPS級スパコンでありベクトル型スパコンの終焉を決定づけた モバイル用じゃないハイエンドなARMって、噂だけはいろいろ聞いてるけど、実際に出回ってるのってあるの？ >>843
今試作ってことは液浸7nmかね？
EUVのリスク生産ってもう始まってたかな >>843
何 nm か、とかは一切公表されないみたいですね、糞ですね ポスト京のARMはTSMCの7nmという話はあるけど、今のところ正式発表はなさそう >>844
そもそも仕様レベルで何処までハイパフォに振れるかはちょっとな
どうあがいても最近のアーキってワケじゃないし
実物としてSMT付くくらいまで強化出来ればアリだと思うわ 2016年の記事だが
ポスト「京」スパコンに初の７ナノ半導体 １００倍の処理性能…大幅に上回るか
http://www.sankeibiz.jp/business/news/160820/bsj1608200500002-n1.htm
> ただ、当初は心臓部に当たるＣＰＵ（中央演算処理装置）に搭載する半導体の線幅を
> １０ナノメートルで基本設計していたが、
> より微細な７ナノメートル半導体技術が実用化レベルに達したことから設計を抜本的に変更。
> ７ナノメートル半導体を使った試作・詳細設計を当初より１年近く遅い１７年度中とした。 一般人はtop500の順位くらいしか情報を入手できないから
張り子の虎かどうか見分けるのは難しい
http://potato.2ch.net/test/read.cgi/jisaku/1447725141/542
>使い物にならなかったスーパーコンピューター
>ttp://spectrum.ieee.org/computing/hardware/how-to-kill-a-supercomputer-dirty-power-cosmic-rays-and-bad-solder
>ttp://www.geocities.jp/andosprocinfo/wadai16/20160227.htm HPCGランキングだってググれば出てくるし気があるかないかだけ
Linpack以外の数字見られて困るのは国内だと某詐欺ベンチャーくらいのもんだろ >>851
10nmが20nmのように使いにくいプロセスだったことも影響してそう https://wccftech.com/intel-cascade-lake-cooper-lake-14nm-ice-lake-10nm-xeons-multi-chip-package-rumors/
Intelのサーバー向けCPUがヤバイ
・カスケード湖-SP（14nmの++、2018年期待の起動）
・カスケード湖-AP（14nmの++、2019年期待の起動）
・クーパー湖-SP / AP（14nmの++、予想打ち上げ2019年から2020年）
・アイス湖-SP（10nmのの+、予想打ち上げ2020/2021）
これが本当なら、来年以降AMDの7nm EPYC無双になるな 20nmをFinFET化させたのが16や14nmプロセスだぞ
シュリンクは行われてない 20nm→16nmで大きさが変わってないのは16FFだけ
16FF+や14LPPは一応縮んでる ローマな
しかしZen2はIce Lakeよりは性能が高い
性能的には
タイガー湖10nmののの+++、予想打ち上げ2022と戦えれる程ある
しかしその頃にはシリコンナノシート使った3nmプロセスのZen5が控えてると言うのか‥‥ >>853
>852に反応してのレスなのか。852はそういう話じゃないぞ >>845
京のプロセス何世代遅れてたか覚えてる？ 14nmプロセスのIntelは強かった
Zen2出るまでは 登場当時は遅れてないか、あるいはせいぜい1世代程度だったかと
あのあたりの時期はサブノードを1世代と数えるかどうかまた問題になってきそうだが >>851
今のスパコンでは、64ビットの除算って何クロックでやってるの？
パイプ作って、実質１クロックで出るようなことになってるのかな 結局、除算とかルートとかが何クロックで出来るかが結構なボトルネックになってるんじゃないの プログラムの方で可能な限り除算を使わないように作るからどうでもいいかと。 スパコンなら当然高速除算器は積んでるよね。 今の性能ってどうなんだろうね ID:13ihG5xVがどういう技術背景をもって質問してるのか分からん
案外知った風なことを書きたいただのイチビリだったりして >>867
除算器だけ別の高速クロックで動くのなら、除算器が高速になる可能性はあると思うけれども、
除算器も供給クロックの縛りから逃れられないんだろう？あってバレルシフタくらいしか高速になる要素がない
「高速除算器」なるものが存在するのかな？ >>869
ってことは、今でも64ビットの割り算の場合32クロックとかかけてやってるの？ 今ちょっと調べたけど、IntelCPUでも今ではradix16を使ってるみたいだから単純に考えたら64ビットなら
16クロックで出来てるんじゃないの？
私は純粋に今のスパコンは何クロックで出来てるのかなって知りたいだけです スパコンならプログラムは最適化するから除算は使わないかもね 積和演算が異常に充実してるからLUTで逆数、逆平方根を求めてニュートン法で必要な精度に持って行って乗算した方が速いし演算器の構成が楽になる。 ゴールドシュミット法を使ったらパイプライン乗算器を使えるみたいだから、ほんと極端な話をすると
パイプライン乗算器を10個くらい使ったら、実質１クロックで64ビット割り算出来ちゃうよね
今のプロセス技術を使ったらまったく不可能ではないけど、そんなにたくさん乗算器を使わなくても賢い連中が
もっと少クロックで出来る回路を作っていそうだね
実際、スパコンはどうなってるのかな 公開情報なんだから資料読めばいいだろ。
intelもAMDもIBMも富士通も探せばある。 パイプライン乗算器をたくさん使うくらいなら、radix-16で引き算器たくさん使って
パイプライン化した方が回路規模は小さく出来そうだな データ中心を加速、WDがRISC-Vプロセッサ開発に本腰
http://eetimes.jp/ee/articles/1806/25/news047.html
> RISC-V Foundation創立時からプラチナメンバーとして参画するWDは、
> RISC-Vの普及とエコシステム発展に向けて熱心に取り組んでいる。
> 同社は既に、同社製品に搭載するコントローラーやプロセッサのISAをRISC-Vに移行すると発表しており、
> 移行が完了した場合には年間で約10億個以上のRISC-Vチップ出荷が見込まれている。
中略
> 同社のRISC-Vへの移行について、
> Fink氏は「全製品ではないが、ほとんどの製品が対象となる」として、
> 「2019年に最初のRISC-V搭載製品が登場する予定」とする。
> また、移行完了は現在から5～7年後となる予定だ。
>
> 自社製品へのRISC-Vチップ搭載と並行して、各分野に特化した専用プロセッサの開発も進める。
> 同社は、RISC-Vを使用したHPC向け（High Performance Computing）プロセッサなどの開発を手掛ける
> Esperanto Technologiesへの投資を行っている。
中略
> 「Esperantoへの出資は、RISC-Vに関する高度な技術を保有しているため投資を決定した。
> われわれのプロセッサ開発について、初期段階ではEsperantoの技術を活用する可能性が高い。
> 一方で、今後Esperantoの保有技術で不足する部分は、
> 他社技術を用いるかもしれないし、自社で開発を行うかもしれない」（Fink氏） 超極小なコントローラーとか大きなメーカーが自社データセンター向けで作るのは分かるけど
他社が作ったHPC向けRISC-Vプロセッサを求めるとこってあるのかな RISC-V自体はオープンな命令セットだから一企業だけで全てをまかなう必要はないから
そういった所で大手メーカーと新興メーカーとの共同開発プロジェクトが立ち上がるかもしれんね >>878
無いね
armのライセンス料ケチるぐらいしかメリット無いし
armがカバー出来ない特殊用途にカスタムすれば市場は小さくなるし外販するメリットが無くなる
今後環境が整備されたらarmが負っていた開発コストの一部がフリー化出来てコスト圧縮出来るかもしれないけど Ditzel氏は、現在、米国の新CPU企業「Esperanto Technologies」のPresident兼CEOを務める。
Esperantoは、「RISC-V(リスクファイブ)」命令セットアーキテクチャのCPUを開発するスタートアップだ。
現在、米国ではRISC-VベースのCPUのプロジェクトが多数登場しているが、
Ditzel氏のEsperantoは、その中で、最高性能のCPUを目指している。
Esperantoが開発するのは、
7nmプロセスで、4,000個以上のRISC-V CPUコアを搭載し、
ワット当たりのTeraFLOPSで最高のパフォーマンス効率を実現するSoC(System on a Chip)。
同社のSoCは、汎用のCPU命令セットアーキテクチャでありながら、
グラフィックスやマシンラーニングにも高効率を発揮する。
このマジックを実現するために、
Esperantoはヘテロジニアス(Heterogeneous:異種混合)マルチコア型のアーキテクチャを取る。
具体的には、RISC-V系でシングルスレッド性能の高いCPUコア「ET-Maxion」と、
高スループットに最適化してRISC-Vにベクタ命令を実装したCPUコア「ET-Minion」を組み合わせる。
ET-Maxionは、命令並列度を高めたアウトオブオーダ型コアで、
64-bit RISC-V RV64GC命令セットを実装する。
複数階層のキャッシュを搭載し、TileLink2オンチップインターコネクトで接続する。
シングルスレッド性能はARMの最高性能コアを上回る見込みで、Linux OSを高い性能で走らせることが可能だ。
そのため、ET-Maxion搭載チップはOSブータブルとなり、
CPUを別途必要とするコプロセッサとは異なる。
ET-Minionは電力効率が高いインオーダ型コアで、
64-bit RISC-Vベースでベクタ命令とベクタ演算ユニットを加える。
また、ディープラーニング向けのテンサ命令やグラフィックス向け拡張も加える。
クリーンな命令セットをベースとしているため、コンパクトながらスループットの高いコアになるという。 >>882
メモリでは、3Dフラッシュメモリとかが出てきて今では200層とかになってきている
CPUの世界で3D化はいつ始まるのかな メニーコアだと有用な応用はディープラーニングなんだろうけど
NVIDIAのようにソフトウエアの方にも開発資金投じないと成功しなさそう >>883
単語だけで技術の内容まったく理解してない。
これが低能先生か。 RISC-Vは基本命令の他にいくつかの拡張命令があってそれらを組み合わせて使う
Iが基本命令
Mが乗除算命令拡張命令
Aがアトミック拡張命令
Fが単精度浮動小数点拡張命令
Dが倍精度浮動小数点拡張命令
Cが16bit長の短縮拡張命令
64bitのRISC-VだとRV64imafdcと表現する
で、このimagfdをまとめてgと表現する
だからRV64imafdcはRV64gcと表現できる
命令群のセットとして64bitではRV64gcが基本のようだ 上に書いたことを知った上でこれを見るとRISC-Vの命令セットを理解しやすい
The RISC-V Instruction Set Manual
Volume I: User-Level ISA
https://content.riscv.org/wp-content/uploads/2017/05/riscv-spec-v2.2.pdf > 3D化
NANDの記憶セル部分は少ないメタルレイヤーだから積み上げるのが楽だが
モダンなCPUのロジックはメタルレイヤーが多い。
少数レイヤーへ物理設計をやり直さないと積むのは無理じゃないかな。
面積が大幅に増えて積むメリットが打ち消され減退する。 RISC-Vコンパイル環境を用意したいならここを見るといい
64bitのRISC-Vのコンパイラがビルドできる
32bitの場合はビルドに
time ./build.sh
ではなく
build-rv32ima.sh
こっちを使うと32bitでビルドされるがデフォルトのオプションが-march=rv32imaになる
このままビルドするとriscv_pkがspikeで実行する時に
-marchrv32imaでコンパイルしたバイナリ以外で実行できなくなるので
build-rv32ima.shの内容を一部変更する
CC= CXX= build_project riscv-pk --prefix=$RISCV --host=riscv32-unknown-elf
の部分を
CC= CXX= CFLAGS="-march=rv32imafdc -mabi=ilp32" CXXFLAGS="-march=rv32imafdc -mabi=ilp32" build_project riscv-pk --prefix=$RISCV --host=riscv32-unknown-elf
にするとコンパイル時に指定するgccのオプションが
-march=rv32imafdcでコンパイルしたバイナリでも実行できるpkになる
この場合spikeには--isa=RV32IMAFDCのオプションを指定する リンク貼るの忘れた
第505回 オープン規格の新しい命令セットアーキテクチャRISC-V入門 ツールチェインを用意する
http://gihyo.jp/admin/serial/01/ubuntu-recipe/0505?page=1 ちなみに64bitと32bit両方のコンパイラをビルドしたい場合、
RISCV環境変数に指定するディレクトリを分けたほうがいいかも >>888
発熱がすごすぎてそちらの対策も必要なんでしょうね。まだまだCPUには降りてこないのかな >>892
ダークシリコンなんて問題もあるくらいだからね 条件分岐がなく、レジスタがダブらないようにうまく並べたコードと、
条件分岐があったりレジスタがダブってるようなコードでは、
実質何クロックで演算できるかが大きく変わる
でもいまどきのCPUはレジスタがダブっててもそれなりに並列化できたりするけどね >>892
IntelもAMDもSoCでNANDストレージまで積層した
いわゆる1チップ化を目指してるけどまだまだ先の話 >>889の
追記
＞CC= CXX= build_project riscv-pk --prefix=$RISCV --host=riscv32-unknown-elf
＞の部分を
＞CC= CXX= CFLAGS="-march=rv32imafdc -mabi=ilp32" CXXFLAGS="-march=rv32imafdc -mabi=ilp32" build_project riscv-pk --prefix=$RISCV --host=riscv32-unknown-elf
＞にするとコンパイル時に指定するgccのオプションが
この部分だが
5chに貼り付ける関係で
Webブラウザで見ると2行に分かれて見えるかもしれないが、必ず1行で書くこと つまりソフトウェア資産は資産じゃない。
アーキテクチャ毎に毎回用意すればいい
という時代に入ったか
完全にフリーランチ終了だな バイナリ互換はともかく、コード互換は上がっていく方向になるのでは？ RISC-Vはバイナリのソフトウェア資産が重要になるような用途はおそらく64bitのRV64GCが基本になるのでは？
ちなみにHiFiveのArduino互換ボードのHiFive1の32bitのRISC-VはRV32IMA HiFiveのIPコア
https://www.sifive.com/products/risc-v-core-ip/
U5 Series – 64-bit Applications Core IP
4x RV64GC U54 Application Cores ＋ 1x RV64IMAC E51 Monitor Core
https://www.sifive.com/products/risc-v-core-ip/u5/u54-mc/
E5 Series – 64-bit Embedded Core IP
E51 Standard Core RV64IMAC Support
https://www.sifive.com/products/risc-v-core-ip/e5/e51/
E3 Series – 32-bit High Perf Core IP
E31 Standard Core RV32IMAC Support
https://www.sifive.com/products/risc-v-core-ip/e3/e31/
E2 Series – 32-bit Lower Power Core IP
E21 Standard Core RV32IMAC
https://www.sifive.com/products/risc-v-core-ip/e2/e21/
E20 Standard Core RV32IMC
https://www.sifive.com/products/risc-v-core-ip/e2/e20/
Arduino互換ボードのHiFive1はE31 Standard CoreでRV32IMACだった
https://www.sifive.com/products/hifive1/ >>882
>同社のSoCは、汎用のCPU命令セットアーキテクチャでありながら、
>グラフィックスやマシンラーニングにも高効率を発揮する。
>具体的には、RISC-V系でシングルスレッド性能の高いCPUコア「ET-Maxion」と、
>高スループットに最適化してRISC-Vにベクタ命令を実装したCPUコア「ET-Minion」を組み合わせる。
>ET-Minionは電力効率が高いインオーダ型コアで、
>64-bit RISC-Vベースでベクタ命令とベクタ演算ユニットを加える。
それってintelが無かったことにしたアレだね、コア数がぜんぜん違うがintelは膨大な金と時間を浪費して最終的にGPUになった
祈る成功 intelは汎用コアにベクトルコアを追加したけれど、それは分離してある4,000個も搭載出来たんだろう
ベクトルコア数は不明だがGPUにくらべるとコア数が少しすくないけどintelのアレよりは遥かに多く搭載している Microsoftもひそかに独自プロセッサ開発してるとはなあ 2018年06月20日 17時00分
Microsoftが秘密裏に独自命令セットのCPU「E2」を開発、Windows 10とLinuxの動作をテスト中
https://gigazine.net/news/20180620-microsoft-e2/
そんなことより、Windowsが遅いのはOSソフトのせいだろ。 そっちをなんとかしろよ 近年のWindows10はかなり頑張ってるとは思うがねえ
Fetch関係はおかしいと思うが >>906
>そんなことより、Windowsが遅いのはOSソフトのせいだろ。 そっちをなんとかしろよ
半分くらいはインテルCPU脆弱性のせいだろ・・・ >>906
windowsが遅いのはCドライブがHDDか、メモリ不足のどっちか、または両方だろ
CドライブをSSDにして、メモリ8G以上積んで、superfetchを無効化しとけ
Windows Searchやらメンテナンスタスクやらそのへんのも無効にするといい >>912
インテルがこれにどのように適合するかを待つだけです。
あなたはブライアン・クルザニッヒがこれら2つに関係していると私に言っているのですか？もっと深く掘り下げなければならない... >>908
随分前からよくないよ
出なきゃArm用のx86エミュレータなんかつくらん >>911
epicなんてのはないな
EPYCは大規模システム構築には向いてないし ようやくHPCGで京を更新したけど
あんだけシステムに金と電力、何年も最適化コンパイラを発展させてて1.5%なのね
牧野さんの見立てでは、神威よりも実用性低いみたいだし グラボも買えない、いつものnvトロール君は
EPICがないということで一体何を伝えたかったのだろうか…… >>923
そうだよ
だから>>911がEPICがないということで何を伝えたかったのか
全くもって意味不明なんだよ ごめん、大文字小文字使い分けても名称も間違いを正せない残念な馬鹿頭の自演にしか見えない 当然といえば当然だがItaniumはランキングから死滅しているようだな Intelのメインフレームってどっか導入したんけ？ >>911 NEC SX-ACEが11%という孤高だな >>911上側URLを開いて検索してみると123位にEPYC採用機があるな
TOP500にはない模様 RIZENやEPICは、他社に使われてたり、登録商標とられてたりするので、
他社に使われてなくて、登録商標もとられていない、RYZENやEPYCにしたんだよ >>925
うんまあみんな気付いてるよ
>>911,>>920,>>923はアレだよね EPYC採用機はまだ出回ってないだろう。どっちにしろアクセラレーター載ってないと上位はムリだな。 EPYCは2ソケットモデルまでだから
面積当たりの性能を上げようとすると
多ソケットのXeonにはかなわんしね CPUの性能担保よりアクセラレータガン積みが最近のアレだもんな
如何に少ないCPUで如何に多くのアクセラ詰め込めるかが勝負 POWER9とかレベルの電力枠でAPU作ればスパコンもお安くなります路線(営業並感 ソニー「開発環境は整備してないのでアセンブラでプログラミングしてください」 PEZYの技術って中国に売ると法律に引っかかるんだろ？
なんかもったいなかった気がする 詐欺プロセッサは
もうおしまいだｗ
暁光どうして撤去されちゃったのｗｗｗ GMOがPEZYを買うという噂がある
ちなみにGMOのマイニングチップはPEZYが設計しているらしい 俺らが背伸びしても“使えない”石は求めておりませン
一般に“使える”もん作れやゴラァ Green500は、Linpack/Wだけじゃなく、HPCG/Wも出してほしい 演算器の稼働率が下がって全体的な消費電力も下がるから別に面白くないと思うけど…
まぁアイドルの電力と周辺の電力が見えるぐらいか Pezyってあの液冷のおかげで効率高いだけとかそういう可能性はないの？
Pezyのお仲間でエスペラントってあるけどあっちはどうなのかな >>871
Atomですら今はradix-1024 そもそも、パイプラインつくって並列実行してる現代のCPUで、
この命令は○クロックで実行っていうときのクロック数の定義はどうするんだ？ >>952
公称スペックが正しいならGreen500上位3つとJAMSTECを追い出された暁光はいずれも本来の70%にアンダークロックされてる。
液冷により低温に保ちつつリーク電流削減し、かつ電圧も落とせるならそりゃ効率上がるわな。
なおかつ液冷システムの消費電力はシステムの消費電力に入ってない。
フロリナート自体は前世紀からある冷媒だけどそれほど普及してないのはぶっちゃけるとTCO的に美味しくないから。 >>940
いや間違いだろ。
PPEがシングルスレッド苦手で、3.2GHzで動いていながらペンティアム4の2GHz並って。
7個のSPEは融通が利かないし、PPEはもっと強力しておかないと。 国研に家賃払ってタダでいいから我々のスパコン使ってください、を何年も続けて顧客見つけられないんじゃ手詰まりなんじゃねーの？詐欺事件で大口のVCにも失望されてるようだし
補助金ビジネスとしてはもう奴ら食いあげだよ。大体にIntelもNVIDIAも民業無視して成り上がった会社じゃないから。 >>957
ありゃアレで良い
そもそもSIMDは多少レイテンシがあっても大量にイケる事が肝要、それは色んな実例が証明してる
SPEから言えばP4はオモチャみたいな性能だし、16B処理でリングバスが8B/cycleで有れば比率としては当時としては悪くない数字になるだろう
PPEは逆にSIMDを可能な限り最低限のサポートとしてもう一発搭載、SPEの担当負担を分散するのが良い あれは素敵なコンパイラが何もなかったのがいけないのと
倍精度付いたのがだいぶ後だったのがいけなかった
神威は逆に倍精度のみだがｗ
FEMでもかなりの結果出せてるからまあいいと思う 神威、ある程度シンプルなコアならコントロールフローを単純化するために倍精度だけ対応ってのは一つの方策ではあるんだろうな むしろいまは機械学習のために単精度・半精度が必要になる時代
でも、機械学習なら大型スパコンでやらなくてもnvidiaでやったほうがいいな 推論なら構わないけど、学習は倍精度も使うよ
特にデータセンターでよくあるワークロードのRNN、MLPなんかは
しかもこれ、逐次だったりしてCPUでやった方が速かったりする 物理的にアクセスできないから意味ないのだが、
現実に存在するアカシックレコードは過去・現在のデータだけでなく、未来のデータも存在する。
もし任意の時点のデータを引き出せたとしたら…… >>962
IEEE754ベースで考案した際に、128ベースとしてSIMDを構築するとすれば
倍精度専門のユニットを用いた場合と単精度兼用した場合は構成数部の問題で4:32:104で140ビット分必要になるのに対し128ビットモロ分だけで済むってのはデカイと思う
相当複雑に組まないといけなくなるし、そう考えると効率はいいのかもな
切り捨てりゃ良いだけで単精度も半精度も同じ性能が出る事は確定してるわけでもあるし
汎用CPUだとどうかな
x86の拡張倍精度にちょっと細工した82ビットが単精度二個倍精度一個を効率よく内包出来て便利だとは思うから、コレ倍にして4:32:128の164ビットが最適解か?
GPUだと単1と半2で2:10:23の35がエコな感じだけどどうなんだろ intelのプロセス開発の不調にGFの躍進を見るに、
アブラがバックについた資金力でプロセスエンジニア引き抜かれた結果じゃないのかと。 intelは同じノードでもパラメータを詰めて高密度化し、同時に高性能化して技術的な優位点を得ていた
もちろん寡占化の背景には単純な論理的技術力や販売力及び資金力が有ったのも事実だ
ただその一角として物理的な高性能という面もあった
そして先日まで在任していたCEOは生産管理、つまりはFab側物理系でこれを支えていた人間だ
結果的に会社としてその面を重視した結果、物性限界に迫る領域における超高難易度にぶち当たったというのが真相だろう
無論それ自体は軽視して良い問題ではないけど、本来intelの主力とするようなハイパフォーマンス系のプロセッサは密度で劣るが性能の高いプロセスが必要になる
だが求められる製造キャパシティとNetBurstの失敗によりその技法は高密度高性能プロセスへとシフトしていった
その結果プロセス自体で高密度を、材料及び構造と設計(ココ今怪しいポイント)で高性能を得る方法と結実した
それが忘れられずに、同じ方法を引き摺っている事が現状だと思われる
やり過ぎてるんだよ、どんな高性能でも生産に乗らなければ意味がない
同時にここで設計の無理も出て来た、わかりやすい高性能の為に多幅SIMDを強化しまくった結果としてのAVX
そしてその化け物染みたデータフローを支えるための足回り
コレらは電力と面積を犠牲に成り立つ
高密度プロセス域においてこれを成立させるには莫大な熱密度の解消とデータフローの簡略化が必要
つまりはプロセスの耐久性/ドライブ能力とリングバスのような構造が必要
だけど前者はこの要素もあり破綻、後者は拡張性(正確にはその際のパフォーマンス)に問題があった
何処か一点ないし二点を諦めない限りはこの不調は続くだろう
手っ取り早いのは重演算を棄てる事だが、これは競合に先に手をつけられた、その上あちらの設計は徹底的に効率重視でつけ入るスキが少ない
であれば逆にプロセスを諦めるとなると自社Fabが莫大な負債になる
残る方法は方向の転換
嘗てEPICでやった二の舞になるか、それともこの系統ではかつてない成功になるか
だから競合でやってたの引き抜いたんだろうがな、正確には取引だと思うけど >>961
団子の新しい顔文字の半コテって
バナナとかじゃなかった？ 特徴的な言い回しや特定の状況下でのリアクションという部分で本人は自覚していなくとも永く見てきた奴には判るものがあるんだろう。 さんざん名無しの発言に価値が無いとか
俺は長年コテハンやってるとか偉そうな事ほざいてた割に
アッサリとコテハンを捨てたのはやっぱりリアルに影響があったからだろうねえ >>958
PEZYグループの本命の事業はフロリナートを使った液冷システムだぞ
スパコンは宣伝とデモンストレーションみたいなもんだ >>973
そこはEPICであってる
EPYC式のもどうなるかだな
Xeonがコケてくれれば話早かったんだが、営業力で踏ん張ってるし
オマケでRISCやらARMやら面白くない連中が出てきて邪魔しやがるし
まぁ本気でてるAMDが何処までやれるか 営業力ってえか単純にOPA等パフォーマンスだと思うけど
EPYCにアクセラレータつけたとして、同一のワークロードに対して
アクセラレータ何万ノードもデータセンターでは処理・運用とかはそうしないわけで（スパコンは別） EPYC搭載スパコン不在のなかARMスパコンがTop500入りしてきたのは苦笑するしかないな
Opteron作ってさえいれば周りが勝手に祭り上げてくれた時代の感覚で案件は取れん。IBMはx86の扱いやめたしCrayは実質Intelの傘下。 いや、スパコンは取れんでいい
元々取れる構造でもない
幾らでも電力と予算突っ込めるのであればEPYCにXeonに対するメリット無いもん
デセンとかキチンとしたインフラ向けとか小規模HPCには良好だろうけど
大体そのレンジはそのうち量子系が取って変われるしな EPYCは今は色んな所で検証中でしょ
採用が増えるのは来年で、その頃には7nmのROMAを投入して採用をブースト
ROMA発売時に7nm EUVのZen3 EPYCを発表
その頃にはサーバーシェア2割くらいはいってるでしょ Fujitsu-Developed "ABCI" Supercomputer Takes 5th Place in TOP500 Ranking >>984
現実にはEPYCの32コアよりXeon Goldの18コアのほうが倍のFlops数出るし消費電力も小さいのでした
アクセラレータ母艦としてもXeon GoldならDGX-2でやってるようにブリッジチップに繋がってるPCIe全部束ねて1つのデータストリームを高速転送できるがMCMでメインメモリも分散してるEPYCではそういう構成が不可能。
128レーンを全部活かすにはストレージみたいな低速伝送デバイスを複数並列に繋げるストレージサーバが関の山ということになる。少なくともAzureはそういう判断をしたしアプリ向けの低価格インスタンスのAシリーズ（従来AMD）の後継も結局Skylake >>988
え？お古のOpteron後継が
低能Skylakeなのか Azure AシリーズのOpteronは不人気で利用率上がらなかったけど減価償却費残ってるから入れ替えが進まなかったんだが
後期は一部Haswellに置き換えたけどOpteronと比べて性能ですぎないようにパワースロットリングして運用してた
そうまでして償却しないといけなかったんで本当にMSにとって負債同然だったという話 EPYCは市場に受け入れられてるから心配すんな
IntelのCEOもそう言ってる AWSもGoogleも足りてるけどな
バックエンドやるにはSIMDの火力が足りないしフロントエンドやるならXeon DやAtom CのQuickAssistのようなTLSアクセラレータくらいは欲しい 団子君のSIMDというかAVX３桁あたりへの過信は何なんだ oakforestで性能出なくて大ひんしゅくのAVX512 なんだかんだでAVX512は必要だっただろうが、必要なセグメントを考えるべきだった >>997
団子を擁護するわけじゃないけど、どこで批判されてんの？
地震解析で2PF以上叩き出してたり、大規模な同ノード数で京より何倍も上の分子起動計算してて
稼働から1年以内で十分過ぎるほどの成果があるんだが このスレッドは１０００を超えました。
新しいスレッドを立ててください。
life time: 61日 19時間 21分 25秒 5ちゃんねるの運営はプレミアム会員の皆さまに支えられています。
運営にご協力お願いいたします。
───────────────────
《プレミアム会員の主な特典》
★ 5ちゃんねる専用ブラウザからの広告除去
★ 5ちゃんねるの過去ログを取得
★ 書き込み規制の緩和
───────────────────
会員登録には個人情報は一切必要ありません。
月300円から匿名でご購入いただけます。
▼ プレミアム会員登録はこちら ▼
https://premium.5ch.net/
▼ 浪人ログインはこちら ▼
https://login.5ch.net/login.php レス数が1000を超えています。これ以上書き込みはできません。
