Intelの次世代技術について語ろう 104
レス数が1000を超えています。これ以上書き込みはできません。
第258回 Intel「Alder Lake」とAMD「EPYC」に見る次の戦いの行方
https://atmarkit.itmedia.co.jp/ait/articles/2111/19/news026.html
Intelからコンシューマー向けプロセッサ「Alder Lake」が、AMDから第3世代のサーバ向けプロセッサ「EPYC」がそれぞれ発表された。
用途は異なるものの、この2つのプロセッサから、Intel VS. AMDの次の戦いが見えるような気がする。 >>2
マルチコア時代の常識について来れない老害の戯言す
ーーー
IntelのAlder Lakeがよい例だと思うが、性能だけなら大きいコアだけを並べる方がいい。
ーーー
性能半分で面積1/4の E-core を敷き詰めた方が「ピーク性能だけなら」高いのが自明かと
「ワッパ」(Watts per Performance) という俗語すら知らずに「パワパ」(笑)
ーーー
「パワパ（そういう言い方しないか？）」のよさを指向してきて、実績を積み上げてきた。
ーーー 15Wが省電力とか言われちゃうアーキテクチャだからねぇ 既出と思うがMeteor Lakeの画像
videocardz.com/newz/intel-14th-gen-core-meteor-lake-mobile-test-cpu-has-been-pictured
cdn.videocardz.com/1/2021/11/Intel-Meteor-Lake-M-Chip-1.jpg
cdn.videocardz.com/1/2021/11/Intel-Meteor-Lake-M-Chip-2.jpg
ウェハに縦26個、横17個並びかつ余白があるのでベースタイルは203sqmm未満
まあ適当にベースタイルを200sqmmとするとこんな↓感じ
タイル1（最小）： 11sqmm
タイル2（T1隣）： 42sqmm
タイル3（最大）：104sqmm
タイル4（横長）： 26sqmm
小さ過ぎて戸惑いを禁じ得ない（困惑） news.mynavi.jp/article/20210902-1963101/images/013l.jpg
HOTCHIPSでアップデートされた製品イメージが現物の写真とかなり近いので、
フロアプランはこの通りと考えられる
またそもそも中央にメモリアクセスを調停するSoCがないと、
GPUとCPUのどちらかが一方的にメモリ性能で優位に立ってしまう
これではモノリシックダイ/リングバスの構造から脱却する意味がない
したがってこれ以外の配置は考えにくくもある
GPUを2つのタイルに分割する意味はあまりなさそうなので
タイル1＆タイル2がCPUだろう
合理的に考えれば性能/電力/面積で要求が異なるPコアとEコアでタイルが分かれる
Meteor Lake-Mなので 2+n のハイブリッドだろうからタイル1がPコアとすると
Alder LakeがGolden Cove*2で22sqmm程度だったので、Intel 7からIntel 4で密度がほぼ倍増している
（実際はGolden CoveとRedwood Coveではアーキテクチャの拡張分の差異があるから2倍以上か）
Eコアも同じ比率とするとGracemont*8が28sqmmだったので、42sqmmならほぼジャストで24コアと計算が合う videocardz.com/newz/intel-meteor-lake-gpu-tile-rumored-to-utilize-tsmc-3nm-process-technology
cdn.videocardz.com/1/2021/11/Intel-Meteor-Lake.jpg
各タイルの製造プロセスが新しいルーマーで来ていた
SoCがやたらと豪華で戸惑いを禁じ得ない……Intel 7で安く済ませないのか？（困惑）
GPUがTSMC N3なのは想定内
Arcはダイサイズが大きいはずで無理そうだが、Ponte Vecchioの後継品はTSMC N3ですぐに出る予感 >>8 認識がおかしかったので訂正
コンシューマー向けのGPUはモノリシックダイでなければ、と思い込んでいたが
Foverosが標準となるMeteor Lakeの世代ではもはやこの常識は通用しなくなる
つまりArcの次世代品もTSMC N3で、近いタイムフレームに投入できる可能性がある
（とは言え23H2はiPhoneとウェハの奪い合いになりそうだが）
この世界観では製品供給のボトルネックはベースダイのIntel 7にありそうだ
……と考えるとMeteor LakeがSoCをTSMCにアウトソースするのは当然なのか アジアリスクだとか補助金異議申し立てとかで散々TSMCを苛立たせてるけどしっかりアウトソーシングするIntelさんぱねぇよな >>9
記事のレベルが Intel vs AMD を語るにわあまりに低すぎると評しただけすけど、立場って？ >>11
バックに米国政府というジャイアンが控えているのでやり放題す 測ってみた
<Alder Lake-S>
Golden Cove：7.54sqmm
Gracemont：2.25sqmm
LLC：0.62sqmm/MiB
<Zen3>
Zen3：3.79sqmm
LLC：0.6sqmm/MiB
Intel 7を1.0としたSRAMの密度比較
Intel 7：1.0
TSMC N7P：0.967
Zen3を1.0とした各コアの面積比
Golden Cove：1.989
Zen3：1.0
Gracemont：0.593 ・SRAMを基準に測った密度がほとんどIntel 7 = TSMC N7Pだったので、ちょっと、いやかなり驚いた
・緊急浮上、Golden Coveデカ過ぎるのはなぜなのか問題
仮説1：Intel 7にて全Pコアが最大クロックまで容易にブーストできるように、高性能なトランジスタを潤沢に使っている
仮説2：Intel 4へシュリンクしても高クロックで回るだけのヘッドールームをもたせている
仮説3：バックエンドの比較的に小規模拡張でIPCの向上が得られるような、将来を見据えた投資がなされたため
仮説4：AVX512の実装コスト
仮説5：1〜4どれか、または全て
個人的には仮説1＝3＞4と予測、パイプラインがもう少し深化してれば2もありだったが、たぶんない
しかしハイブリッドの恩恵でIntelはGolden Coveでリソースを想像以上にガッツリ増やしてきた
将来的にはNetBurstの究極進化系みたいな実装はありうると思っている
なお前スレに貼られていた解析記事を参考にしました
zhuanlan.zhihu.com/p/429513911
貼ってくれた方に感謝 >>16
大原が仮説として出してるフィンの枚数調整が一番それっぽいと思う >>16
でっっっかっ！！
SIMD256bitユニットと整数演算ユニットは一つづつ増えたんだっけか。
M1のPコアも大概デカいと思ってたけど、こっちの方がデカそうだな。
こんなクソデカで5GHzとかそりゃ消費電力も凄くなるわ しかし、この巨大コアにEコア8つとGPUくっつけてcezanneの2割増くらい済んでるしなあ。
逆に言えば、なぜcezanneはあんなに無駄な領域が多いのかって話になる >>20
cezanneは真ん中にフリースペースあったりで本当に無駄だらけな気がする >>19
SIMDは高速な加減算を512bit分追加しただけ
バックエンドはRocketと比べて大して大きくなってないはず 少なくとも
FMAが1024bit分あるSkylakeXより小さいはず >>24
リングバスである以上トポロジーは変えられないので、
最初は普通にコンパクトに設計して
フリースペースができた所から
大きい高性能トランジスタに置き換えて
密に詰め込むパターンを作ったとか
そういう感じじゃないかねえ。 ADL-Pがちょっと変
videocardz.com/newz/intels-high-performance-mobile-12th-gen-core-alder-lake-p-is-now-shipping-to-intel-customers
cdn.videocardz.com/1/2021/11/Intel-Alder-Lake-P-Silicon-with-Block-Diagram.jpg
ダイ間の距離から高密度実装用の基板（いいお値段する）か、EMIBを採用しているように見える
パッケージのサイズからは後者のEMIBと推定されるが投資に見合うリターンはあるのだろうか？
参考：前世代のTGL-UP3
i.pcmag.com/imagery/articles/067MWJzZ1TEnUBMBfUMeuA8-13.jpg それが高密度実装用の基盤です
UP4はこういった↓ウェアラブルとかも狙った（狙える）SKUなので
pc.watch.impress.co.jp/docs/column/nishikawa/1358013.html IntelはSamsungやTSMCの世界的な半導体供給不足でおこぼれをもらおうと頑張ってみたのに
SamsungやTSMCがアメリカに出来たらIntel死ぬじゃんw 死ぬからSamsungやTSMCに補助金出すなよクソ政府ってインテルはゴネまくってたやん とはいえ、samsung 5nmはintel 10nmと同程度の密度で性能はintel7以下っぽい微妙な出来なので
intel7が安定したintelの後塵を拝してる感じだし、
intel4は試作品のパワーオンまでは成功してて工場建設が始まったけど
TSMCの3nmはまだ苦戦してて3nmの覇者は決まってない状況だし、
intelがファウンドリサービスを始める程度には戻ってきてる状況ではあるよ Golden Coveは元々7nmEUV（今のIntel 4）で製造する予定だったからZen3の2倍なのは自然なんじゃないの >>20
Intelはアンコア（目立つのはメモコン）が占める割合が本当に小さい
NGワードでURL張れないけどググればすぐ出てくる
順当に考えるならtsmcの標準IPに依存するAMDと
専用に作りこめるIntelの違いかなと思ってる Fin-FET＝ケバブサンド
GAA＝ロールケーキ >>995
いや業界標準の技術名称を使わず独自ブランディングすんのは普通だよ
1980年台に日立の人が考案、業界だと一般にFinFETで通ってた技術に
インテルは「3次元トライゲートトランジスタ！」強そうでいいじゃんｗ
もはやインテルすらそう呼んでないけど普通にマーケティング戦略だから >>15
それってsqmm/MiB、1MBあたりの面積なら
数字は小さい方が密度としては上になるんじゃないの？
つまりIntelが1に対してN7Pは1.033になるんじゃ？
あとZen3の3DVキャッシュではN7のSRAM最適化ライブラリで
速度はそのままに密度が上がると説明されてる
ちなみに同じN7PでもAppleA13はビッグコアが2.61sqmm
SLC16MBが6.36sqmmとかなりの小ささだった
https://www.anandtech.com/show/14892/the-apple-iphone-11-pro-and-max-review/2 >>前スレ995
クロスライセンス契約は普通に結ばれてるだろ。
なんだよ火種って AMDの株売り払ってintelの株ばっかり買ってるわ
今はひたすらナンピン買いしてる
intel頑張ってくれ 再来年ぐらいの半導体供給過多になる頃合いのほうが買い時なんじゃない?
半導体価格が暴落しても垂直統合なIntelは関係なさそうだし テスラはintel AtomからRyzen APUに変更したのか ハイブリッドコアって、電力や発熱に制限がある中でシングルとマルチ性能を両立させる手段って認識で合ってる？
ダイサイズも無制限に増やせる訳じゃないし、ソフト側が対応しているなら、ダイの面積当たりの性能を向上させる合理的な方法だと解釈してたんだけど
他のスレ見てたら、高効率コアなんぞ不要とか、消費電力を誤魔化すためで実用性ないとか、ヘテロコア自体否定しているレスを結構見かけたので、詳しい人教えてクレメンス Alder LakeのEコアのみ、Pコアのみ、ヘテロ構成のベンチを
AMDのzen 6コアと8コアの差分で比べるとスコアは断然高いから
理由はどうあれ普通に大成功だよ
ヘテロ否定派のいうことは無視しておｋ >>43
一年前のCPUにどっこいどっこいの性能しか出せない時点でお察し スペック的には大幅に向上してるけど、一部の人にとって異種コアは揃っていなくて気持ち悪いという不快感や感情論が先行してるようだ
客観的に見れば君の言う通り、現実の物理的な制約のもとで高性能を実現する画期的なアーキテクチャだと言えるね Eコアを6GHzで回せなかった時点で敗北確定だよ。 >>43
その認識で合ってると思う。
銜えて、EコアはAtom時代から2.5〜3.0GHz程度の動作を前提としていて、
EPYCやThreadripper、M1といったintelが遅れを取り追撃する相手のそれと一致する。
どちらも電力制限の範囲内でマルチ性能を稼ぐためにそういう設計なのだが、
低電力モバイルと大電力エンスー向けという対極でEコアを導入したのはそれが理由だろう。
>>45
1世代で同一消費電力・同一価格帯でIPC+20%って考えると、alder lakeはZen3より1世代先のCPUだよ。
5950Xに相当するものが本来ないだけで、5900Xより下は上記条件を満たす。
zen4はIPC+20%の5nm化の合わせ技で大幅性能アップを狙ってるようだけど、
raptor lakeも小幅なシングル性能向上（最低+7%）とEコア増加で
マルチ性能の増加幅を確保しそう。 アルダーもアスロンがZENに変わったのと同じくらいのインパクトがないと
大幅に変化したよって感じにはならないよなぁ
まぁ、いつもよりかは色々と手を替え品を替えってのは感じられるけど >>46
主にゲーマーだな。
ゲームはCPUはシングル性能が主たるボトルネックで
マルチ性能は余らせてることが多いからEコアは余計なものと考えている。
もっとも、配信者を中心にサブタスクをEコアにオフロードする有用性は認識されたので、
TDと合わせてゲーム業界でも対応が進んでいくだろう。 >>45
おっとMacにおけるCeleronであるM1に負ける5000Gの悪口はそこまでだ
消費電力だけは勝てるけどさ >>50
>主にゲーマーだな。
>ゲームはCPUはシングル性能が主たるボトルネックで
現世代のゲーム機わ既に8コアあるすから、８つ位までわ使い切るように最適化されているのでわ？ >>52
8コアすら使い切ってない。
それどころか6C12Tの5600Xや11600でも全コア使い切ってない。 >>49
14nmからのシュリンクもあるし
ロケットからすると性能もワッパも凄まじく進化してるようにしか見えないんだが 進化はしてるぞ
最上位比較のゲーム性能は10〜12%差
ゲーム以外のアプリケーションでは0.6%差 AlderのEコアが8個だけなあたり、メインの目的はシングルを大きく上げていくためのハイブリッドだし
EコアいらないからもっとPコア増やせってのもマルチ性能が欲しいのかいらないのか矛盾してるだろって感じだし
ゲーム性能重視ならPコア増やすよりももっとシングル上げろとかもっとキャッシュをって主張のほうが理にかなってるし
なんなんだろうなあれ Ryzenショックのおかげでまとめ系に稼げる話題だって認知されちゃったからどうにもならんね OSとアプリが適切に対処すれば、理想的なマルチ最適化が可能な処理ではなくても
8+8が8+0に劣るってことはないんだろうけど、
8+8と10+0の差は？ って辺りと、そのOSやアプリに対する信頼の問題？ 昨日、近所の吉野家行ったんです。吉野家。
そしたらなんか人がめちゃくちゃいっぱいで座れないんです。
で、よく見たらなんか垂れ幕下がってて、１５０円引き、とか書いてあるんです。
もうね、アホかと。馬鹿かと。
お前らな、１５０円引き如きで普段来てない吉野家に来てんじゃねーよ、ボケが。
１５０円だよ、１５０円。
なんか親子連れとかもいるし。一家４人で吉野家か。おめでてーな。
よーしパパ特盛頼んじゃうぞー、とか言ってるの。もう見てらんない。
お前らな、１５０円やるからその席空けろと。
吉野家ってのはな、もっと殺伐としてるべきなんだよ。
Ｕの字テーブルの向かいに座った奴といつ喧嘩が始まってもおかしくない、
刺すか刺されるか、そんな雰囲気がいいんじゃねーか。女子供は、すっこんでろ。
で、やっと座れたかと思ったら、隣の奴が、大盛つゆだくで、とか言ってるんです。
そこでまたぶち切れですよ。
あのな、つゆだくなんてきょうび流行んねーんだよ。ボケが。
得意げな顔して何が、つゆだくで、だ。
お前は本当につゆだくを食いたいのかと問いたい。問い詰めたい。小１時間問い詰めたい。
お前、つゆだくって言いたいだけちゃうんかと。
吉野家通の俺から言わせてもらえば今、吉野家通の間での最新流行はやっぱり、
ねぎだく、これだね。
大盛りねぎだくギョク。これが通の頼み方。
ねぎだくってのはねぎが多めに入ってる。そん代わり肉が少なめ。これ。
で、それに大盛りギョク（玉子）。これ最強。
しかしこれを頼むと次から店員にマークされるという危険も伴う、諸刃の剣。
素人にはお薦め出来ない。 >>43
その解釈で合ってる。
全部を高効率コアにしないのは
アムダールの法則的にシングルスレッド性能の高いコアが少数は必要だから インテルの複合コアの話が出た時からそう言ってるのに
未だに理解出来ないアホが多いんだよな
目的は
「シングルスレッド性能とマルチスレッド性能の両立」 >>47
性能電力的な最適点は低クロック域にあるから
そんなにクロック上げたらEコアの存在意義が台無し。
高クロックはPコアの仕事 同じ面積なら
Pコア x2
Eコア x32
ぐらい極端なほうがインパクトあったと思う シミュレーションしてみてPコア4個ぐらいでよかったりしたんだろうけど
そこまでは（マーケティング上）思い切れなかったんじゃ？ 将来的に1世代でEコアを2組ずつ増やして、最終的にはPコア8、Eコア32（8組）にするようだ。 alder 8+8
raptor 8+16
arrow 8+32
情報はこれだけ >>61
アムダールノホウソクとかいいたいだけだろ
アムダールノホウソクをちゃんと理解してんならEをリニアになんか増やさねーよ
アムダールの法則はコアを増やしても必ずしもアプリケーションの性能はコアに比例して向上するわけではない
>>62
おまえがな
デスクトップはバッテリー駆動するスマホなんか？？？
シングルスレッドとマルチスレッドの性能向上したいならPを増やせばいいだけ
アホだなー AppleやIntelの後にAMDが世界初のビッグリトルCPUを出せば(業界の発展のために特許は取らない)、AppleやIntelも真似してくるだろうな AMDはインタビューでbigLITTLEはウチは出そうと思えば出せるけど、OSの問題あるからまだ出さんよみたいなこと言ってるからなぁ AMDってソフトウェアに弱いよな
Intelはちゃんと協業して仕上げて来るのに >>73
AMDは起源を主張したり、ソフトの不具合もIntelのせいにして謝罪と賠償を要求すれば何とかなるし AMDの最適化コンパイラをSONYが作ってて吹いたんだがw >>72
一方IntelはOSの決定を支援するスレッドディレクターを開発した（ロシアは鉛筆を使ったのリズムで） ちなみにZen4はPコアが32コアになる模様
まあ小細工なしで押し切れるからな それだとマルチダイとはいえ対抗できる価格で出せるか？ Ryzen も 3nmの Granite Ridge 世代では big.LITTLE になるんだし
Eコア嫌いの人達も3〜4年くらいたてば改宗してるでしょ。 そして本命のZen5ではZen4のPコアをZen5のEコアに降格して、3nmのZen5のPコアとのハイブリッド構成になるらしい
つまり5nmと3nmのハイブリッドCPU Thread Directorあたりに特許ありそう >>80
あ、big.LITTLE になるのは Strix Point だけで
Granite Ridge は big オンリーの見込みなんだっけ？ >>81
高効率と高性能
普通は設計が全然違うんだけど
流用じゃ効率はゴミ ・コアはコンパクトだがアンコアが大きいのでダイサイズはあまり差がない
（cezanneがalderの8割くらい）
・intel自社fabのコストは下がってるがTSMCの料金は上がり続けている
・ダイ間接合コストもある
あまり有利でもない。
CCDの枚数増やすって意味でもあるし。 ARMのbig.LITTLEはほぼ同じようなコアを並べるのが主流に思えるが。
単に低性能トランジスタに置き換えて微調整入れるのでもいいしね。 >>84
Zen 4そのものを使うんじゃなくて高効率用に改変した Zen 4D らしいよ。
Intel よりは big と LITTLE の差が小さそうではあるけど >>84
Zen4はハイブリッドじゃないから元々バランス型コア >>86
最新のSoCであるDimensity 9000を見ればわかりやすい
OoOEになる前の旧Atomみたいなコアを3つも持っている
もっさりを許容してでもバッテリ寿命を延ばすアプローチ
>>82
ある >>80
AMDのbig.LITTLEは世界的の真のbig.LITTLE >>91
あんたのいつものそれ
寒いだけで全然面白くないんだけど
自覚してないの？ >>58
https://www.techpowerup.com/review/intel-core-i9-12900k-e-cores-only-performance/2.html
この2-6のベンチ結果の中で
ryzen 8コア（5800X）と16コア(5950X)のスコアの差分と
Pコアのみ（SMT無効だが）とヘテロ構成な12700kのスコアの差分を比べると
ヘテロ構成がいかに面積当たりの性能を引き上げてるか分かる AMDがビッグリトルを導入したらファンボーイの高速掌返しが実に楽しみだよ
SMTもいつのまにか大好きになっていたしね
そこを指摘するとHTTとは違う、本当のSMTだとか言い出すし >>94
全コア動作時は電力制限でここまでEコアはもっと低クロックで動くよ。
Kシリーズでは全コア動作時はEコア4つでPコアの1.5倍くらい。
もっとクロックが下がるモバイルや将来はEコアの貢献度はもっと上がる。 >>94
比較するなら、12900K＠6P+8Eと12900K＠8P+0Eなのでは？
「デスクトップなら盛れる」「面積比」「1ダイ構成」って考えると、そこまで揃えないと。
あくまで自分自身としては、OSとの協働は例のプロテクトとかみたいな特殊な例を除くと
当初の危惧より上手く行ってるみたいなんで、不要とまでは思わなくなってきたけどね。
ただ、エンコレンダ系以外の実アプリでは不完全なマルチ最適化が多いことを考えると、
小コアを主戦力にし律速スレッドを大コアに回すbig.biggest的な構成が将来的には望ましくて、
省電力への要請が低いデスクトップでのAlderのbig.little構成はマルチ最適化処理用の
アクセラレータ的な地位にとどまってしまい、中途半端な気がする。 論理コア数分のスレッドに分けられない不完全なマルチスレッドなら
そもそもコア数イラネって話になるよ
巨大なコア4個で良い
そんな糞アプリにCPUを最適化しても
PCの進化が止まるだけ
Eコア4個 > Pコア1個
なんだから
マルチ用にEコアを増やす方が性能が上がるのは当然
マルチに分割出来ない処理用に
Pコアがいくつかあれば
シングル性能も下がらない
だから2種類のコアは
マルチとシングル性能の両立 Pコアだけの廉価CPUも出るんだから
マルチイラネっていうなら素直にそういうCPUを買えば良い ほんならねARMのbig.LITTLEが登場し始めた頃から己はそういう主張してきたんかっちゅー話ですわ >>89
今のCortex上位はかなり高IPCなOoOコアだよ
AppleM1比でCortex-X2が8割近くA710でも3分の2程度
実はCortex-X2はIPCでいうとGolden Coveすら上回る
さらに下位A510まで最新のSVE2.0に対応
SVEはAVX512同様プレディケーションマスク方式を用いたうえで
より広範なベクタ幅にシームレスに対応可能になっている
旧Atomコアなんか口にするのも恥ずかしいほどのピッカピカの最新仕様 >>102
全くコンセプトの違うもの
ARM(のはじめ)は単純に省電力用
同時に動かないんだから
そっちと混ざってるから
勘違い君が後を絶たないのか
なんとなく理解出来た インテルCPUの非対称の目的は省電力ではなく
「シングルスレッド性能とマルチスレッド性能の両立」 >>105
マルチ性能を確保した上でクロック下げるんだから省電力でもあるよ ARMも少数の高性能コアを搭載で同じ路線に進み始めた
PC業界が真似したとも言えるけど armの場合はDynamIQと呼ぶ統合型CPUクラスタになったA75A55の世代からだな
本格的に異種コアを高レスポンスと高スループットの両立のために使えるようになった >>106
省電力は
電力制限がある中で最高のパフォーマンス
という目的から生まれた副産物
コアあたりでは省電力なのに
省電力コアと呼ばずに高効率コアと言ってきたのは
目的がパフォーマンスアップだから >>103
もうATOMだけでいいだろ
1:4の比率になってもCoreブランドを名乗ろうとする図々しさ SVEの性能は糞だぞ
数で勝負のEコア的思想
コードを組んだ事がないのがバレバレ そもそもスーパーコンピューター自体高効率化の流れだし
シングル性能が無意味だからPコア不要 ちなみにZenのコアはPコアじゃない
PコアとEコアの中間 22nmや14nmでIntelが他より優れてるとアピールしまくってた所で結局どこにも使ってもらえなかったろ？
Atomで14nm++を真っ先に採用したのを出してれば違ってたかも知れないのにな M1maxのパッケージ、メモリ除いても12900Kの倍の面積あるのか（チップレットの模様）
トランジスタ密度の差を考えたら軽く3倍くらい使ってるな >>103
Cortex A510 インオーダー型、issue-width = 3、L2$ = 256KB、〜1.8GHz ※Dimensity 9000における仕様
最古のAtom Silverthorne インオーダー型、issue-width = 2、L2$=512KB、〜2GHz
もっさり許容の省電力性に特化したコアであることは一目でわかるはずなのだが
最新世代であろうがコンセプトが同じならば行き着く形は相似してくる >>117
いや>>86>>89の文脈に対するレスだから４コアA510の性能は関係ない
この２つのレスはCortex-X2、A710、A510のCPU３種が同じようなコアだと言ってるんで
＞ARMのbig.LITTLEはほぼ同じようなコアを並べるのが主流に思えるが。>>86
＞最新のSoCであるDimensity 9000を見ればわかりやすい
＞OoOEになる前の旧Atomみたいなコアを3つも持っている>>89 >>116
MaxはほとんどGPUだぞ
CPUは8+2の貧相な構成なので、5950X並の低性能
モバイルだから5950X程度のCPUでも許されるけどね >>119
あの、>>89を書いたのはボクです
>>86に対して>>89は「いや、そうではないんだ」と言ったつもりなのだが……
まあ確かに同じ論旨のレスだと思い込んで読めばそう読めるわｗｗｗすまんな >>120
>CPUは8+2の貧相な構成なので
貧相かどうかわトモカクとして、大半がビッグコアで低負荷時の消費電力削減の為のみにスモールコアを使うと言うのわ、アンドロイド標準とも Intel のハイブリッドとも大きく異なるす
面白いのでわ？ >>120
M1maxって5950Xより小さい気がする。
geekbenchだとalderのハイエンドや5950Xの2/3くらいで
比較対象を45W動作させたくらいの数字だが、
Apple siliconにネイティブ対応したcinebench R23の数字見ると半分以下の数字しか出てない。
12700HのES品ですらcinebenchなら
cTDP下限の35Wに絞ってもM1maxを超える程度のようだし。
12900K cb:1998/27005 gb:2042/17854
_5950X cb:1614/26017 gb:1651/16248
M1max cb:1527/12339 gb:1773/12635 Alderがグリスバーガーの残念仕様だと
わかっただけで十分だわ。 >>122
Android標準
スタンバイ時のバッテリー保ちを優先しましょう
インテルのハイブリット
16+0にできないから逃げの一手でディスコンにしたAtomを引っ張り出してきました
マーケティングでもAMDに負けません
アップル
メインの処理はビッグで、それ以外の細々とした処理はリトルでやらせましょう
Amd
zen4cはインテルでいうアトムみたいなものか
思想の違いやろな
>>120の脳味噌は貧相だけど
8+8, 8+16, 8+32が凄いと勘違いしちゃうんだろう
16+0のamdの背中に8+8でよく食らいついてるなとは思うよ
atomブランドを廃止せずに継続してればよかったのにと思うくらいだ
来年以降はテレビのシーエムでインテルコアプロセッサなんて耳にしたら笑っちまうけど 結局のところbig.biggestに近づいていくんだから、少なくともデスクトップPC用として見ると
素材としてZen4cの方が筋は良いと思う。
まあ、鯖派生でデスクトップを作るAMDとモバイル派生でデスクトップを作るintelの差か。 Eコアが贅沢だとPコアの足を引っ張るのでデスクトップ向けでもきちんとデザインを分けるほうが”筋が良い”です
>>62がバカでもわかるように一行でまとめてるのに未だに理解が及ばないのはやっぱり信仰心のせいなの？ どんどん小コアの割合が上がっていくのに？
どう見ても行き着く先は小側を主戦力として扱うbig.biggestじゃん。 >小側を主戦力として扱う
>>62が書いた言葉の意味を理解できないからこういった恥をさらせるわけだ 安いものはと自分の意見否定されたからってムキになるなよ >>132
まあ、どっちも「思う」でしか無いのは確かだな。答えは未来に出るよ。
自分は、理想的なマルチスレッド化が可能な処理に対してCPUの群れを推すこと自体微妙で、
棲み分け的にCPUに求められるのは「不完全な」マルチスレッドアプリへの対応だと思ってる。 >>127
Atomは続いてるだろ。
サーバ向け多コアマルチ性能重視がSnow Ridge、
IoT向け小型CPUがElkhart Lake。
ウルトラモバイル向けがLakefieldで、
Lakefieldをメインストリームに昇格させたのがAlder lake。
Snow RidgeでAtom24コアやってんのに
HEDT向けでやらん理由がない >>134
「不完全なマルチスレッドアプリ」か
「不完全な対応」かで意味が変わるからはっきりさせたらいい >>135
お前が使ってるそのIntel CPUが載ってるマシンは板の名前すらまともに表示できないの？ おなじAlder Lakeだと仮定して16+0と8+8でどちらの性能がいいかは子供でも分かるよね
Raptor Lakeで8+16になる！凄い！AMDerザマァｗ！なんて書き込んでる馬鹿でも
16+8のRaptor Lakeの方が性能がいいのは分かるよね
え？！分からないって！？ どうしてインテルは8+16, 8+32とbiggerを殖やし続けるの？
bigを殖やせないからに決まってんじゃん
それなのに、いや電力効率が！発熱が！消費電力が！とか笑っちゃう
MBPにノッチがついても「いや、そんな気になんないし問題ないだろ」と
謎の擁護をし始めるマカーと一緒
会社もユーザーも落ちぶれたな なんだ急にWindows教AMD宗信者が発狂を始めたぞ >>139
Eコア4個分でPコア1個の面積だから8+8は10+0と同面積で
同面積あたり1.5〜2.0倍のマルチ性能を稼いでくれるのは前提としてみんな知ってるし、
meteorでリングバスやめてチップレット（タイル）になるから
ダイサイズと歩留まりの問題も緩和するし（16+0が現実的になるから16+32が目指せる）、
何に対してキレてるか分からん 結局AMDもZen5でbig.LITTLE化するんでしょ？
チップレット構造なんだから今からでもZen3 + Zenみたいなの作れそうだよね AMDは死に体の中必死でヘテロ化マルチ化を進めてきた経緯があるから
Zen世代でどんなヘテロ化をするか興味深いよね
ゲーム機で特殊構成チップの量産化も経験あるし
上手くやればIntel以上に伸びる可能性も
その時はIntelも追っかけ新機軸で技術開発競争が活発化してほしいね >>134
アプリでくくらずに処理で分ければもっとすっきりするぞ
(多)スレッド分割可能な処理
(多)スレッド分割不可能な処理
混ざってるように見えても
どちらかが処理内容で切り替わってるだけ 16+0との比較対象に8+8を出すような相手に売る上では
面積小さいEコアを並べて40コアですって売れるのはマーケティング上の強みかもしれないと思った RyzenのコアはPコアじゃないってのに
EコアとPコアの中間
ミドルエンド 12900K : 8+0+8
5950X : 0+16+0 AMDにとってはPコアなんだから余計な事言わんでいい クロックあたり性能は
Alder P-core ≒ Zen4
comet lake ≒ Zen3
skylake ≒ alder E-core ≒ Zen2
くらいの関係だから、
Zen5世代のLITTLEコアとしてのZen4はAlderのPコアくらいのトランジスタ数でしょ。
いろいろ削るにしても。 >>150
zen3とRocketだろ
なんでそうなる？ 30WのPコアが20WのZen3よりも20%速いが
同クロックだと15%性能アップのZen3Dが出て
1コア30WまでクロックアップしてたらPコア負けそう >>150
eコアの性能がzen2とかいってるけどzen2の中でも一番クロックあたりの性能が低いモデルに届いてるだけなんだよなぁ。アルダーの極上品で Cinebench R20 シングル 1GHzあたりのスコア
Alder Lake(P-Core) 140.57
Alder Lake(E-Core) 104.61
Rocket Lake 121.13
Comet Lake 100.94
Zen3 132.65
Zen2 112.76 3.9GHzだったかな
めちゃくちゃ省電力
203 ：Socket774 (ﾜｯﾁｮｲ 61da-evjd [14.3.49.216]) [sage] ：2021/12/01(水) 23:02:45.43 ID:2SuOC0Vd0
アイドル 3W
Eコア8スレッド
何もしないループ 33W
重い演算 34W
L1アクセスフル帯域 55W SELECTIVE USE OF BRANCH PREDICTION HINTS
www.freepatentsonline.com/y2021/0342157.html
オレゴンとハイファから分岐予測に関する特許
従来の分岐予測に加え、「分岐予測を無視するべきかを判定する、分岐予測ミスの予測」を行う
ホットコードでは精確だけどコールドコードでは分岐予測ミスが多いという点に着目し
動的なプロファイルベースで予測ミスの予測をというアプローチの方向性が目新しい
PARROTがホットコードに着目して性能を上げる発想だったのと対極的で、時代の変遷を感じる 動的なプロファイルとワークロードへの適合化は周知のようにスレッドディレクターでも実施されている
近年のIntelはこの分野において長足の進歩を遂げているように見える
個人的にはメモリーディスアンビケーションへの応用でXeonの性能を2倍くらい伸ばせるんじゃないか
と予想しているのだが関連しそうな特許はまだ見つけられていない >>150
Zen4のものがででいないのにいきっていて草
>>155のスコアと消費電力を踏まえて勝ってるって思っちゃうのは凄い
人生楽しそうだな Zen2の時点でIPCはSkylake系列に勝っていたからね。
クロック差と、クロック制御に起因していたらしい「Ryzenの谷」の影響で、
ゲーミングではまだCometの方が上と言われていたけど。
まあそれは過去の話。
GoldenCoveがZen3を超える良コアなのは事実だし、
DDR5がこなれる間もなくZen3Dが来て頂上決戦になるのも確実。
あのFX地獄から立ち直って再び自作界隈を盛り上げてくれたAMDには、
宗旨に関係なく感謝すべきだと思うよ。 >>157
3.9GHzなのは1コア時のブーストクロックだよ
アイドル1.9W、EコアのSPECシングル平均電力が整数10.7W、FP11.5W
ってAnandtechに書いてる 全コア動作時3.7GHz/4.9GHzだった
>>157はE8コア動作時(L1まで)のパッケージ電力 L2以降はコア外
>>157がコアの最大電力と見て良い >>157と条件が違えば当然電力は変わる
>>157の55WはL1までをフル稼働させた時の電力
L2以降にアクセスすれば電力は増えるだろうし
Eコアをフル稼働させられなかったら電力は減る
Eコア最大電力はL1帯域いっぱいにひたすらアクセスした場合で
演算は(重い命令だろうが)全体でも1W程度 >>158
面白いね。うまく噛み合わないケースもありそうな気がするけど。
>>159
いくらなんでも2倍は無理でしょ。どういう状況よ Eコアのみの場合電力供給と冷却能力が過剰になるから
想定よりかなり高いクロックで回ってることには注意が必要 >>158
今のalderのヘテロもコンセプトはPARROTの逆だもんな >>166
キャッシュが50W超えで
演算は全体でも1W程度って
常識的にありえない比率だと思うけど
その数字には何か根拠はあるの？ >>169
電力効率の評価における誤差。
今のメニーコア製品は1コアブーストに比べ全コアブーストのクロックが低く、
いわゆるマルチ性能の電力効率を測るときには自動的に高効率に寄るようになってる。
Eコアは1コアブーストもEコアのみの測定も3.9 GHzで高い。
12900KのPコアまで含んだ全コアブースト時はEコアも3.6GHzくらいまで下がってたはずだし、
そう運用すれば見た目の電力効率はもっと上がる。 単なるループと重い演算命令のループで8コアで1Wの差
使ってなくても重い演算部にクロックが供給されてることになる
重い演算とは、以下を毎クロック実行
Gracemont : 256bit FMA
GoldenCove : 256bit FMA x2 + 256bit FADD
メモリアクセスが発生しない命令の中でざっと調べた感じではこれが最重
メモリアクセスは内部的には別命令に分解されるので単純に命令を追加/切り替え
AVXが電力を食うというのは昔の話らしい >>174
それならその計測が間違ってるだけだね
Eコアのインテル公式解説
https://images.anandtech.com/doci/16881/E-Core%20perf.jpg
EコアはシングルだとSkylake並の性能のとき40%超電力が下がる
マルチではEコア4コアがSkylake2コアと同等性能のとき80%電力が下がる
Skylakeは4コアモデルでベース4GHzが91W、ベース3.4GHzが65W、ベース2.8GHzで35W
もしもEコアが1WだったらSkylake比2000%の電力性能ってことになるが
インテルの公式解説だとEコアはSkylake比170%の電力性能 失礼、記事の文の下に訂正が入ってた
表記を40%少ない電力としていたが40%電力未満の意味だったと
つまりインテルの解説はEコアがSkylake比250%超の電力性能だった
Eコアなら1コアあたり23Wの4GHz Skylakeと同性能を僅か9Wで出せるって説明
SPEC2017intでの比較と書いてある
Anandtech実測のEコア3.9GHzはSPEC2017int平均とアイドルとの差分が8.8W
Intelの発表通りってことで ATOMブランドを復活させてそっち売ってくれ
ATOMでこんだけ性能上がったとか喜んでる陰厨が不憫でならない >>180
EコアはAVX512の回路自体がないんだが…… 弱小は後追いするしかない
HTTもEコアPコアも
独自性を出そうとすると
インチキ2コアやFMA4みたいに失敗する >>184
>インチキ2コア
CMT (Cluster-based Multithreading) わ arm Cortex-A510 で復活したす 性能が良かったら訴訟されて和解金を払う事もなかったんだろうけど
性能が悪すぎた >>186
何度もそう言ってきた
ゲームがなければもっとEコア率をあげてたと思う >>186
Pコア4→6の差は大きいけど6→8で上がる分はやっぱしょっぱいな
6→8でももう少し差が大きくなるゲームもあるんだろうけど
とりあえずゲームはPコア8個あればいいだろっていうIntelの意図も理解できる差 >>179
○コア稼働時に実行ユニット単位でのゲーティングは行ってないようだ>>157>>175
×演算は全体でも1W程度>>166
演算はCPU電力全体の2%以下、ほとんどの電力はキャッシュが消費とは斬新すぎてついていけないわ >>189
ゲーミングノート用のH45がPコア6個までで今後とも増やさない予定なのも納得できるわ
同じ面積があったらシングル性能向上につぎ込むんだろう。 ちなみにゲームはなるべくPコアへという制御が強いWindowals11は逆効果という結果に
https://i.imgur.com/RMEUwIS.jpg >>191-192
まさか>>157を見ての結論が差分の1Wだけが演算の電力、なんて
そんな風に考える人間がいることは想像すら出来なかったよ >>195
なんだよPコア2個で足りてるのかよ
ここまでメチャクチャだとあまり参考にならん気がしてきた >>195
Pコア6個までは数字がのびる
＝2P8Eや4P8Eの時は素直に全体の処理速度を引き出したほうがよい、という感じだな。 >>199
キャッシュが50W超えなんてありえないと>166にレスしたら
実測ってレス>>174が返ってきたからな
おかしなことを考える人はいるもんだ Eコア8個L1にアクセスするだけで55Wは実測
簡単に再現出来るからやってみろ だからそれは全体の電力だよね
演算うんぬんは実行ユニットのゲーティングの問題だよね、と 都合のいい前提条件で妄想を並べた所で
ベンチのエビデンスには及ばない。 そういうレス要らんのだけど
やっぱ演算は1W程度と考えてるってことでいいの？
こっちはそのベンチを見た結果
非アイドルだと3.7GHz動作で各コア4W程度がゲーティングされず
基底的な電力になってるんだなって解釈したけど >>167
それこそplenty of room at the bottomというやつで
例えば典型的にはOLTPはパイプラインバブルが大きい
SpMT系のテクニックなんかは歴史の古さに反して現状ほぼ未開拓なので
このジャンルにはまだかなり大きな鉱脈が残されている >>198
やっぱりゲーミングならP8＋E8よりP10の方が良さそうじゃん。 >>209
それ以前に10Pより8Pのほうが伸びるゲーム多いと思うよ。電力を各コアのクロックのの伸びに使えるので。 >>210
それはどうだろ。ゲームは基本的に理想的なマルチスレッド処理じゃないから。
律速スレッドが柔軟に加速して他のスレッドの待ちを減らすことは重要だけど、
消費電力を見てもマルチベンチの状況とは全然違うかと。
でもって、扱えるスレッド数は時代に応じてってとこはあるだろうけど、
基本的に5900X＞5950X、5800Xなことを考えると、現状8c16tより上で考えた方が良いんでない？ Alder Lakeのリードアーキテクトの一人がインタビューに答えている
www.intel.com/content/www/us/en/newsroom/news/turning-power-into-intelligence-12th-gen-chips.html
1. ハイブリッドアーキへの移行が社内で承認される
2. Eコアが認められたことで、Pコアの開発チームが潤沢なトランジスタバジェットを手にしたことを認識する
3. Golden Coveという非常にパワフルなコアが誕生する
この開発の経緯は把握しておきたい
つまりEコアを否定する一方で10とか12とかのGolden Coveを望むのはご都合主義的な主張であるということだ
Eコアが否定された未来で我々が受け取るのは10または12のWillow Coveに過ぎなかった
スレを延々と消費してきたハイブリッド論争に決着がついたのではないかな？ >>213
Golden CoveはJim Kellerが関与してるから性能が高いのだよ
そんな単純な事も知らなかったのか？ >>214
Jim KellerはIntelじゃ技術開発の仕事はさせてもらえなかったって本人が語ってるよ
ttps://gigazine.net/news/20210621-jim-keller-interview/
私はてっきり新しい技術を開発するために呼ばれたのだと思っていました。私はIntelでのほとんどの時間を、新しいCADツールや新しい方法論、チップの新しい開発手法など、組織や方法論の変革に費やしてきました。 >>215
それは恐らく守秘義務を守ってて多くを語れてないだけ
Intelにいた頃の話ではIntelの次世代アーキテクチャは、SunnyCoveよりも「大幅に大きく」なりますと話が出てる
ただSunny Coveの次はWillow CoveだがこれはSunny Coveの改訂版みたいなもんだったからその頃からGolden Coveの方に期待は出来てた
https://www.overclock3d.net/news/cpu_mainboard/intel_s_next-gen_architecture_will_be_significantly_bigger_than_sunny_cove/1 そこは嘘つかないだろう
もし技術開発に携われなかったならそれはIntelの都合 >>216
守秘義務が、自分が技術開発に従事したか否かにまで及ぶことはない。
エンジニアリングの上級職なんだから担当分野の技術開発方針について知ってるのは当たり前。たとえ自分が管理仕事しかしてなくても。 Jimが現場にいろいろ指示だしてそうだから関与っちゃ関与な気がするが Golden Coveにはジムケラーはあまり関わってないと思うよ
今年きちんと製品を出せたということは去年の半ばにはテープアウトしていたはず
x86の物理設計と考えるとその開始はテープアウトの2年くらいは前なはずで
アーキテクチャの定義はその更に前……と考えると
ジムケラーが開発にタッチするにはあまりにも時間に余裕がなさすぎる
プロセッサの開発が個人でできる仕事ならともかく現実は全くそうではないわけで
入社して社内の状況を把握するまでにもそれなりの時間が必要だったろうし猶更ね
こっち↓のRoyal Core Projectに参加していたのだという話のほうが現実味がある
公式が認めていない計画の話なので守秘義務にもかかる
videocardz.com/newz/intel-royal-core-project-to-improve-x86-architecture-efficency >>220
2018年度末にはRajaが
ttps://fuse.wikichip.org/news/1941/intel-reveals-10nm-sunny-cove-core-a-new-core-roadmap-and-teases-ice-lake-chips/
Raja Koduri stated that Jim Keller has been driving an aggressive roadmap for the small cores which has much more room to grow in performance.
って言ってたのよねえ。
Anandtechのインタビューと合わせて読むと
自分自身の手を動かす仕事じゃなかったのかなと思ってる >>213
だからなに？
Pをリニアに増やせないゴミだからATOMで誤魔化すしかなかった
大仰にいってるがとどのつまりこういうこと アップルがノッチのスマホにした！
アップルはノッチこそ今後のスタンダードになるっていってる！
ノッチは正義！ノッチをいらないといってるのはばか！
って、いってんのとなんもかわんねー
アムダールの法則まで持ち出すバカもいるし >>223
アムダールの法則を分かってないのはあなたの方だよ。
アムダールの法則が示しているのは
アプリケーションの中で並列化できない部分の割合が
並列化による性能向上の限界を定めてるってことなんだよ。
マルチコアCPUを使うからにはアプリケーションがある程度並列化可能なのは間違いない。
並列化可能な部分の処理についてはPコアを使うよりEコアを使った方がむしろ性能向上する。
これはEコアの方が性能電力比が高いし
また同じ数のトランジスタを投入するならEコアにしてその分コア数を増やした方が
トランジスタ数あたりの性能も向上するから。
でもコア数を増やしてもアムダールの法則から、並列化できない部分が律速になる。
この律速部分についてはシングルコア性能が高いほど有利で、ここにはPコアを使う。
ここはそもそも並列化できない部分なので
Pコアは少数でいい。 >>224
いやJim Keller自身の言葉を信じただけ
ttps://gigazine.net/news/20210621-jim-keller-interview/
技術的には何もしていません。
「あなたはシニア・ヴァイス・プレジデントです」と言われ、評価をしたり、方向性を決めたり、判断を下したり、組織や人を変えたりしました。 業界では常にこの人ありなヒットマンだろ
Intelを2度倒した人物
もうIntelではどうしようも無い状況をIntelに入って救ったとも言う Jim Kellerを事務ケラーにしてなければ講演会をドタキャンまでして電撃辞任しなかったのにな ジムケラーかかわってたのはRoyal Coreとか言われてるLunar Lakeからだからまだ数年先(2024〜2025年？)だな
Intel Lunar Lake & Emerald Rapids Leak: Jim Keller’s Royal Core designed to Kill Zen 5
https://www.youtube.com/watch?v=g44zQII9GV4 >>213
Skylakeからずっとイスラエルだな オレゴンのPalm Coveで復活する予定だったLSD(loop stream ditector)がGolden Coveで復活している>>228ので、合作かもしれない GPUは自社でなくTSMCでつくるみたいね
新規参入なのでRADE・GeforceでGPU作りなれてるTSMC製のほうが良いみたい
meteorlakeからはCPUGPUIOとTileで分けて作るし 記憶している限り事前の報道で間違っていたのって1月にあった「N3でi3を作る」とかいう謎の噂だけじゃないか
>- Solicit/ensure N3 capacity will not be affected by Apple.
という話もN3が予定していたより不調でアップルがウェハを買わないから実現できたことだろうし Meteor LakeのiGPUはめちゃくちゃ小さい>>6ので
アップルがウェハを買わないレベルということで歩留まりが30%程度と仮定してもウェハ1枚あたりから600くらいは採れる
ウェハの供給を月2万枚ペースで半年間とすると総生産は7,200万となり十分に需要を満たせるように見える
逆に言えばMeteor Lakeみたいなタイル構造でないと製造キャパシティが足りない
例えば次世代のEPYCを1cm角で作ろうとすると同じ欠陥密度で計算してウェハ1枚あたりから50未満しか得られない
そして総生産数600万のダイを8つ使うので製品としての出荷数は75万ユニットとなり全く商売にならないことがわかる 細長い奴がI/Oだとすると、電力効率的には一番でかい奴がiGPUの確率が高そうだね。 mediaスライス、32EUがそれぞれGolden cove1個分くらいなので
デスクトップ用32EUなら8P-coreの1/4、
モバイル用96EU以上なら8P-coreの半分だよ
個人的には一番下の細長いタイルと予想 マルチダイ構成の場合、メモコンとの通信が多いGPUはI/Oと直結しないと消費効率に響く。
I/Oは内容の割にエッジが多く要るから端に置かれ、細長くなる。
MoteorLakeのダイ構成はCPU、GPU、I/Oなこともわかっている。
普通に考えたら、真ん中の大きい奴がGPUでないの？ Alderでの比率とメモリアクセス云々をいうなら
端の長細いのがPCIeポート、CPU（真ん中のデカいやつ）
そしてGPUとメモコンという配置じゃね
どうせGPUモリモリにしてもメモリで頭打ちになるから真ん中GPUはなさげ てかiGPUでかくしたところで、ゲームするにはdGPUいるんだし
そこまで大きな面積をiGPUが占領しないでしょ。 >>244
どーだろ。確かに真ん中のダイにもエッジはたくさんあるわけだけど、
もしそうだとしたら、L4を山ほど積んでるとかかね？ あまりピンとこないな。 GNAとかIPUとかTBとかSoCで実装する機能はたくさんある Foverosと言ってるってことはベースダイ側に機能を盛ってもいいわけで、
ベースダイでどんな計算してるかって話になる。 iGPUでフレームバッファだけでもEDRAMにしたら
フレームレート少しは上がるかな。
テクスチャその他でかいものはメインメモリに
置くしかないが。 >>250
3DVcacheがTSMC7nmで1sqmmあたり1MBくらいで、
密度がSRAMの4倍くらいと考えると
2〜4段積むと2GBくらいは確保できそうにも思える。
96EUでdGPUなしのモバイル向けなら
Lakefieldの要領で1GBくらい積めそうな気もするな。 Intelがフォトマスクを用いないEUV露光プロセスの特許を取得している
www.freepatentsonline.com/y2021/0371566.html
Intelは特許中で最小で5nmのメタルピッチを実現しうるとしている
これはプロセスノードで言えば0.7nm(7A)世代に値する
7月のイベントではIntel 4/Intel 3世代のプロセスは劇的にシンプルになることが
アピールされていたが、20A世代についてはそのような言及がなかった
原則的に2nm世代は20nmのメタルピッチがスペックとして必要であり
これはEUVでの2重露光か、DUV SAQPの限界に挑戦しなければならないことを意味する
ただしIntel 20Aがそのような挑戦を行うのかはまだわからない
Riboon FETとPowerVIAのアーキテクチャの革新でペイする可能性もある
EUVマルチパターニングを回避するためにはHigh-NA EUVが必要とされている
ASMLのHigh-NA EUVは試作機が来年投入されIntelが世界で最も早くこれを手にするとされていた
しかし現在ではその計画は遅延しており、あるいは本特許のような露光プロセスが本命になるかもしれない
2nm世代以降の露光技術は読み難い情勢にあるようだ >>228
分岐予測のヒット率の違いがどのくらい影響するか簡単に計算してみた
Golden Coveの分岐予測ヒット率(幾何平均)：96.485%
→ ミス率：3.515%
Zen3の分岐予測ヒット率：97.037%
→ ミス率：2.963%
Zen3の分岐予測ミス率(Golden Cove比)：0.843
つまりZen3は分岐予測による性能ロスの総計がGolden Coveより16%くらい少ない
今ここでパラメーターとして、Golden Coveへ分岐予測ミスに起因するパイプラインバブルの大きさを与えると
<パイプラインバブル：15>
Golden Coveが理論上達成できる最大IPC：5.1
Zen3：3.5
Golden Coveの優越度(Zen3比)：45.7%
<パイプラインバブル：20>
Golden Coveが理論上達成できる最大IPC：4.8
Zen3：3.325
Golden Coveの優越度：44.3%
<パイプラインバブル：40>
Golden Coveが理論上達成できる最大IPC：3.6
Zen3：2.65
Golden Coveの優越度：35.8% 分岐予測ミスによるパイプラインバブルがサイクルタイムの40%にもなるほど分岐が多いアプリは稀な部類なのだが
その稀なケースでもGolden Coveは35.8%の優越性を潜在的に持っている
しかし現実のベンチマークではGolden Coveは〜20%くらいしかZen3より速くない
まあこれはZen3がよく設計されたコアであることも大きいのだが
一つの側面としてはGolden Coveはフロントエンドの大手術を間違いなく達成するために
各所で”安パイ”な選択を多数しているためだと推考する
おそらくGolden CoveにはSandy Bridge/Haswellの事例と同様に大手術をせずともあと20〜30%ほどIPCを積み増す余裕がある
前置きが長すぎるが、ここからが本題
Golden Coveの次世代であるRedwood CoveまたはLion Coveにて割と簡単に20〜30%のIPCの向上を得られたとして
さらにその次であるRoyal CoreがGolden Coveの2倍のIPCを達成するとはどういうことか
何と前世代までに30%のIPC向上があったという見積もりの下、フロントエンドを9命令並列まで拡張してもこれを達成できない
つまりRoyal Coreのフロントエンドは10命令並列以上であり、少なくともGolden Coveの2.8倍程度ビッグなコアになる……
デカすぎませんか？（困惑） 分からんけどIntel 20A以降のプロセスならでかくないんじゃないの？ >>257
Eコアがtremont世代でフロントエンドを3→4にするより
3→3x2にしたほうが小さくて済むという理由でそうされてたが、
そういうようなトリックでもある気がする。 Eコアを3倍に拡張すればいい
Pコアの4分の1のトランジスタバジェットでIPCは8割近い クロックを落とせばパイプラインを浅くできるのでIPCは簡単にはね上がる。
高クロックで高IPCにしようとすると回路規模が増大して爆熱になる。 クロックは微細化が進むほど上が伸びず下は伸びる
クロック比が詰まりコア性能はますますIPCが支配的になる M1は3.2GHzでZen3 4.6GHzと同等の性能であったか、Zen4は最新の噂では40% IPC向上するらしいから並ぶね >>265
40%は間違いで同じクロックでミラノよりも29％速いGenoaESサンプルでしたって修整いれてんな AMDにマークペーパーマスター残ってる時点でいいもん出すよ
問題はTSMCに空きがなさそうなこと 競合他社との比較を書き込んでるだけだからいいだろ
>>266のように盲目的にインテルを信奉するインチュウの方が話をねじ曲げるから出て行って欲しい
アムダールの法則を持ち出してたバカなんてもうね >>257
Redwood CoveはOcean CoveのキャンセルでHaswell以降続いてる肥大化させるアーキテクチャを予想
Panther Coveは単なるNetburst並に見たことないF1みたいに性能至上主義のとんでもアーキテクチャになる気がする
もう既存のコードやマルチスレッド/高効率はmontがあるし B660のSATAが削られて今まで6だったのが4になってるのが気になる NVMeを使えるから一般向けはSATAは4つで十分だよね B660クラスだとMATX多そうだからNVMe2つしか場所とれなそうだし
SATA6個あってほしかったな そもそもCPUからM.2用は4レーンしか出てないから意味ない >>273
AMDはバランス求めてるから結構な差が出てきそうね アルケミストはノートかららしい
ノート用のnvidiaの対抗品の性能は
mx450/30wモード 5.5tflops
1650 6．4tflops
1660TI/80w 9.5tflops
3060 11tflops
なので1024spのアルケミストが最高2.5ghz/75モードで12tflopsで3060相手に圧倒
40w1.7ghzで9tflops
15-25wの1.3ghz駆動で6tflopsで1650並になる
しかも原価が安いので、3060にも1650にも対抗可能。そこらへんのゲーミングノート暴騰してるから、高くとも11300h＋3060で1090-1199ドルのノートより安い999ドル以下
安ければ649ドルの1650ノート（アメリカアマゾンならこのくらい）から799ドルの3050ノート並の値段での販売になりそう
明らかに価格破壊狙って勝負かけると思うよ >>282
ノート用ってデフォで96EUも積んでるんだから
なんとかdeeplinkで連携してほしいところだけどなあ。 Intelの次世代メモリ構想、鍵は(e)DRAMか
www.freepatentsonline.com/y2021/0125990.html
www.freepatentsonline.com/11171240.html
www.freepatentsonline.com/y2021/0375849.html
昨年のHOTCHIPSでIntelが提示したビジョンと密接に関連していそうな特許を見つけた
内容的には
1. TFT thin film transistor と呼称する新しい構造のトランジスタ
2. TFTは（説明を読んだ限りではおそらく過去にIII-V QWFETと呼ばれたもので）非常に低いリーク電流を実現する
これによって、漏出する電荷が少ないので、キャパシタの微細化を実現できる
3. TFTはトランジスタを構成する要素を全て積層して作るというプロセスの関係上、
NANDフラッシュのようにメモリアレイを積み重ねていくことができる
4. 上の2と3によって劇的にメモリの容量を向上させることが可能となった
5. 具体的な例として4GBから16GBのメモリタイルの上にコンピュートタイルを結合する案が提出されている Haswellで華々しくデビューして以降アップデートがなかったeDRAMだが
やはりロジックプロセスでの混載を狙ったembeddedなDRAMでは色々と無理があって
専用のプロセスが必要になったということみたいだ
「作りたいチップに合わせた最適なプロセスを」というのは、タイルアーキテクチャにおける最大の正の側面だ
Intel 7からIntel 18Aという表向きのプロセスロードマップよりもずっと多様なプロセスがIntelの内部にはあって、
しかもそれらはモノリシックダイの制約を課されていたかつてとは異なり、
EMIB/Foverosを嚆矢とする後工程のブレイクスルーによってフル活用されつつあるように見える
補足：昨年のHOTCHIPSでのIntelのメモリ構想
news.mynavi.jp/techplus/article/20200825-1245819/3
news.mynavi.jp/techplus/article/20200825-1245819/images/017l.jpg
>Intelはメモリ階層の充実にも熱心で、次世代のアーキテクチャではキャッシュからメインメモリに至るメモリ階層で
>容量10倍、バンド幅10倍、レーテンシの1/10への低減、消費電力の1/10化を目標としている ちなみにM1 Maxを見ればわかるように市販のメモリチップを統合するだけではIntelが望むような性能は得られない
かつてのeDRAMを同じく自前で設計・製造する必要がある
www.anandtech.com/show/17024/apple-m1-max-performance-review/2
images.anandtech.com/doci/17024/Latency-M1-Max.png 市販のDDR5を搭載して5700XTよりも速いM1 Maxかなんだって？ eDRAMはHaswell時点でHBMの倍の帯域幅だったわけで、
安価かつ低消費電力でプロセッサに積層可能になると
L4やVRAMへの活用が広がりそうね。
iGPUがメインメモリを食わず自前VRAMを持てるようになると
dGPUとの境目が更に小さくなる。 >>288
最もローエンドのM1なんて128bitのDDR4に過ぎないからな
AMDは性能向上のサボりやコストアップして利益を下げたくない理由をメモリや他社のせいにしているだけ >>289
HaswellのeDRAMは片方向51.2GB/s、リードライト双方向で102.4GB/s
DDR3-1600と比べればピーク4倍、リードライト2:1としても3倍相当になるが
HBMは初代の1でも1スタック128GB/sだから 帯域幅はOPIOだったり色々と制約要因があった
キャッシュメモリとして最も重要なレイテンシはランダムアクセスで50ns
LPDDR5なM1 Maxの半分未満
asset.watch.impress.co.jp/img/pcw/docs/613/951/10.jpg ARM勢もIntelもbigLITTLEになったということは
あとはAMDさえbigLITTLE化してくれたら世界中の開発者は大小コア混載を想定してコード書けるわけだよな
人類の足引っ張るなよAMD intel4は順調で、intel3以降は計画より前倒しみたいやね TDのことをなんも分かってないバカな>>295であった
お前みたいなバカはAlder Lakeスレからでてくんなよ、、、 ワッパが前提のM1とAlderがどうこうとかあたまおかしいな
一年前のZenにちょっと勝ったか肩を並べただけで居丈高になってんのも草
次世代スレのレベルも落ちたな >>295
大小コアを想定したコードってのがよくわからん
ご教示願いたい
具体的にどんな方法で何をするのか マルチスレッド処理を投げる時にスレッド数で等分した処理を投げるんじゃなくて、処理をより細かく分割して、終わったスレッドから逐次次の処理を行うようにするとか？
同期するのを減らすとか？ ユーザー側が設定できるのが1番いいと思う
「このアプリは常に大コアを使う」「このアプリは常に小コアを使う」ってトグルがあればいい いやいや
普通は等分なんかに分けないから
やってみなきゃ等分がわからない事も多いし
等分より少なく仕事を割り振って
終わった人にはさらに割り振る
同種コアでも異種コアでも同じ >>302
アプリ単位のユーザー設定はアホだろ
多くの場合
重いアプリ1個のスレッド分けが問題になるわけで
まあ特に問題になってる感じはしないけど Gracemontは4コアでL2共有だからそれを意識するとキャッシュコヒーレンシのコスト減らせるとは書いてある >>303
計算量がはっきりしてたので、等分に分割した事あります。もうやりません…… >>306
それは異種特有ではないから>>295にはつながらない
>>307
計算量が全く同じでも
他のアプリが起動してたら
同じCPU時間が割り振られるとも限らんし...
世の中に等分割なコードがたくさんあるとしたら異種コアは確かに問題だ
EコアがHTT非対応なのは多少この辺も考えてたりして？ >>308
キャッシュトポロジの異なるコアを複数搭載したCPUってあったっけ？
Zen CCXはCCX単位では対称だし
そもそもキャッシュ構成が違うなら異種混合では >>309
キャッシュが階層構造になってるのは異種特有ではない
キャッシュ構造やサイズが異なるコアだと
キャッシュを強く意識したコードが書きにくくなる
ということはもちろんあるが
それは>>295の主張にはつながらないだろ
あらかじめ複数の最適化コードを用意しておいて
実行時間を測ってコードを選ぶ
というものが(実際に)ある
こういった物は異種コアでは悪い方に働く事はあるだろうね 今はパフォーマンスの差だけだけど
今後は対応命令にも差が出てくると思う
PコアのみAVX512対応とか キャッシュだけじゃなくてIPCもクロックも違うだろ
最速のレスポンスが要求される作業はbigコアに固定しないといけない
またアプリ側から見てコアを判別できるようなAPIをOS側で用意しないといけない >>313
基本的な事は>>305のリンク先を見て TDだと命令の比率やレスポンスの重要性に応じてクラス分けするという処置がされてるので、
スレッドごとに自らのクラスを名乗ってOSに任せるという手はある 今までだってリアルタイム性が必要な処理は優先度を上げてたわけだし
特別何かしなきゃならないような事もない
ゲームは非常に特殊だから
わざわざガイドがあるけど コードで直接
このスレッドはPコア指定
みたいな事はやめるべき >>307
そういえば、
この板で何度か
マルチスレッドは必ず待ち時間が発生する
みたいな書き込みを見たけど
お前か？
多少プログラミングかじった事があるような感じだったけど 俺じゃないよ！
等分割は昔やって突っ込まれたのでもうやってないよ >>312
既にPコアだけAVX512対応になってるぞ
Eコアを有効にするとAVX512が無効になり
AVX512を有効にするとEコアが無効になる歪な状態だけど >>321
話の流れを読まずに反射で書いちゃうヤツ >>318
TDがあるからな
マルチコア最適化イコールアプリがやること、と
勘違いしてるバカがいるがそれはIntelの仕事なんだよなあ >>321
ちなみに
その機能は一部のメーカーのマザボだけが使える裏技的なもので
正式には非対応 >>323
CPU, OS, アプリ
それぞれ最適化の分担がある >>323
馬鹿なのか
アプリ側が任意のコア使える方がいいに決まってるだろ
TDはあくまでヘテロ構成を想定してないコードを効率的に動かすための過渡的な技術に過ぎない PC向けCPUが製造プロセスは当然として設計思想からしてスマホ向けSoCの周回遅れだったっていうのが衝撃
とっくの昔のArmの天下決まってたんだな
知らなかった >>327
ヘテロ化は電力制限の中の最適化から出てきたもので、
ARMのほうが先進的というよりARMのほうが先に電力の壁に突き当たっただけだがなあ。
Alderの実物が出たおかげでARMがx86にくらべ優れてるとも言えない、
ということが確認できたという感想 >>328
モノが出ただけで勝ってる思考にワロタｗ >>328
ぶっちゃけ、M1は製造プロセスが一周か一周半くらい先行ってるしね
デスクトップ、モバイルでbig.LITTLEの設計思想が必要かと言われるとそこまで必要じゃないだろ
電源ボタンを押して画面を真っ暗にする頻度の高いスマホなら意味のあるアーキテクチャだ
ARMの方がトランジスタが少なくてすむからワッパがいいってのその通り
でもハイエンド、デスクトップでワッパなんかいらんだろ >>332
M1なんて、x86時代からバッテリー駆動時間が10時間伸びたくらいだしな
というかx86はPPCより消費電力が高かったから当然だが >>329
直系の親はLakefieldだから電話サイズがターゲットではある
>>330 >>333
alderはプロセス的に劣ってるにも関わらず、
モバイル版がM1に電力効率で勝てるかもしれん性能なんで……
あとalderはbig.LITTLEではなくてbig.biggerという公式説明があってると思う
Eコアは最大クロックをM1並に下げることで
パイプラインを浅くしトランジスタを小型のものに置き換え、
それで電力効率向上と省面積を達成してると見られてるが、
ARMとx86の違いだと思われてたものって
実は最高クロックの設計思想の違いに由来するものが多かったのでは？
と思い始めている。 書き忘れてた
alderはbig.LITTLEではなくてbig.biggerという公式説明があってると思う。
なぜならEコアの動作クロックは2.0〜3.5GHz想定で、これはスマホ用ARMのbig側と同程度。
スマホ用ARMのLITTLE側は2.0GHz以下で、規模ももっと小さい。
ちなみにLenovoがテストしてるAlder lake i7-1260Pのデータがリークしてて、
M1 pro 8coreと比べるとTDPは同等、ベンチはApple有利なものでも同程度、intel有利なものです1.5倍の数字。
Alder lakeデスクトップK付きの実績から、
バッテリー耐久テストレベルの低〜中負荷では
前世代に比べ消費電力がかなり下がることが分かっている。 IntelのはBigとLittleを同時稼働させるから
Littleをあまり遅くできない ARMも最近は大中小の三種混合になってるので、将来的にはx86も三種混合に向かうと思われる。
エンコのような処理をSkyLakeレベルのコアに分散するのは合理的だが、
タスクバー右下の天気予報を管理するのにSkyLakeレベルのコアを使うのは勿体なさすぎる。 Sandybridge以降命令変換したuOPをL0$にキャッシュするようにした結果フロントエンドのISAはどうでもよくなった。
これはプリフィクスまみれで汚いx64で性能を出すための苦肉の策だが、L0が効いている間はx64命令デコードは停止してuOPプロセッサとして動作するため性能のみならず消費電力でもx64のハンディが解消している。 M1のビッグコアは高IPCなので2.4GHz、2W程度でEコアの3.9GHz並の性能になる
電力効率でM1を上回ろうとすればそれなりのCPU規模が必要になる
だけどそういう話だとNeoverse N2あたりがやたらと少面積、低電力、高IPCなので
実装効率や性能密度だとやっぱarmが強いなって感じ
https://images.anandtech.com/doci/16903/426370406.jpg
https://images.anandtech.com/doci/16903/426695281.jpg >>337
AlderLakeにSkyLakeレベルのコアなんて無いぞ
>>339
ARMとx86のIPCを比べるアホ Armとx86をIPCによって比べてる話だと思ったんだ？ x86とARMの命令あたりの処理能力はほぼ同じ、という結果が出てたはず。 いくつかAiA accelerator interfacing architecture と思しき特許を漁っていて気が付いたんだけど
原理的にはAiAを介すればEコアからPコアへ、AVX512のタスクをオフロードできるようになるんだね
もしかしたらRapter Lakeでenableになると噂されている機能はAiAとAVX512なのだろうか？
・5.5GHz
・24コア
・キャッシュ大容量化
・DLVR
・AVX512（？）
噂にある仕様を並記してみるとけっこう豪華だ Rapter Lakeはさて置き
ポストAiAの時代には、とにかくアクセラレータの活用と実装のハードルが大きく下がるわけで
わかりやすいところではAVX1024やそれ以上の実装の可能性であったり、あるいはCPUとGPUの境目が今以上に曖昧になってくる
Alder Lake/Sapphire Rapids世代で最大のインパクトを持つアーキテクチャの革新はAiAなのではないだろうか 今AVX512対応のアプリでAVX512が使えるかが問題なんで
アプリに手を入れて良いならAVX512対応はわりと簡単 Intelがシリコンフォトニクスの実用化に向け産学共同の研究所を開設
www.intel.com/content/www/us/en/newsroom/news/intel-launches-integrated-photonics-research-center.html
> scaling to 40 Tb/s capacity at 150 fJ/b energy efficiency and 16 Tb/s/mm I/O density.
ついに電力効率の指標が、pj(ピコジュール)からfj(フェムトジュール)に切り替わる模様
ゴールとしては挙がっている数字は、Ponte Vecchioで示されたFoverosのスペックにかなり近い
将来はdGPU、NIC、eGPUなど異なるパッケージのチップがFoveros並の帯域と電力効率で接続される時代が来るのかもしれない AlderとZen3のクロックあたりの性能ほとんど変わらんよ >>340
Eコアはskylakeレベルと言われてるぞ オレゴン州における新ファブ建設を阻んできた工業用地の問題だが、現在タスクフォースが結成され大急ぎでこの問題を解決しようとしているらしい
www.oregonlive.com/silicon-forest/2021/12/oregon-task-force-aims-to-renew-growth-in-states-chip-industry.html
今年の前半ゲルシンガーは「オレゴン州には更なる投資を検討しているが用地がないためD1Xの拡張にとどまるのではないか」と消極的な姿勢を示していた
しかし、ついにD1X以外のファブがオレゴンに建設される日が来るのかもしれない
長い目で見ればIntelの半導体製造はサンタクララからオレゴンに重心が移ったという歴史的な経緯があるため
アリゾナへのライバル意識からこの案件かなりシリアスに進められようとしているのではないだろうか IPCがSkylakeと同等だとしてもクロック出ないからな Skylakeの6700Kが最高4.2GHz
Kabylakeの7700Kが最高4.5GHz
Coffeelakeの8086K、9900Kが最高5GHz
Commetlakeの10900Kが最高5.3GHz
製品世代を指したSkylakeなら似たような性能とも言える もちろん出来る
性能を見ると内部的には128bit x2な感じ
128bitだと2個ずつ実行出来るけど
256bitだと1個
Haswell〜Rocketは
128bitも256bitも2個ずつ実行
GoldenCoveは
256bitが2.5個 (FMAx2 + FADD) Rocketは
128bitも256bitも2個だけど
512bitは1個
つまり
ピーク性能はAVXとAVX512は同じ
なんちゃってAVX512 >>354
Athlon64 3200+も所詮はPentium4 3200MHz程度の性能だしな >>360
何年前の話？シドニーオリンピックとかソルトレイクシティオリンピックにあった事を昨日の事のように語ってる感じ >>348
1電子ボルトが 1.6*10^-19 J
10 keVが1.6 fJ
150 fJは1.0 MeV弱か
いよいよ電子何個と数えられる時代になってきた感じ。 Mobileyeが2022年に上場へ、Intelが車載に本腰
eetimes.itmedia.co.jp/ee/articles/2112/09/news070.html
Intel Announces Intent to Take Mobileye Public
www.intel.com/content/www/us/en/newsroom/news/intel-announce-12-21.html
気が付けばMobileyeがすごいことになっていた
AVの市場が拡大していくとIntelのシリコンフォトニクスとファウンドリの双方がドライブされる
かつてAtomがスマートフォン市場でできなかったことをMobileyeは達成しようとしている
Qualcommがスマートフォン市場を制した最大の理由はモデムであるが
それに相当する技術であるシリコンフォトニクスを握っている事実は大きい
IntelとMobileyeは将来的に数兆円規模になると考えられるAV市場でヘゲモニーを確立しつつあるようだ Intel4で31mm^2って結構馬鹿にならないサイズでは >>366
子会社が上場するってことは子会社を手放すってのと同義なんだが…
将来性のある分野ならなぜ手放すんだろうか？ >>370
＞IntelはMobileyeの所有権の過半数を維持する計画だ。 自動車そのものは成熟産業で伸び代はないが
安全性のIT化はまだまだ伸び代があるからね。
AT急発進検知、踏み間違い制止、人物認識。 ARMが優勢の分野
スマホ 年間12億台
タブレット 年間1億5000万台
x86が優勢の分野
ノートPC 年間1億5000万
デスクトップPC 年間1億台
サーバー 年間1000万台
ARMとx86が競争中の分野
自動車年間1億台
仮に自動車で勝ったとして状況をひっくり返せるんだろうか？ 単価も違えば用途も集積度も違う。
ARMがチップ単価5万で売れるなら
比較に意味はあるが。 >>370
半導体設計・製造会社としてのIntelには懐疑的でも
車載のMobileyeは別勘定でよろしくってことじゃね 自動車だって組込みだからワッパ大事だけど、
x86に勝算はあるのかな… 2020年はコロナとWindows7終了という特殊な状況が2つ重なってるから参考にすべきではないかと ニューノーマル、新常態という言葉の通り恒常的な変化という見方もある
ちなみにコロナが広がる前の2019年はそれぞれ1億8860万台と7900万台だった
とりあえず調査会社による2020年の実績と将来予測の数値に関しては
少なくとも5chのレスよりは参考にしてほしいところだが >>374
自動車は全く別のジャンルだからな
あとarm系の需要はいまスマホが激減してて8-10億台市場に収縮
IOTが2-5億台市場だ
自動車はm1みたいな特殊なピーキーコアを鋭気製作中だよ >>375
14万円のバルミューダフォンはスナップドラゴン765が仕入れ値8万円らしいな >>287
そこら辺AMDが面白いことになってるんだよな
AMDはまもなく1GBクラスのSRAMをdgpuに載せるとされる
現在のSRAMのプロセスサイズは知らないが、128MBで25mm2の1GBで200mm2であり、これは12-20nmクラスのDDR6と同サイズであり
100mm2で4GBのApplem1用DDR5よりも遥かにでかい
けど推定12nm以上で微細化すれば容積は1/8にできる（1GB40mm2）
DDRメモリ感覚でRAMに応用できれば、DDRメモリよりも小さい＝安いオンボードメインメモリを確保できる
おまけにSRAMメモリは小さく安いので、あれ自社特注品を1億枚とか量産するのも楽
まぁこれでスマホ用armでメインメモリ兼用1GBRAM搭載
ノート用で4GB RAM搭載
DDRメモリ不要みたいな路線になったら面白いんだけどな ↓Xeon SPやEPYCの価格の話はしなくていいぞ >>383
なかなか面白そうなことを書いているがところどころ前後があってないし、
ネタ元もわからんから信じられん。
ddr6ってgddr6のことを言ってるんだよね？
現行のプロセスがわからないのに12nmで容積1/8にできるというのは謎な論展開だし、
dgpuにsramを載せるって話をしてるのに、オンボードメインメモリを確保、
ってどういうこと？
dgpuに乗せる予定のsramをcpuに載せれば、とかそういう話？ AmazonでマウスのPC¥32,000オフとか
書いてあるから何かと思ったら、11700Kと
RTX3080のセット縛りだった。
在庫処分大変だな。 >>387
標準 LPDDR インターフェースのためか、誰もそう呼ばないすけど Apple M1 Max とかわ ほぼ eDRAM なんでわ？
貼ってある RAM チップわ特注パッケージの様で市場に流通してないし。。。 一般的にはeDRAMと言えばロジック混載プロセスで作るDRAMのこと
M1のメモリは専用パッケージであってもあくまで普通のDRAM
一般的にSiPやMCMと言われる実装形態 >>390
特別なメモリということにしてAPU大敗北の気持ちを紛らわせているAMDファンのことも考えろよ >>390
wikipedia あたりで現代的な定義を再確認するコトをお勧めするす。DRAM とロジックでプロセス技術が乖離しすぎて、しばらく前から別チップになってる方が普通かと
https://pcper.com/wp-content/uploads/2015/09/b87e-intel-2015-edram.jpg >>392
そうではなく
通常のDRAMとeDRAMは製造プロセスレベルで違うっていうこと >>393
かつて専用設計しなければいけなかったモノが LPDDR や HBM の普及でロジックと 2.5D/3D パッケージ統合できるようになったという意味で、正統進化だという話す
逆に今、専用 eDRAM を設計するとすればメリット何になるすかね？ eDRAMはロジックに限らず複雑な回路と混載出来ることがメリット
例えばIntelのようにMCMで使った場合でも複雑なSERDESを内蔵することで高速IOを実現出来た
Appleが使用してるのは専用パッケージであれ通常のLPDDR規格の通常のDRAMチップ
技術ベースで全く違うものという話だ eDRAMの将来性はともかく
現状のeDRAMをセルサイズの面から言えばIBMの14nmの0.0174um2は
intelの10nmの高密度SRAMの0.0312um2と比べても2倍近い容量密度があり
またTSMCのN4がN5の6%光学シュリンクなら0.02um2程度になるはずなので
それを考えてもまだSRAMには追いつかれていない 普通のLPDDR4(デュアルチャンネル)に数倍の差をつけられて負けるAMD製CPU搭載GPU(なおメモリはデュアルチャンネルDDR4) >>383
SRAMメモリは小さく安いならなぜDRAMを置き換えなかったの？
DRAMの微細化を追い抜いたのが最近だから、今後は立場が逆転するという話？ CPUのダイ写真なんか見ると
SRAMって容量少ないわりにサイズ大きいっていう印象しかなかったけど DRAMの方が集積しやすいよ。
じゃなければ、DRAMなんか使う理由がない。 >>396
macオタは普通のDRAMでもCPUパッケージとMCM接続したらeDRAMっすって言ってるんだと思うぞ
自分はmacオタの主張に賛同はしてないので反論は本人にどうぞ
>>398
はんだ付けしてるせいかLPDDR4は4200以上で動いてるから早い >>398が言うAPUに数倍の差をつけたCPUって何を指してるんだ？ >>396
>eDRAMはロジックに限らず複雑な回路と混載出来ることがメリット
>例えばIntelのようにMCMで使った場合でも複雑なSERDESを内蔵することで高速IOを実現出来た
その通りすけど、既に規格として狭いバスで高クロック動作にわ CXL メモリが有り、低クロック多ピン側にわ HBM があるす。敢えて別の IO が必要になるかどうか。。。 Intelから離れることにはメリットもデメリットもあるけど
自立できるくらいの事業規模があるなら離れたほうがいい
単純にMobileyeの事業の健全性が増すし、
深いパートナー関係にある企業の存在(要求)はIntelの製品開発を正しい方向に誘導する
大人の事情でそれが決断できなかったItaniumは悲しいことになった
Itanium 2の今後を占う
pc.watch.impress.co.jp/docs/2007/1113/hot515.htm
2007年の時点でItaniumを分社化するメリットを挙げ、それを提言した記事
当時の自作板では提灯と叩かれた元麻布春男だが久しぶりに見ると
プレスリリースの垂れ流しではない面白い記事を書くライターだったね >>399
SRAMメモリって頭痛が痛いレベルの発言してるってわかってる？
基礎的な英語もできないような幼稚園児が書き込むようなスレじゃないぞ。 PC Watch創刊によせて
https://pc.watch.impress.co.jp/docs/article/960722/furukawa.htm
発表会の報道でも「その場にいた」という感覚を大事にして、それを伝えることを意識してほしい。通り一遍の報道じゃなくて、必ず最後につっこんだコメントをとって、それに自分の意見をきちんと添えて報ずるだけでも、変わってくると思います。 21世紀初頭の地球周辺には、無数のUFOが来訪していた。神秘の書『太陽の法』を携えた宇宙人を通して、
一千億年の歴史における天地創造、エル・カンターレによる人類の創造、文明の建設が語られる。
一千億年前に、根本仏が三次元宇宙の創造を意図し、約四百億年前にビッグバンが起きた。
後に、太陽系の金星では、太陽系最初の大霊エル・ミオーレにより種々の金星人が創造され、
最終的には星間移動が可能な程度の科学文明を築いて終わった。
地球では、エル・カンターレ（エル・ミオーレが移住後に改名）が動植物や仏性（内部神性）を
持った人間を創造した。その後、異星からの移住者を受け入れ、約一億五千万年前には
エル・カンターレの本体が地上に降臨して巨大な光文明を築き、地球的仏法真理が確立した。
しかし、約一億二千万年前には、マゼラン星雲（銀河）から来ていた指導者のひとりが天上界に
対して反乱を起こし、地獄の帝王ルシファーとなった。
以来、地獄へのエネルギー源を断つためにエル・カンターレは分身を降臨させ、地上を光で満たすことを目指す。
約37万年前から出現していたムー大陸では、紀元前25000年頃にはインドネシア付近を中心にオーストラリアの2倍
程度の面積となり、紀元前18000年頃からはピラミッド型の建築で太陽の光エネルギーを利用した科学文明が興った。
しかし、後に心の大切さが失われ、人々はさまざまな悩みを持っていた。紀元前15000年前ごろに降臨した
ラ・ムー大王は、素朴な太陽信仰に代わって心を豊かにしながら社会を発展させるための教えが必要だと考え、
新しく本格的な宗教を創始した。 やがて、紀元前13000年ごろにムー文明は海中に沈下し、船で逃れた人々は、ベトナムや日本、中国人の源流となり、
一部の人々は、南米アンデスおよび大西洋のアトランティス大陸に逃れ、ムーの科学文明をアトランティス文明に伝えた。
紀元前10000年頃には大導師トスが降臨し、その智慧の光は、エジプト、ギリシャ、ローマを経て西洋文明の源となる。
紀元前8400年頃にアトランティス帝国は海に沈み、人々は飛行船で世界各地に逃れ、紀元前4500年ごろには
ディロス島にオフェアリス、紀元前2300年ごろにはクレタ島にヘルメスが降臨して、古代ギリシアの礎を築いた。
一方、紀元前5000年ごろの古代インカ帝国では、空を飛ぶ宇宙人を神と信じる宇宙人信仰が教えられ、レプタリアンによる
侵略の危機が迫っていた。降臨したリエント・アール・クラウド王は、異星人には友好的な者も侵略的な者もいることを教え、
心の中の宇宙を探究し、愛の心を持つことで侵略者が自ら退散することを示す。
紀元前500年ごろには、インド北部に釈迦族の王子としてゴータマ・シッダールタが降誕する。シッダールタは出家後に
菩提樹の下で静かに心の内を見つめ、悟りの力によって魔軍を退散させた後、大宇宙と一体になる神秘体験を得て、
仏陀の悟りを開いた。仏陀は約45年間にわたってインド中部を中心に法を説いたが、晩年の霊鷲山での説法では、
菩提樹下で悟ったときの「真なる悟り」が開示される。山頂には巨大なスクリーンが出現し、天国や地獄の様子が映し出された。
さらに、地震が起きて多宝塔が出現し、仏陀はもう一人の仏陀（リエント・アール・クラウド）の隣に並んで座った（二仏並坐）。
仏陀の説法は続き、スクリーンには未来社会の世相が映し出され、約2500年後に仏陀は再誕して東の都で「太陽の法」を説く
ことを、文殊らに約束する。仏陀は、地球へやってきた他の世界からの菩薩たち（宇宙人）の懇願を受け入れず、
地下から出現した金色の菩薩たち（地涌の菩薩）が仏の法を護り弘める予定であることを告げる。
そして、現代の日本には…。 内蔵GPUでGTX 1050Ti(デスクトップ)超えきた！
https://tabkul.com/?p=234211 MACヲタなんかマトモに相手しても話はぐらかして終わりなんだし、知識の浅いスレバ野郎なんだからほっとけ Intelはシリコンタイルとヒートスプレッダの間隙を埋める素材に液体金属を検討しているようだ
HYBRID THERMAL INTERFACE MATERIAL (TIM) WITH REDUCED 3D THERMAL RESISTANCE
www.freepatentsonline.com/y2021/0375716.html
流出などの要因で取り扱いが難しい液体金属をTIMとして採用するために
グラフェンシートへ液体金属を埋め込むハイブリッド構造が提案されている
この構造では例えばコンピュートタイルのホットスポットの直上へ
液体金属のエリアを大きくとることでIHSに効率よく熱を伝えることができる >>410
GTX1050（デスクトップ版）ってTiger lake の96EU iGPUで既に追いついてるんだが(Time spy基準…)
来年頭に出る分でも、RembrandtのRDNA2はXe-LP 96EUの倍の速度が出るし、
Alder lake-Pで絶対性能・ワッパともにM1ファミリーを超えるものが出るのは確実になってきたし、
M1が大したことなかった説が現実味を帯びてきたな >>413
対流熱拡散は期待できるが衝撃に弱そうだしくまメタルみたいな素材でいい気がするがさてはて 漏れ出ない液体金属封入はSonyが特許取ってるんだっけ？ >>413
そこまでしてヒートスプレッダって必要なのか？ >>414
そりゃあAppleといえど結局プロセス世代とコストとダイサイズはごまかせない
最先端プロセスを1年早く独占して使えるって言うアドバンテージで食ってるけどさ >>414
M1はファンレスのローエンドだから、Apple Celeronといえるな eDRAMの頃はDDR3-1333とかだったから早く感じた
今はDDR4-2400とかなったから
eDRAMでは性能不足で負ける ファンレスローエンドCeleronはgemini lake refreshとかそんなんだぞ >>420
skylakeのeDRAMはもっと早いぞ
早いが容量不足だから性能向上は小幅になるけど AppleはビッグコアをiPhoneにも2つ載せてるのが無理あるだろ
IPCが伸びづらくなってる最大の要因 >>422
Skylake の eDRAM わインターフェースとしてわ Read/Write それぞれ 50GB/s す。
しかし DRAM セル自体わ読み書き同時に行える訳でわ無いので、最新の組込 DRAM 規格と比較した場合、片側 51.2GB/s の LPDDR5-6400 x4 構成と性能わ変わらないのでわ？ Sandyおじさんはいつ最新CPUに乗り換えるべきか？
GPUさえ新しくすれば今のゲームも問題なく動いている
( https://www.youtube.com/watch?v=-uUu1NlROj4 )
また、Windows10も2025年までは問題なく使える >>425
2026年のNova Lakeでスゲー進化するらしいからそれでいいんじゃね SkylakeはSandy BridgeよりもIPC約25％向上
Sunny CoveはSkylakeよりもIPC約18％向上 (この時点で47%向上)
Golden CoveはSunny CoveよりもIPC約19％向上 (この時点で75%向上)
Lion CoveはGolden CoveよりもIPC約30%向上の予測 (この時点で128%向上)
Sandyおじさんが同クロックで2倍の性能向上を体感できる初めてのコアがLion Cove
2023年末~2024年登場と言われてるのでWindows11への乗り換えにもちょうどいい
Nova LakeはさらにIPC50％以上伸びるという非現実的すぎる噂があるが
Windows10のサポート期間も過ぎてしまう サンディは2世代目だから12世代目がキリがいい所。 >>425
CPU使用率が70%前後でGPU使用率が60%くらいってことはさ
PCIeかメモリかなんかがボトルネックになってんじゃないのこれ
大抵CPU側が弱い場合はCPU使用率が90%以上になる
CPUが十分であればGPU側が90％以上になるのが普通 >>424
>420への返信なのでDDR4-2400より早ければそれでいい
つかなぜLPDDR5の話が出てきたんだ? >>427
クロックも向上してるのでシングルスレッド性能既に2倍だしセキュリティ問題もあるので早く買い換えるべきだな SandyおじさんはOCが当たり前だぞ
当時のCPUは素人でも簡単にOCできた >>426-
Sandyで2026年まで待つのは大丈夫か？結構長いぞ＞あと五年
その前にRocketLakeかAlderLakeでお茶を濁した方が故障の心配が無い >>430
>つかなぜLPDDR5の話が出てきたんだ?
>>404に書いた話題の関連情報としてす Win11の足切りラインのComet以降ならともかくSandyの2024年越えはきついね
SkyやKabyならうーん無理矢理アプグレして粘っちゃうのも選択肢に入りそうだけど >>427
マルチスレッド性能では
sandy→skylakeが6年で60%性能向上
そこからZenの登場で多コア化が進み年平均20%程度向上、
rocket→alderは1年足らずで50%向上
ここからあと2年3世代、年50%の向上が続く
時代は変わったもんやね >>436
RocketLakeからAlderLakeでマルチスレッド性能が50パーセント向上だと？
ソケット互換がないなんて夢も希望もない…orz >>438
ロケットからアルダーはマルチ性能100%アップだよ >>438 >>441
Eコアの乗り方にばらつきがあるから平均+50%くらい。
低いところでは11400→12400はEコア乗らないし+20%に留まる intelってirisとか強い内蔵グラフィック作れるのに12世代のuhd770は進化したとはいえ相変わらず雑魚なのなんでなん >>443
IrisとUHDの違いはコアの数でアーキテクチャは同じ
お前が言っているのは、RX 6900はすごいのにRX 6700は雑魚、みたいな言い方
もっとも、APUはサボりすぎてUHDにも負けそうな勢いだな
AthlonはSkylake Pentium並みのGPUだし 「大三災はこれからじゃ」、「原子爆弾など神様の眼から見たら線香花火に等しい。
だが、悪魔は今の原爆の何千倍もある奴や」、「毒素弾、生物弾など最終兵器を
作るので大三災はこれからだぜ、本当の火の雨じゃ」、
「お筆先に『世界の人民三分になるぞよ』とあるのは三割の事ではない。
ホンマの三分じゃ。三分どころか二分も難しい」
そこで黄色い塵の雨が降る。
それは黄金の都市が破壊された時に起こる。
海の上の都市の上に、黄色いラインのように上ってくる。
よく晴れた夜だ。
戦車はまだ動いているが、その戦車の中で運転している人間は真っ黒になる。
黄色い塵の雨が落ちたところでは、あらゆるものが死んでしまう。
木も草も牛もだ。
建物だけが残っている。
私にはこれが何が起きた状況なのかわからない。
長い長い列が続いている。
人々の死体の列だ。
槍の先がすべてを破壊してしまい、誰も戻ってくることはない。 >>446
Die to WaferよりWafer to Waferの方がレイアウトの自由度が高いというのは直観に反していて驚いた
下記の関係がありそうな特許を読んだところ
ウェハ同士の接合時に応力によって生じる歪みをダミーウェハを用いて補正しようとすると
ダミーウェハの除去工程で選択的なウェハの除去を行うので
半ば必然的にタイルを自由自在に組み合わせられるようになるという話なのだね
非常によく考えられていて感心した
Reducing in-plane distortion from wafer to wafer bonding using a dummy wafer
www.freepatentsonline.com/11195719.html >>412
AMD EPIC Milan−Xなら804MBあるよ SRAMに夢を描きすぎ、SRAMはランダムアクセスに強いだけでDDR5 SDRAMの様にDRAMであってもバースト転送で大量のデータを送れる 早いからわざわざ面積割いてSRAMのキャッシュ積んでるんだよ トランジスタ6倍も使うからね。1T-SRAMってのも出てたけど微妙過ぎて消えちゃった。 DLVRってEコア側にも恩恵があるわけだから、
raptorでEコアが16個になるとEコアだけで
12600K、11900K、3900Xを超え、
電力に糸目をつけなければ12700Kや5900Xを超えるのも夢ではないのか（白目） SRAMのメリットは演算回路と同じ製造プロセスで作れる事と頻繁なロード、ストアに向いてる
DRAMのデメリットは製造プロセスの違いとプリチャージとリフレッシュ動作であって、Apple M1の様にプロッセッサの近くにDRAMを半田付けすればレイテンシを短くして周波数を上げられるから遅い訳でもない
キャッシュは4kbyte単位なんだから、4kbyteを速く埋めるかであって応答性の速さは絶対的では無いよ 4KB単位はIA32/x64の仕様であって
キャッシュの制限ではない。 小さなキャッシュ単位でなければSRAMかどうかよりバースト転送が重要って言いたいだけなんだが 3nmの予約の前にTSMCはインテルに料金先払いを要求
TSMC Wants Payment in Advance to Give Intel Access to 3 Nanometre Node | TechPowerUp
https://www.techpowerup.com/289937/tsmc-wants-payment-in-advance-to-give-intel-access-to-3-nanometre-node depositは前払いではなく手付け金の意味
相手方が不誠実な仕事をした場合、攻撃する材料になるから支払った方が得 >>463
コードネームなんてむかしからそんなもんだ
cpuのかいはつなんて5, 6年掛けてやるのがあたりまえ >>463
ゲルがいってるエキサイティングで高性能なcpuは
さらにその先のノバになるんじゃないかといわれてるな
ゲルの就任からノバがリリースされる年に
何年の開きがあるか計算してみ。それがcpuの開発に要する期間よ >>465
Payment in Advance は料金前払い
記事にも有るようにインテルは前払いを全く行いたくなかった
完全に足元を見られてる状態だな >>468
だからそれはdepositのことだと本文に書いてある
TSMCが9月に公開した情報によれば各社から将来のウェハの予約に40億ドルくらい入金があったようなのでIntelだけ払わないってのはない
まあ、払わなくてもいいかもしれないが、その場合は納期と供給量で不利になるだけ
Intelがどうこうは台湾メディアの作文
もともとIntelやゲルシンガーの考えなんてメディアにわかるわけないのだが
それにしても業界の商慣習からすれば「depositを払う=Intelが不利」みたいな主張は無理矢理すぎるので真に受けなくていい ああAMDとQualcommとかの長期契約顧客が払った$3.8 billionと勘違いしてるのか
Intelは新規でTSMCに足元を見られた話だからこれは違うぞ
記事に書いてある通りIntelは全く予想してなかった話だろう 新規だからと言うより、求めた契約内容自体がAMDとかとは違うんだろうな。 終わってわないけど調子乗ってあげた値段を下げないとヤバいな 米Amazonだと5600xが300ドルで日本だと4万円くらいなんでしょ
アジアで作ってるのになんでJapanに来るときは高くなってるんや… >>466
案外変わるものでもあって、Meteor LakeのPコアは現在Redwood coveのコードネームだが、
この名前が出てきたのは2020年暮れで、夏まではOcean Coveと言われていた。
Ocean coveのキャンセル自体はもっと前らしいが、3〜4年スパンくらいまでは詰めることもあるのだと思われる。 調子に乗ったと言うよりただ単にコスト増な気もしなくもない Appleのチップの製造でとっくの昔に減価償却済んでるんじゃないのか>3nmプロセス
M2から0.5nmプロセスだろ、確か Ponte VecchioにIntel 4採用と思しき上位SKUのPVCXTが確認されたってさ
TSMCから購入したN5ウェハの枚数次第ではあっさり切り替わるかもね
https://www.tomshardware.com/news/intel-lists-ponte-vecchio-xt ステッピングBでXTと書かれてたならTSMCのまま
Intel4なら設計ルールが全く変わるからステッピングもコードも仕切り直しやろな >>481
すまぬ、1次ソースには"XT variant is just some minor engineering difference"と書いてあった
Tom'sの中の人と揃ってArchitecture Dayの情報に惑わされていたようだ そのポンデリングとやらとNvidiaのA100はどっちが強いんや >>479
なぜこのスレにいるのか分からんが、
M1はTSMC N5 (5nm)で、次が3nmと言われているところで、
0.5nmはどこの会社も計画すら発表してないが。
M2は発表がないし今年前半にM2と言われてたものはM1maxになってる アーキテクチャ変わったときにM2になると思ってた。M1MAXだのはM1が大きくなっただけだし（肥大化に見合う足回りを用意するのも一つのアーキテクチャではあるけど） PVC XL/XTがあるらしい
FP64の実装で遅れてるっぽいけど何が原因だ？
ttps://www.coelacanth-dream.com/posts/2021/12/17/dg2_g10-g11-g12/ SkylakeからComet Lakeリフレッシュまでアーキテクチャ変わってないのに数字増えてるだろ？ >>484
M2は最初からM1の後継だろ
M1 MaxはM1Xと呼ばれていた
Aシリーズに合わせて毎年更新する縛りから外れて良かったと思うが >>464
これ口だけでライン押さえてAMDの足止めするつもりだったろ >>3
Eコアだけだとシングルスレッド性能半分で
ピークもくそもないだろうが。アホだろ。 当然ピーク性能はマルチ前提だろ
>>3
ワッパの分母分子逆だしwww
元々俗語なんだからパワパでも何でもいいよ
コストとパワーを対にしてるんだからさ
ワッパと対にするならドルパ、円パになる >>444
APUは動画支援系の放置っぷりは酷いにしても腐ってもラデ感はあるが
インテルは強力なグラボ持ってなくてゲームが合わせちゃくれんから
自力で何とかするしかないのがまだまだ厳しいところ 来年からIntelの給与体系が良化するらしく、平均して$21,000/年の向上とのこと
面白いのは現時点での待遇における満足度でNVIDIA：78%、Intel：75%、AMD：64%となっている
つまり来年以降はNVIDIAからの人材獲得も加速することが期待される
www.tomshardware.com/news/intel-taps-multi-billion-dollar-fund-to-retain-attract-top-talent
懸念としてはゲルシンガーの戦略はメリットが簡明でIntelを強くするとわかるものが多いが
しかしその一方で支出も多く株主からの評価は必ずしもよくないと思われる
敵対企業は株主や役員を扇動してゲルシンガーの解任を狙うのではないかと予想
社内をしっかりとまとめて長期政権を築けるかが来年以降の見所の一つですね >>494
月20万円近く上がるわけか…
元が安いわけじゃないだろうに凄いな そりゃ小売はAlderが1年前発売Zen3(CPU)より売れてくれなきゃ困るはずw
来年後半はMeteorLake vs Zen4のガチ勝負見れるんだろうか？ Zen4と当たるのはラプターじゃない？
Zen4が遅れるならメテオかもしれんが 冷凍庫が付いた冷蔵庫もrefrigeratorでいいの？ >>486
これはFrontierより早くエクサへ到達するため今年中に投入しようとでっち上げたシリコンが不要になったという話ではないかな
倍精度をエミュレーションしてまで投入したかった動機がそれくらいしか思いつかない
今年の半ばまではAuroraは1エクサという説明だったのにいきなり2エクサという話になったこと
違約金の話が出てくるまでAuroraを今年中に間に合わせるという姿勢を崩していなかったこと
これらを併せて考えればどこかの時点でIntelがFrontierの遅延している事実を察知して
「来年2エクサでEl Capitanの上位互換を出すほうがいい」という方針に変えたんじゃないかと予測 元々求められた性能を出しつつ遅延を最小限にするのが普通だと思うんですが
性能上がるから遅延してもいいなんてあり得ないでしょ そうだAuroraもEpyc + MI200に変えてみてはどうだろうか >>501
例えばサッカー選手の移籍金も契約上は違約金という設定
「それによって利潤を最大化できるなら契約を破って違約金を払いなさい」
これはビジネススクールで本当に教わること
そしてゲルシンガーは違約金を払っても黒字になると発言しているので…… Aurora 向けに作ってはみたけど
倍精度演算部にバグが見つかったのでAuroraには使えない
そのまま捨てるのも勿体ないので
倍精度はdisableして売ろうって話かとｵﾓﾀ >>496
ラプターです
メテオは一年延びたよ
それともう設計思想が根本的に違うから比べられないけどな
イスラエルが好きで買い換えていた人と
オレゴンが好きで買い換えていた人（いたのか？）のように
設計思想とかでAMDにするかIntelにするかで分かれてくんじゃないかな >>497
せっかくの元技術部長解任して
銭ゲバがCEOになったら
今度こそ終了でしょ 白人男性CEOなんか今の時代に逆行してるし長くは持たないでしょ 女や黒人がCEOすりゃ業績アップ確定ってわけでもあるまいし…
有能な人がやればいいだよ。 ラプターと言えば
・恐竜惑星
・HDD
・F/A-22 >>507
脳みそ腐ってんのか
適正なスキル身につけた人間をランダムにピックアップしたら
現状の世界では白人男性である確率が高い
単に教育を受ける機会の問題 コードネーム的にはAlderからLunarまで地球の歴史シリーズで連続性があるんだよな
だからもともとロードマップにはRapter Lakeがあって変わったのは中身の方かもしれない
つまりキャンセルされたOcean Coveがそれ
ここからRocket Lakeの前例を踏みRapter Coveの正体をOcean CoveのIntel 7バックポートと考えると
その拡張は意外と大きなものでありそうだが、ダイサイズ的にはこの予想はアグレッシブすぎる気もする -bridge, -well, -lakeはアーキテクチャ世代を示してるかと思ったら
lake世代が長引きatomにもCPUアーキテクチャ(-mont)とは別に
PC向けパッケージに-lakeのコードネームがついて、
Tiger lake(sunny cove) + Jasper lake(tremont)の合体がLakefieldになり
-lakeがいつの間にかPC向けパッケージの名前になってて
-ton、-rappids等と対置される意味を与えられてる >>510
ランダムならそうだろうけど数ならアジア人でしょ アメリカの高等教育でスキルを習得した人なら白人になるんじゃね >>514
競合他社わ AMD, NVIDIA 共に中国系 CEO でわ？ >>512
SkymontやGesher知らんのか？ >>515
ごく単純に
Alder = 地球の支配者が植物だった時代
Rapter = 恐竜の時代
Meteor = 隕石による支配者の交代
Arrow = 人間文明の起こり（狩猟採集の象徴として弓）
Lunar = 人間文明の盛り（象徴として月面到着） >>516
それ俺に言われても困るんだが
510に行ってくれ >>518
Comet＝彗星が落ちる
Rocket＝ロケットで脱出
ありっ？ 来年はどちらにせよIntel、AMD、Appleで決戦に入る
いまの市場において市場は二択
鯖、業務用GPUなどの市場でこの市場は現在数兆円市場だが、20-50兆円くらいまで市場が伸びて、従来もLSI産業並みの売上まで伸びるだろうと
もう一つはスマホ、ーノート、一般pcなんかの市場で、これは実は伸び代がなく需要台数は10億台規模だが、内蔵のlsi単価は1-2万クラスで市場規模は10-15兆円しかない
だから一般向けのApplem1てのは実はリードできていない
あくまで重要なのは単価50倍規模の鯖や業務用GPUでどれだけ伸ばせるかが鍵で成長要因
現状AMD、Intel、nvidiaはそっちの市場ではうまく住み分け効くとは思う
逆にAppleなんかはあれ全ノート、スマホを抑えたとしても実はlsi製造額レベルではしょぼい市場とな
強いて言えば、いまAMDとnvidiaは生産停止や供給停止に追い込まれかねない不安、リスクがある。リードタイムが半年悪化とかな
それが懸念材料で、それ次第でIntelが伸びる可能性がある >>518
Novaは？超新星爆発でいい？
それともLunarのつながりで、
いっぱいきけて−、いっぱいしゃべれーるー
のウサギさんでええか？ 太陽は新星爆発を起こさないので命名規則が異なり違う技術世代だと予想がつく
Alder LakeはハイブリッドがSkylake世代との大きな差異とすると
Nova Lakeは今のところRoyal Coreがその有力候補だろうか >>507
Google インド人男性 ただし白人(ラリーペイジ)の操り人形
Microsoft インド人男性 ただし白人(ビルゲイツ)の操り人形
Apple 白人男性
Facebook 白人男性
Tesla 白人男性
Amazon 白人男性
アメリカのビッグテック企業を仕切ってるのは白人男性ばっかだよ >>522
業界のマーケットリーダーであるAmazonが2020年に導入したサーバーの49%がなんとARM(Graviton2)だった
なかなか興味深い兆候が起きつつある
https://pbs.twimg.com/media/E0BNHYyWYAMuPpx.jpg クラウドサーバはARMが浸食しまくってるけど
それはクラウドだから >>526
各社……というか主要クラウド提供者がARMを導入してる理由の一つがカスタムチップを作れる柔軟さにあるが、
intelがそこでintelのIPを自由に使ってカスタムチップを作れるファウンダリ事業を始めようとしてるわけで。
この時代になってアルテラ買収が生きてくるかもしれん >>526
Intelへの値下げ圧力としてやってるだけだろ
そもそもAWSを使うのはアマゾンではない
普及率を決めるのはあくまで企業やその中にいる開発者
AWSを使う側の企業の開発者にとってはローカルで普段から使っているx86の延長線上で使える方がいいに決まっている >>529
その論理だとサービスの提供先わスマホの方が PC より多いすから、スマホと同じ ARM で良いのでわ？ ウェブサービスを作りたいと思ったら、普通はPCのローカル環境で試作品を作るだろ
スマホ上で作るやつはいない
いきなりクラウドサーバー上で作るやつもいない AWS使ってるけどx86でもARMでも別にどっちでも困んないだよね。
x86しかないミドルウェアとか使うなら別だけど Webサービス用に使われてる処理系って JVM、Python、Ruby、PHPあたりが多いけど
どれもCPU関係なく動くからなあ。
開発がx86で本番がARMでも困らんよ >>526
マジかよ
ARM強すぎるな
10年くらい前にサーバー用途に進出しようとしてコケたイメージしかなかったわ
NVIDIAのARM買収にストップかかるのも納得だわ マシン語に変換するRustやGoでもクロスコンパイルわりと簡単だしね。
Oracleの無料ARMインスタンス使ってるけど、サーバサイドはARMもx86も拍子抜けするほど変わんねえ Snapdragon 8 Gen 1、発熱は888以上〜A15を大きく上回る
https://iphone-mania.jp/news-428119/
TSMCは無敵だよな、IntelとSamsungは百も承知だがこちら側には全然伝わってこないなｗ 64bitのARMはフツーの命令してるからな。メジャーなRISCの中では一番変態度が低い。 というか2020年のIntelがリリースしたサーバーチップってCooper Lakeだけだよね（事実上は新製品なし）
AWSが複数の調達先を持っていて2020年はGraviton2が優勢だったというだけの話
これは製品の競争力を考えれば当然のことで、むしろCascade LakeはEPYCの2倍以上売れていたのかと
Sapphire Rapidsが出てくる来年に>>526みたいなことが起きたら中々アレだが、たぶん起きない
そんなわけであんまり大きな意味のある統計じゃないのです >>529
いや、AWSはAmazonも使っとるよ
比率でいえば自社以外のユーザー企業の方が多いのは当たり前だが ブラックフライデー用に用意したサーバーがそれ以外の時期には遊んでて勿体ないからってのが
AWSを始めたきっかけだからな。
自社向け顧客向けを区別せずに使い回さないと資本効率が落ちちまう。 「CHIPS for America Act」、無用の長物を生み出す恐れ
eetimes.itmedia.co.jp/ee/articles/2112/21/news055.html
ちなみにIntelはゲルシンガーのCEO就任後、既に株式の買戻しをやめて設備と研究開発へ資金を回している
だから政府が株式の買戻しを禁止してくれるならば、それは単なる資金提供を超えてゲルシンガーやその後任への最大の後方支援となるかもしれない
不満を抱く株主に対して「政府に禁止されているから」という説明ができるようになるからだ
自社株買いを停止するだけでIntelは今後10年間で1,000億ドルを超える投資が可能になるため、同法案を巡る今後の動向は注視に値する >>536
Snapdragon 8 Gen 1はSamsungでは？ 日本の最先端技術40nmの準備が来年整うから待ってろよ世界？
来年のTSMC 4nmの100倍だぞ100倍 ARMサーバーが普及するのは最低でも20年かかるだろうな >>544
かつて、日本が世界の半導体産業をリードしていたなんて信じられないよなw 半導体投資は実質チキンレースだからなあ。
アメリカ企業でも、かつてはTIだってICの発明者として立派なトップ企業だったが
今やルネサスより小さいニッチ企業だし。 >>536
10W超えってTGL-UP-4やADL-U9の定格より電力食ってるのか。
ADL-U9のI/Oを削ってLakefieldみたいにスタックすれば
普通にスマホに乗るんじゃないか >>549
ルネサスエレクトロニクス 売上7156億円 営業利益651億円 時価総額2.71兆円
テキサス・インスツルメンツ 売上144.6億ドル 営業利益58.9億ドル 時価総額1721億ドル
TIは今でもルネサス比で売上2.3倍、営業利益10.3倍、時価総額7.2倍の大企業だな 時価総額
Intel 2060億ドル
Qualcomm 2011億ドル
AMD 1742億ドル
TI 1721億ドル
IBM 1157億ドル >>549
よくもまぁこんな大嘘書き込めるよな
恥ずかしくないの？ TI何気に半導体不足に対する投資計画の規模がIntelより大きいからなあ
少なくとも現時点では >>551
あードルを完全に見落としてた（億より上の数字しか見てなかった） 携帯でちこっと見てただけなので1446億円だと思って単位と小数点見落としてた…… >>552
なんか後数日でAMDがIntelの時価総額抜くってみたが
また離されたんか? 150ドル→130ドル近辺→144ドルなAMD株だからな
安定性なんてないぞ 一週間前の話題だが
Intelが誤って公開したバージョンのグラフィックスドライバから、将来のハードウェアのことがいくつかわかった模様
videocardz.com/newz/intel-accidentally-releases-test-driver-for-dg3-elasti-dgpu-raptor-meteor-arrow-lunar-lake-igpus
・Lunar Lakeまでの存在が確認
・Arrow Lakeは最大384EU
・DG3のコードネームはElasti
GPUが急激に強化されるArrow Lakeでは何らかの形でメモリが統合される可能性が高い
>>285で書いたようなeDRAMだと、容量16GB/バンド幅500GBs/レイテンシ〜30ns あたりが上限だろうか
スペック的に言えばモバイルの一部モデルではDIMMがついに姿を消すかもしれない
Meteor LakeのGPUが96EUから192EUで、Arrow Lakeは最大384EUと非常に規則正しい
製品を投入する間隔が短くまた同時期にIntelはタイルアーキに移行することを考えると
「次世代クライアント向けXeの基本構造は96EUのタイルを基本単位としてFoverosで相互接続したもの」という予測が成り立つ
小規模なコンピュートタイルをFoverosで接合する構造はPonte Vecchioで既にその前例があり
またDG3のコードネームがElastiであることもこのような
モノリシックからマルチGPUへの、基礎構造の変革を示唆しているように思われる
>>10で書いた未来予想は割と当たっていたような気がしてきた……という話
2022年に引き続き2023年も新製品が雪崩を打って押し寄せる展開が見えてきたのではないだろうか 先週はTSMCがHPC向けのN4Xプロセスを前触れなく発表するというニュースもあった模様
wccftech.com/tsmc-surprises-with-new-chip-technology-for-datacenter-customers-like-amd/
タイムフレームは23H1とのこと
この辺のタイミングでPonte VecchioのコンピュートタイルがIntel4へ移行する
（つまりTSMC N4Xはその対抗製品への需要を見込んで計画されたものである）のか
あるいはIntelが内製への移行を利が少ないとしてキャンセルしたのかもしれない
もともとPonte VecchioはIntel4の立ち上げを加速するため
クライアント向けの製品よりも半年から1年ほど早い時期をターゲットにしていた
23H1ではMeteor Lakeと同時期なのでキャンセルした可能性もそれなりに
何しろN5 → N4Xのほうが合理的なステップに見えるわけで
wccftechは割と素直にAMDを主要顧客とみなしているようだが、果たして Intelの技術開発担当共同ゼネラルマネージャーであるSanjay Natarajan氏は、
「Intelが出遅れたのは、当社が10nm技術に移行しようとしたときにEUVの準備ができていなかったのが原因です」と分析し、
今回のEUVリソグラフィの導入によりシェア奪還に弾みを付ける考えを示しました。 しかもライバル不振で開発面に於いてぬるぽしてましたって事も。 > 2021年におけるEUV露光装置の出荷数量は48台と見られており、そのうちTSMCが22台、Samsung Electronicsが15台を確保したと韓国の中央日報が報じている。
>残りについては、DRAMへの適用を開始したSK Hynix、DRAMへのEUV適用を目指すMicron Technology、
>微細ロジックプロセスで巻き返しをはかるIntelなどが奪い合いを繰り広げている模様である。
>「2022年におけるASMLのEUV出荷台数は51台と予想され、このうちTSMCが22台、Samsung18台を確保している」
https://news.mynavi.jp/techplus/article/20211207-2219310/
装置の台数が競合に後れを取ってて本当に巻き返せるか？ 使ってた
EUVの台数があまり無かったから部分的に使用して
液浸と混合 >>567
ほころびが出始めた
ここから崩壊は早いぞ インテルベースの新型Mac Proが準備中のウワサ。Xeon Scalableプロセッサ搭載か
ttps://japanese.engadget.com/intel-based-new-macpro-xeon-scalable-103028085.html?1 草
結局Intel頼りか
ARMはモバイル向けが限界だよな >>566
RDNA3が次期NVのGPUよりかなり強力らしくZenの再来か？と俺の中でもっぱらの噂
とはいえ来年はGPU競争は面白い展開になりそう…ララビーの夢、見せてくれよな zen4が5月発表という噂
予定より早いからペーパーローンチになるかもしれんな 力関係は
Sapphire Rapids-HBM ＞ Milan-X ＞ Sapphire Rapids ＞ Milan
だろうと予想していたのでZen 4ペーパーローンチはmake sense たまにはIce Lake-SPのことも思い出して上げてください Gracemontのディープな解析
chipsandcheese.com/2021/12/21/gracemont-revenge-of-the-atom-cores/
キャッシュ周りの分析がエネルギー効率に特化していることがよく分かって面白いかなと
Intelが本気で実装したAtom
ハイブリッドによってCoreブランドに吸収された恩恵で、今後のAtomは光の当たる場所で順調に進化していけるように思われる
かつてのネットブックのように中核となるビジネスを阻害しかねないAtomはしばしば冷遇されてきたのだが
弱点の一つに挙げられているベクトル性能をPコアで補う路線は効率が悪いので、どうするのか気になるところ
例えばXeに投げるならもっとタイトに結合する必要がある そもそもそんな時期に5nm空いてるんかいな
まだA15もM1も5nmに居座ったままなのに >>578
最初の7nmのN7は非EUV
7nmのEUVプロセスはN7+という2番めのプロセス
N7とは設計ルールが非互換でコスト効率が悪いのでHuawei専用のような状態
同時期に出たのがN7改良のN7Pでこれも非EUVプロセス
Apple、Qualcmm、AMDなど多くの会社はこちらに移行
N7の設計互換でEUVを使うのがN6
これはメインストリーム向けでより低コストなチップにまで採用が進んでる >>581
移行までの繋ぎや、性能が劣っても多少の需要のために残すモデルだろ
TSMC 3nmのA16系でMac Proを移行したかったところを、遅延して5nmのM1 Max X4か4nmのM2 Max X4になってしまったのもある
M1 Maxが10コアでスカイレイクXeon 18コアと同等、GPUがVega IIや5700XTより速いから6700XT程度だとして、
M1ベースならXeon 18コアのクアッドCPU、
6700XTが4枚、
メモリが256GBで合計170Wくらいかな >>590
Mac proの属するHEDT〜下位ワークステーションは需要が少なく、
AMDですらTR PROがEPYCの1年半遅れ、TR無印は放棄状態、
intelもCore-Xブランドは廃止決定で、
両社ともサーバ向けのおまけ扱いが決定したセグメント。
Mac proも商品更新サイクルが遅い、売れない商品カテゴリになる。
それでいてCPUはクソデカで、Mac pro専用CPUは設計費回収や歩留まりを考えたら
コストに見合う投資になるか疑問のほうが多い。 古いSkylake Xeon 18c (Xeon W-2195)を比較対象に出すのがApple風というか、
M1 max
≒ Xeon W-2195
≒ Ryzen TR 1950
≒ i5-12600K
≒ i7-12700H（ノート用）
だからHEDTの新商品ににM1maxは使えない。
iphoneのエンドユーザ向けCPUの流用なせいか、
mac proに求められる数値演算だとx86系に比べ更に遅れる。
FireStormだけで20コアくらいないと説得力がない。
加えて、ワークステーション用ならPCIe5が64レーンとか
TB4が8ポートフルスピードで使える足回りも必要。
売れ線でない商品にどれだけコストをかけられるやら。 >>591
サーバーCPUとしては需要あるだろ
むしろシングルスレッドに特化した自作デスクトップ向けCPUの方がニッチだよ >>593
AppleがサーバCPUをいくつ生産するかって話だわな。
iCloudは自社鯖じゃなくてAやGなどサードパーティの鯖だと
セキュリティガイドに明記してあるから
サーバ用CPUを作っても自社消化はできない CPUなんか気にしない一般のマックユーザと違って
さすがに業務用でMac Pro使うような顧客は発狂するわ 「ワークステーション向けCPUは厳しい」じゃなくて
「Mac Pro向けCPUは厳しい」と言えばいいだけの話 例えばタブレットだって販売数減少しているセグメントだが
スマホや薄型ノートのチップを流用できるのでCPUの市場としては全くオワコンではない >>591
製造プロセスで2世代前のPPCにも消費電力では大差で負けていた(130nm G4が10W、90nm G5が13W、65nm Coreが31Wただし最大消費電力ではない)んだから、x86は消費電力を度外視して他を寄せ付けない性能を出すアーキテクチャなわけだから、
同じ消費電力に並ばれたら10nm系でもA14には勝てんだろ
外野が騒いだところで移行することは発表されてんだから、意味ないよ 間にXeonモデルの更新があることや、併売される可能性があることは移行の是非に全く関係ない >>598
apple siliconベースでその性能を出せるのは否定しないが、
競争力のあるコストで出せるかと言われると疑問。
M1maxは12genやZen4のミッドレンジ級だし複数製品で使い回せるが、
mac pro用は使い回す先がないからスケールメリットが出せない。
あと、Eコアが登場して以降、x86という命令セットが
それを志向してるとは思えなくなったんだよな。
例えばcinebench基準だとi7-1260P (iGPU込み28W)はM1 max (iGPU抜き30W)より高性能なのがほぼ確定。
i5-12600KをPL1=PL2=10Wまで絞って使った人の測定では
ベストの値はA15 (実測8.6W)より上、Snapdragon 8 Gen1 (実測11.1W)を遥かに上回ってた。
命令セットじゃなくてパイプライン段数とかトランジスタの選択が電力効率の律速では？
というのが今の自分の意見。 エネルギー効率・ワットパフォーマンスで5〜20倍も引き離されてる現状で、Appleに追い付ける訳ないだ >>602
いや、その電力効率でintel 12genはappleに追いつくか、下手すると追い越すって実測結果がぼちぼち出始めてるんだよ 初期が無制限だからベンチで300Wも喰うみたいに情報が出回ってるた゜毛なのにな PコアとEコア総動員して限界クロックで回した場合の話なのに それは凄いAppleのLGBT世界征服計画に破綻の兆しが出て来たわけだ、次は自動運転車とApple Watchだなｗ >>604
Pコア10個分の面積で16コアに勝とうとして
無理してクロック上げて自ら電力効率落としてるだけだが、
昨年頭はTGLが4コアまで、RKLが8コアまでとFabが遅れてて
それをクロックで誤魔化そうとして悪化してた訳で。
10 nmで200 sqmm超えが可能になり
MT性能をEコアで効率よく稼ぐようにしたので
無理してクロックを上げなくても良くなって状況が全く変わった
>>606
intelは割とガチで自動運転車でリードしてるんだよなあ>>366 Intelはあちこちで資金繰りに奔走してるから子会社の上場は資金調達の一環では >>608
それはそう
ただ売ればまとまった金になるレベルで強い、という話。 >>602
そういう設計なだけだろ
シングルスレッドの性能はなかなか伸びにくい貴重なもの
シングルスレッド性能50%伸ばすために消費電力数倍になっても構わないという人たちが存在する 10nmになって200mm2超えが可能になったとかいう謎理論…
22nmのXeon Phiでも720mm2
45nmのXeonでも684mm2とかあったわけだが >>611
10nmで「も」200 sqmm超えが可能になったという意味
直前のRocket lakeも270くらいあったのはみんな知ってる話よ >>600
例えばA15はCPUの2+4と16MBの共有キャッシュで15mm2程度だが
12600KはCPUの6+4と共有キャッシュ部分で70mm2程度
A15はマルチ処理時にPコア3.18GHz、Eコア2.016GHzで動作しているが
PL2=10Wの12600Kはマルチ処理では1GHz台まで落ちるだろう
電力効率や命令セットを考えるには単純に実装規模の違いが大きすぎる >>613
足回りもかなり違うだろうし、本来比較ができないのは承知
2P8EのU9とか1P4EのM5でやるのが妥当だろうけどね。
典型的な(何かのスコア)/ワットで示されるワッパは
対M1で悪いものでも1.5倍以内、
Snapdragon相手だと基本的に上回ると思う CortexはAppleよりもさらに規模の小さいコアだから
本来だったら1コア2Wあたりのスイートスポットで比較しないと意味ないと思う RajaがYouTuberの生配信に登場しいくつかの質問に答える
videocardz.com/newz/intels-raja-koduri-livestreams-from-arc-alchemist-based-pc
・ハードウェアだけではなくソフトウェアの開発にも力を入れている
将来の可能性としては、リモート環境のArcでゲームを実行してローカルへ画面を出力する機能とか
・現時点でArcはESではなくQSをパートナーへ配布している
・Arcの製品版は既にTSMCで生産中だが、十分な数ではないかもしれない
・Arcはマイナーではなくゲーマーをターゲットにしており、マイナーへは別のソリューションを用意している
・ArcのマルチGPU環境についてはアプリ独自の対応は不可能ではないが、
マルチGPUへは将来どこかの時点でハードウェア的に対応したいと考えている
（おそらくアプリケーションは透過的にその恩恵を受けられる） CUDAとかOptiXとかNVIDIAが強いのはハードウェアじゃなくてソフトウェアだからなぁ。対抗して頑張って欲しいね。
Linux使いとしてはほとほと面倒なNVIDIAのプロプライエタリドライバは嫌なんだよな、用途次第で他に選択肢無から使うけど、OSSドライバで頑張ってるIntelとAMDは応援したい。 >>544
なんでわざわざそんな書き込みするの？
常に日本バッシングしてないと死んじゃう病気の人？ そんな遠い安価飛ばしてる方がよっぽど病的
あととりあえずでもマルチダイGPUだせばマイナーは食いつくんじゃないかと思ったり ・Arcはマイナーではなくゲーマーをターゲットにしており、マイナーへは別のソリューションを用意している
NVIDIAみたいなロックかかってたりしてw Arc興味あるけどドライバとかヤバそうだから1世代目はスルーするつもりだけど2世代目はいつ頃来るんだろう マイコンやパワーデバイスは太くておっきいほうがええのよ >>621
一応毎年更新らしい
iGPU用としてはそうしてたし、最低でもmeteor lakeでiGPUもプロセス更新があるから多分一緒に変わる。 >>616
まあ、なんでもいいからインテルはさっさとモノをだせ
大風呂敷（机上の空論）を広げることだけは上手になったな >>619
まあ自分こそ正常な精神状態じゃなかったのは認める。
ちょっとむしゃくしゃしてたんだすまんね
でも数日前のレスに反応したことにそこまで言うのもちょっと神経質過ぎない？ >>625
まあすまんかった
こっちもちょっとむしゃくしゃしてた
そういえばintelはマイナー向けの制限とかかけないって言ってた気がする
確かwccfとかの噂だったから微妙な信頼性だけど 俺もすまん
ただ見ているだけで何もできなかった自分が情けない J( 'ー`)し かーちゃんがもっとしっかりしてれば……ごめんね、ごめんね TSMC N3の遅延でIntelがN4の使用を検討しているとのこと
www.digitimes.com.tw/tech/dt/n/shwnws.asp?cnlid=1&id=0000626288_NUW1R78T9W81X77WJ0GXK
おそらく>>8ではN3とされていたMeteor LakeのGPUがN4になるのではないかと予想
Meteor Lake：Intel4 + N5 + N4 （CPU + SoC + GPU）
Arrow Lake：Intel3 + N4 + N3
こうかな
どうもTSMCは完全にN3の立ち上げに失敗したようで
2024年までQualcomm、MediaTek、NVIDIAはN3世代のチップを出さないらしい
つまりIntelとApple以外はN3をスキップしてバグフィックス版のN3Eを待つという形のようだ
オングストローム世代に突入する直前の2023年に各社がほぼ横一線で並びそうな情勢となっている これは個人的な予想だがRapter Lakeのモバイル版はキャンセルされて
来年モバイル向けにMeteor Lakeが投入されるような気がする
今年の半ばにテープアウトしてIntel4の歩留まり問題も解決したという話で
それで製品が2023年というのはいくら何でも遅すぎだったので……
特にMeteor Lakeは一発でOSブートまでこぎつけるほどバグが少なかったらしいし
N3で製造するというGPUがスケジュールを縛っているんじゃないかと以前から思っていた
これをN4にバックポートするなら来年投入の可能性がかなり高くなってくる qualcommはalderにすら抜かれそうなのにmeteorに1年以上先行されるとPC市場は夢のまた夢だな
下手すると本丸のスマホ市場にも攻め込まれる勢い >>630
ないない
そんな妄想で長文かかなくていいから
>>631
Qは本気でPCの市場を獲ろうなんて思ってないだろ
>>629
> 横一線で並びそうな情勢
その中にIntelを含めてるの？
今まで立ち上げに失敗してんだからそう決めつけるのは時期尚早だな
来年の今頃にならなきゃ分からんよ >>629
記事を読んだら内容が全然違うじゃん
N3はスケジュール通りって書いてるし
立ち上げ失敗とかバグとかどこにも書いてない
N3は以前から言われてることだがプロセスがとても複雑で
デザインルールチェックの難度が非常に高いので
しばらくは4nm以上に留まるメーカーが多くキャパ拡大は緩やかに進む
それでも客は他社のGAAやEUVを保守的に見ているので巻き返しは難しい
いま主要チップメーカーがこぞってTSMC 3nmに発注をしていて
今後TSMCの3nmは多くの顧客を持つ長期で大規模なプロセスになる
SamsungとIntelは顧客獲得と莫大な投資コストの償却が難しくなりそう
って言ってる記事じゃん >>634
たとえば過去のこの辺の報道と内容をまとめて書いている（他にもあったがリンクを保存していなかったので、失礼）
seekingalpha.com/article/4451575-tsmc-confirms-3nm-delay
www.tomshardware.com/news/tsmc-first-n3-chips-in-q1-2023-n3e-node-incoming
TSMCのN3は明るい報道がほとんどなく、しかも最新のニュースほど躓きを鮮明にさせる記述が多い
>>629のdigitimesはマスプロダクションを23Q2としているが
これは過去に報道された中で最も遅いスケジュールで
どんどんTSMCの計画が後ろへ倒れこんでることがわかる >>634
主に自社IP生産を担うintelのファブに対し「顧客獲得が困難では？」みたいに結んでるし、
「順調でないという記事も出ているようだが問題ない」という論調なので
全体的に大本営発表みたいな臭いのする記事ではある。
この記事だけ見ても「順調でないという報道がある」
「GAAでsamsungに先行され遅れたのでは？とする声がある」という事実は分かるし、
本格量産の立ち上げは2022Q4までかかり、リスク生産に付き合う先行顧客のappleやintelを除くと
QualcommやnVidiaすらN3の生産品を売れるのは2024になる、
というのは読み取れるよ。 まあTSMCでもプロセス立ち上げにいきなり失敗してもおかしくないけどな
Intelはプロセスで常に一歩先だったけど14nmで7年くらい足踏み状態、Broadwell登場時にIntelが微細化にここまで遅れるとは誰も思ってなかったよ ・appleの当初計画では2022前半に3nm生産開始と噂されていたが、無理そうだ
・遅れているのは事実であり、TSMCは「遅らせた後の2022後半という期限は厳守したい」と意気込みを語った
・歩留まり・消費電力・速度・コストが当初期待レベルに至っておらず、
2022-23年の顧客には、これらのうちどれを捨てるか選んでもらって
「量産開始」とする（過去にこんな例は稀としている）
当初目標通りのスペックをN3Eとして、これは2023年以降生産、顧客の手に渡るのは2024年からか
という感じのことが書いてあり、
大本営発表的な修飾を除けば、普通に「当初目標性能をN3Eという名前に付け替え1年半延期。
当初目標の半年遅れで実質リスク生産状態のものを「量産開始」とラベルする」
ということと読み取ることができる >>636
よく読め
スケジュール通りN3が22年後半、
23年後半なのはプロセス拡張のN3Eの方だと書いてるだろ
N3の量産が専門家らが当初予想していた22年前半ではなく
22年後半になった理由はデザインチェックの難度のためであって
だから客のニーズに合わせた複数の選択肢（N4Xとか？）も用意した、って内容
これはスケジュールが発表される前の段階の話で新しいニュースじゃないよ >>641
良率（歩留まり）、效能（性能）與（and）成本表（コスト）が未達なので
これらのバランスを複数ポートフォリオを組んで顧客に選んでもらうことにした
（擬定多個備案同時進行中，以迎合客戶不同需求）、って書いてあるじゃん
普通に読めば順調ではないって読み取れる >>642
だからその文章の前に22年前半の大量生産から22年後半への遅延、と書いてあるじゃん 先前市場頻傳原預訂2022上半量?台積電3奈米製程(N3)因良率不如預期將出現延遲
事前予想に対する遅延の原因を書いてるのであって
スケジュール発表後はその通りに進行してるとしか書いてないよ >>643
その段落の最後にこう書いてるだろ
＞以迎合客戶不同需求，預計3奈米在2022年第4季才會真正進入量產階段，產能並不多。
N3は歩留まり・コスト・性能で目標未達なので、2022年暮れの「量産開始」時には
N3(Apple)やN3(intel)みたいに顧客ごとに「何を捨てるか」選んでもらうが、それでも生産量は多くはない、
つまり未完成でリスク生産同然なのをを量産と言い張ってるってこと。
ice lakeの頃のintel 10nmと似たようなもの……ではあるが、外部顧客である分もっと状況は悪いって感じだな 何を捨てるか、なんてどこにも書いてないじゃん
設計難度の高さから1年後のN3Eの他にも
顧客のニーズに応えるために複数のバックアッププランを用意
つまりN3を採用しない顧客のためにN4Xなどの選択肢を用意したって書いてるだけ デザインチェックの難度だから基本的に設計ツールの成熟如何だし
＞此外，各大晶片廠皆已下單台積電3奈米
また、主要なチップメーカーがこぞってTSMCの3nmを発注しています。
産みの苦しみで期待された22年前半より遅れて
A16あたりもN4になっちゃったけどN3の普及は時間の問題
むしろこれから大変なのはSamsungとIntelだぜ、って記事内容だよコレ >>647
問題点に性能、コスト、歩留まりが列挙されてるのを何故か無視し続けてるし、
その「結論」まで含めてひどい大本営発表臭のする記事じゃん
「除了自家産品外」顧客が付かない、だからintelは投資を回収できないだろうって、
自家産品がほとんどのintelに対する評論として完全に失当だし。 >>648
設計のPPACとDRCの問題は複雑化が進んだ先端プロセスではまず基本になる話だし
客からの発注がいま集まっているからこれから伸びていくという話も普通
インテルはますます巨額投資になるプロセス更新のサイクルを早めてるんだから
償却コストがどんどん重くなるのは避けて通れないことだし
これまでのプロセス更新の遅れは大規模投資の先送りでもあった訳だから
今後のファブの存亡はファウンドリ事業が左右すると指摘しても別に外れた論調じゃあない 毎回遅れそうだと言って結局予定通りのTSMC
毎回順調だと言って結局遅延するインテル > インテルはますます巨額投資になるプロセス更新のサイクルを早めてる
なんか最近のインテルを擁護する人間ってズレてんだよな
遅れに遅れてるのに「ますます」ってなんだよ
もっとまともな言い回しを使えって >>651
「ますます巨額投資になるプロセス更新」
ここで分節を切ってくれ >>649
ちなみに聞いておきたいんだけど、デザインルールチェックが難しいって原文のどこに書いてある？
それっぽい単語として「魔王關卡」ってあるが、
これは単に「超えるのが難しい関門」という意味でしかないし、
顧客が超える関門だと読める文はない。超えるのは文脈的にTSMC以外ではありえない。 某社の分析だと N5＜Intel4＜N4＜Intel3＜N3 の順番でスペックが厳しい（立ち上げが難しい）という話
さすがにIntel3より遅れるようだとAppleに逃げられる予感がする
そういう意味で23Q2にマスプロダクションというスケジュールはすでにデッドラインにかかっている >>650
細かい話をすれば少しずつ遅れての投入になってるはず
ただ現時点の信頼性でいえばtsmcが一番高い >>655
どこから23Q2って出てきたの？
DigitimesにはN3は発表通り22年Q4量産開始としか書いてないと思うんだけど？ 機械翻訳を使う時は英訳が基本
>>658
>In recent months, the market has frequently spread TSMC due to the yield rate is not as expected,
> many problems to be solved, although N3 can be mass-produced in the second half of 2022 as scheduled,
> but the scale of production capacity is very small, and the real amount is afraid to the second quarter of 2023,
> taking the initiative to give Samsung and Intel a great opportunity to accelerate overtaking.
一応補足しておくと23Q2は同年のiPhoneに間に合わせるためのデッドライン
これより1ヶ月でも遅れるならAppleはSamsungに逃げるだろう（ただしSamsungも遅れなければ）
なおIntelはアリゾナのFab52・Fab62が稼働する2024年まで大口の注文を受ける余裕はないので無関係
>Also because of the difficulty of 3 nano development, so that TSMC in the past 1 year rarely formulated multiple filings at the same time,
> in the cost, yield, power consumption and efficiency of the most appropriate, so that customers have different choices,
> it is expected that 3 nanometers in the 4th quarter of 2022 will really enter the mass production stage,
> the production capacity pulling up speed is slower than in the past, to 2022 mid-month production capacity can only reach 50,000 to 60,000 pieces.
"capacity can only reach 50,000 to 60,000 pieces"という桁が2つくらい足りてない記述で2022年にはN3の製品は一つも出てこないことが分かる
本来の計画は2020年のN5、2022年にN3を投入しTSMCが一世代分のリードを維持するというものだった DG3-BattlemageはNVIDIAの次世代エンスー向けの製品（RTX 4090 or 4080Ti？）をターゲットにしているらしい
タイルアーキへの移行、そして2023年初頭への前倒しの可能性が匿名の関係者から示唆された模様
wccftech.com/intel-enthusiast-gaming-graphics-cards-based-on-arc-battlemage-gpus-coming-in-mid-2023-will-tackle-high-end-nvidia-lovelace-amd-rdna-3-gpus/
cdn.wccftech.com/wp-content/uploads/2021/12/Intel-DG3-GPU-ARC-Alchemist-Graphics-Card-Rumors.png
確度が高いところだけ読んだ感じでは2年前のPonte Vecchio並にハイスペックな仕様を策定しているということかな
まあ極論すればタイルアーキはベースタイルのスケーラビリティさえ確保しておけば、
あとは性能で勝つまで横に広げるという後出しジャンケンができるので…… TSMC: 「3nm(N3)は5nm(N5)より密度が70%高い」
→ 290 MTr/sqmm (推定)
intel「10 nmは約100 Mtr/sqmmで、7 nmは200〜250 MTr/sqmm」
→ 237 MTr/sqmm (wikichip推定)
→ 10nm(intel7)はN7相当、7nm(intel4)はN5とN3の中間程度
サムスン「3nmGAAは7nmFinFETより45%面積を削減する」
→ ss7nm(95 MTr/sqmm)に比べ密度80%増
→ 171 MTr/sqmm (推定) ＝ N5相当 >>661
TSMCは1メジャー世代ごとに生産施設が全部完成した段階で150kwpmとか200kwpmとかの生産能力なので、初期に50-60kwpmに留まってもそんなものでは。原文の「
片」がwpmではなく例えば3ヶ月の生産能力だったりしたらあれだけど AMDはなぜエントリ〜メインストリームのラインナップがあんなに薄いのか？を話してたんだが、
1. VermeerはIOダイがクソデカ(125sqmm)
2. Cezanneはアンコア部がクソデカ(6割以上)
この結果コア数を減らしてもコストメリットが薄い
3. この数年ウェハ不足がずっと続いていて、クソデカIOのコストが相対的に重い
IOの設計が雑な代償をウェハ不足で支払わざるを得なくなったのでは、という議論になった 残念ながらソース元はフェイクニュースだ
Zen3が5nmとか書いてた
それ以降も当たった試しがない >>661
それ読むと量産は22年後半に間に合うと書いてて
3nmの開発が難しいためにこれまでより規模拡大が緩やかになる、だから
供給側の問題ではなくむしろ初期需要が多くないだろう、って言ってる
至2022年中月産能僅能達到5~6萬片
2022年中に月産能力5〜6万ウェハまで到達ということは
100mm2チップ3000万個くらいで桁が２つも多かったらむしろ多すぎ
量産スケジュールがN4の一年後なんだから初製品も翌年の初頭は既定路線だろ >>663
TSMC N3は〜230MTr/sqmmくらいではないか
www.tomshardware.com/news/apple-m1-vs-apple-m14-floorplans
>>664
中国語わからないマンだがこれは原文みたほうがよかったパターンだった
2022年中は最大で50-60kpmだね、ごめんなさい なぜかコピペミスってた
>>663続き
たぶん同じ記事を見ていると思うのだが
www.eetimes.com/samsung-foundry-promises-gate-all-around-in-22/
5nmから密度が1.5倍とも書いてあるので 171〜195MTr/sqmm くらい
TSMC N5なA14とM1が133MTr/sqmmだったので
N4を間に挟んでもSamsung 3nmはアップグレードパス足り得る 先端プロセスではロジック密度が高まってるがSRAM密度の向上が減速してる
N5の発表ではN7比でロジック密度が1.8倍、SRAM密度が1.3倍、
Apple実装チップでは1.5倍のトランジスタ密度
SRAMの停滞はインテルも同じことで
例えば10nmは14nm比でロジック密度の2.8倍に対してSRAM密度は1.6倍
実チップのトランジスタ密度が2.8倍になるわけではない ちなみにN5ではHuaweiの実装の方がAppleよりも8％密度が高いらしい
https://eetimes.itmedia.co.jp/ee/articles/2101/29/news039_3.html
Huaweiが潰されなければN3も真っ先に使いこなしたかもしれない >>669
ありがとう。トランジスタの選択などにもよって変わり得るか。
intel4の商用生産が2022暮〜2023前半になると
実はintelが業界最先端プロセスになる可能性もあるのか EUV露光機の改良版が出るまではこの先の
微細化は進まない気がする。 >>673
だからGAAとか垂直ゲートで密度上げようって動きなんじゃないる >>672
単に追いつくだけやろ
散々、遅延してたからな。本当に追いつけるかはそのときにならないと分からんよ Meteor lakeが早回しになるかどうかの話、
あれってPonte Vecchioで使った後工程設備の使いまわしだろうから
Auroraが納品されるより早くなることはない気がするがどうだろうか Auroraの納入は2カ月前から始まっている
年内に納入の第1段階が終わるとSC21で発表があった（全部で何段階か知らんけどｗ）
2エクサ行くかはさておき、来年6月のTop500で1エクサ超えは見られるんじゃない インドからIntelへファブ新設のオファーがあったらしい
www.tomshardware.com/news/india-incentives-chip-fabs-intel-gelsinger
現時点では、CHIPS Act.が議会を通過するならば、オレゴンの新ファブはほぼ確定と思われる
EUのプランが消えるか、それともEUとインドの両方に投資することになるのだろうか
ちなみにIntelは先日マレーシアへ71億ドルの投資を発表している
こちらは先端プロセスの話題でないからあまり注目を集めなかったようだが
www.oregonlive.com/silicon-forest/2021/12/intel-details-71-billion-in-malaysia-chipmaking-expansion.html Intel史上最も驚異的なマシン「EUVシステム」の裏側を追ったムービーが公開中
ttps://gigazine.net/news/20211229-intel-euv-most-precise-complex-machine/ >>679
何でこんな複雑高精度なものが作れるんだろう
そりゃあ、ニコンキャノンみたいな全部品自前で用意するやり方じゃいくら時間があっても無理だよなと思った >>679
普通の半導体工場と変わらず特別なものは何にもないね HWiNFO 7.16 にてGranite Rapidsのサポートが追加された
tom'sはIntelがGranite Rapidsのサンプルを出荷し始めた可能性を指摘している
www.tomshardware.com/news/support-added-for-amds-ramp-and-am5-socket-intels-xmp-30-granite-rapids
正直Granite Rapidsは2023年に間に合わないと思っていたのだが普通に間に合ってしまう予感 今年はゲルシンガー体制下で様々な事柄が加速し始めた1年だった
来年はこのトレンドが継続し、より著明な変化が見られるものと期待する Granite RapidsはIntel4プロセスか
予定通り出るということならIntel4をファウンドリとして受注することはあるんだろうか AMDの強みはintelのもたつきで製造プロセスで優位に立ってたのとIFOPでのMCM化の技術だが、
TSMC N5よりintel4のほうが性能がよく、IFOPよりEMIBやFoverosのほうが効率がよいので、
Granite rapidsが早めに出ると強みが両方とも奪われる感じになるわな AMD「つまりIntelのFabでRyzen作ればええな」 Intelのファウンドリが本格化すればそういう選択肢もあるだろうな 2022年 EPYC Genoa
2023年 Granite rapids
2024年 EPYC Turin
１年毎になりそう >>688
どの陣営が優勢か短所と長所が多すぎてすぐ答えは出せないぜ
わかり切ってるのは今の路線は
Intelは超量産と微細化を急ぎつつ、GPUにおいては mcmを目指すプロセスルールの量産を進める。ARCはmcmに向けた量産とAPU向けやarmにも向けるローエンドモデルの両方の量産品である
ハイエンドはmcmで2-8チップ構成を目指し、ローエンドは激安ノートなのにゲーミング、激安CPUとセットのNUC、あるいは激安armとセットでBOX armpc、armノート、arm gpu付きタブレットとか目指す
nvidiaはIntelに送れまいと5nmを急ぐ鯖顧客には一番合致してるので、5nmさえ実用化すれば mcmはあとからいける．遅くとも23年初までには
AMDは微細化ライン投資の金がない分一番遅れてる。但し方々のテクノロジーはローエンドやAPUでは最強系のアビリティなので、arm APUやローエンドCPUに rdna2やキャッシュを応用すれば強いか？
理屈ではその後mcmもストレートでいけるらしい
一見似た路線だが、達成度、商法、．アプローチが異なる 確かなのは現状AMD、Intel、nvidiaの三社のgpu路線は
ハイエンドは鯖用のmcm gpuに向ける。mcmタイプの2-8コアの製品は基本2000-9999ドルを目指しTDPは500-3000w級を目指す
このハイエンドはAI用途とかで必須なツールかつゲーミングgpuの20倍の単価、売上数は2倍になる巨大な市場だ
一般向けの300-1000ドル級gpuはおまけであまり注力しない
ローエンドかつgtx1080、gtx1660同級でtdpを35-50wに抑えたgpuは量産する。それクラスの製品は
tdp8wでmx450
tdp15wで1650
25wで1660
35wでgtx1660ti
50wでrtx2060s級
75wでrtx2070級
の馬力を出せる製品でありながら4-6GBなら原価は100ドル級に抑えられ、需要は従来d gpu市場が1000万枚未満なのに対し
ゲーミングノート需要で200万枚
BOX pcとして50-200万枚
arm BOXが実用化すれば200-300万枚
armノートが実用化すれば500万台
armタブレットなら1000万代以上
とローコスとでこの市場も従来ゲーミング市場より巨大
そしてrtx2050/Intel ARC/rx6500は技術ではなく量産需要がデカくなればm1APUのようなメモリオンボが可能であり、メモリオンボ化すれば原価60-80ドルの卸価格99ドルでいける
armや256GB SSDもセットで一本のマシンにするとなってもやろうと思えば原価129-159ドルでそんなキットは実用化できる
やれば原価激安でm1を超えるAPUシステムをマザーSSD込みで150ドルの範囲で、OSなしで299ドル BOXとかノートタイプで449-499ドルとかも．実現できる
だから各社はこの市場の大きいハイエンドとローエンドを主戦場で狙う 勝手に10000ドル制限を設定するな
そのあたりは天井ないよ AMDはデュアルチップのMAXXを復活すればまだまだ行ける。 Zen世代でもASUSと変態以外は特に問題起こしてない件
Aで始まるメーカー避けときゃなんとかなるなる RAGE Fury まっくすくす懐かしいな。
あれは見事にこけたグラボだった。 >>699
AMDはUSB問題を全メーカーのマザーボードが不具合ありとした、反AMD企業だからな
Intelの下請けの可能性もある ただでさえいろんな半導体製品がTSMCに集中してるのに、ArcがIntel 7じゃなくてTSMC N6で作られるなんて、TSMCの製造ラインを圧迫しそうで心配
Arcを自社製造すると工場のキャパシティが足りないんだろうか？ TSMCの心配ならAMDがGFに発注すれば解決するよ どこの仕事を受けるかは受ける側の選択
だからIntelが割を食うシナリオもあり得る。 >>701
Ponte Vecchi用含めてもともとTSMCで作ってたからでしょ TSMCの製造ライン獲れば
その分他社の供給量減らせるからな
Arcがコケてもタダではコケない
Intel 7使ってたらこうはいかない raptorlakeがTSMCの3nmはおかしいと思う
raptorじゃなくてmetoerだろう >>707
RaptorはIntel7
MeteorはIntel4
TSMCは上の人も言ってるがGPUとかIOダイで
CPUのダイは自社、プロセスが転けそうなもしもの時のためにTSMCでも製造できる設計にしてて
うまく行ったら他社のライン押さえをしつつGPUの性能アップってやり方 MeteorのGPU tileがN3の予定なのか
遅延の話が気になるけど試作は計画通り始まってんのね 歩留まり悪そうな初年度N3を使いこなすとなるとFoveros用のiGPUタイルが最適解になるのはまあ PCテクノロジートレンド 2022 - CPU編
https://news.mynavi.jp/article/20220102-2242109/
大原はRaptor3nm説を信じたみたいだな 近年の大原ってIntel関係の記事になると普段にもましてデタラメになるけど
これってやっぱり仕事もらえなくなったからなんだろうか ＞ 要するにCore i3以下だ……ダイサイズは仮にIntel 7を使ったままでも160平方mm程度に収まるだろうし、
＞ これをN5に移行するとエリアサイズ45%減だから100平方mmを切って90平方mm前後になる。
すでにH0ステッピングは160sqmmだってのが
画像つきで報じられてるし、
明らかにintel7で作られてるんだが、
何を血迷ったらこんなものが書けるのか。 > Intelのプロセスに関しては昨年のこちらの記事で説明した以上の話は特になく
昨年のこちらの記事 = Intel Accelerated の記事、なのだが
同イベントでIntelが公開したファクトシートからの引用がこれ
>> Intel 4 will be ready for production in the second half of 2022 for products shipping in 2023,
>> including Meteor Lake for client and Granite Rapids for the data center.
そりゃファクトシートも読まずに妄想で記事書くようなライターは干されますわ
> その次はIntel 4である。
> これは同社初のEUV露光を利用したプロセスであり、2023年前半に量産開始とされている。
> ただ2023年前半に量産開始、ということは製品が出てくるのは早くて2023年第2四半期末、
> 実際には2023年第3四半期中か第4四半期初めというあたりではないかと思われる。 これからraptor3nm説が大原をソースとして大量にバラまかれるのか https://pc.watch.impress.co.jp/docs/column/ubiq/1300021.html
>台湾の半導体系調査会社「TrendForce」は1月13日に公開したプレスリリースのなかで、Intelが今年の後半から大量出荷版となるCore i3の製造をTSMCの5nmで製造し、ハイエンド製品は2022年の後半にTSMCの3nmで製造を開始すると決定したと報じている。
>TrendForceは台湾の半導体産業に強い繋がりがあり、そのTrendForceが確定情報としてそう報じていることは、TSMCにかなり近い筋からの情報と考えることができるので、おそらくこれが最終決定なのだろう
i3を5nmの話どっかで聞いた事あると思ったら1年前のTrendForceのやつか >>704
そのネタのソースはフェイクニュースサイトだから
信頼性のあるサイトは破談した事になってる
TSMCは全額先払いを求めてる
Intelは使うか使わないか微妙な駆け引きで生産枠だけ先に確保しとこうと保険的な側面
その為に保険金にそんな大金を払えるかよってなった
そしてIntelへのN3提供時期は早くても2024年以降だ
そもそも今年N6使う予定なのにいきなり他者を差し置いて今年N3行けるわけが無い >>702
GFは14nmまでしか作れないから無理 でもこのタイミングにこの記事出せる胆力は凄いな
下手したら3日後のCESでIntelに論破される可能性あるのにな
せめてもう少しだけ寝かせればいいのに・・・ しかしながら、最先端プロセスはApple1社しか手を出してなかった以上
Apple並かそれ以上にカネだしゃいけるってことでもあるだろう
他の所はみんな示し合わすように露骨にお下がり狙いだからIntelも1年で明け渡すならそれはそれで良い リーカーのMoorslawisdedがOcean coveをキャンセルしてRedwood coveにしたのは
intelでもTSMCでも行けるよう互換性を高めるためだ、と1年前に言ってて、
ある時期まで外注は相当まじめに考えてたらしいのは確か
ただどうも1年前の今頃に急激に進展があったらしくて
10nmの歩留まりが改善し、7nmにも目処がついたらしい、
という状況の変化は見て取れる >>723
あーごめんそっちじゃなくて今日の大原の記事ね >>723
>>712
PCテクノロジートレンド 2022 - CPU編
2022/01/02 09:01
著者：大原雄介 最近の記事だから信用性は少しある林檎と同程度はまあ無理だろう
ただ3nm使えたとしても早くて2023年後半以降CPUは無理小さなローエンドGPUくらいなら
あと大原先生intelAMDの妄想や外ればかりの予想事書いてるねうーん・・・ TSMCの3nmはMeteorのGPU説もあるしな
RaptorがデマでもMeteorGPUが本当だったら結局今年後半に3nm使う事になるよね え、結局TSMCへの前払いは予想外の大金すぎて払わなかったの？ >>721
確信があるから発表前に書いたんじゃ？
私はIntel7のままと思うけど >>731
とはいえH0の実物らしきものの写真が出回ってて間違ってることが証明済みなのに……という >>721
元麻布のIntel64bit記事を思い出した
後藤との差が決定的になった日 Meteorは5nmだろ
Nvidiaみたいに前払いが必要だし CNETのintel工場見学の記事でmeteor lakeのテストチップ（エンジニアリングサンプルより前のタイルごとの動作チェック用）の写真がすでに出てる MeteorはCPU(intel4) GPU(TSMC3nm) IO(TSMC5nm)という情報があったね IOはSamsungにして3社合体の方がロマンあるな N3でGPUは歩留まり心配
Intel 4よりネックな気がする EMIB + Magnetic Inductorの製造プロセスの特許
www.freepatentsonline.com/11205626.html
>>26から、ADL-Pで実装されIntelのFIVRは第3世代へ突入する可能性があると思われるのだが
残念ながら特許の内容からはIce Lakeの実装と比較してどれくらい有利になるのかは読み取れない
まあEMIBだけでの性能向上分が大きいのでモチベーションは高そうであるが
Magnetic Inductorを採用したIce Lakeの第2世代のFIVR
第1世代のHaswellは空芯だった
www.anandtech.com/show/14514/examining-intels-ice-lake-microarchitecture-and-sunny-cove/6
images.anandtech.com/doci/14514/FIVR.png 冬休みでキッズが多いんだな
TSMCに委託するのはIris Xe2だろ
RaptorはやっぱキャンセルでMeteorが前倒しになるってのはどうかね
この時期にリークが流れてこないんだからRaptorを挟むんじゃないの 取り敢えずAlderが上手くいったので、Alder、Raptor、Meteorどれに買い替えても良さそうだな
あとはDDR5とGPUの供給次第
GPUは供給改善の目処あんの? もうずっと市場ぶっ壊れたみたいな状況なんだけど 調べたら、仮想通貨界隈によるGPU業界狂乱は早ければ今年中にも終息していくみたい
イーサリアム(ETH)の今度はどうなる？マイニングの終了とPoSへの完全移行 - CoinChoice（コインチョイス）
https://coinchoice.net/ethereum-future-mining-will-be-removed-to-switch-pos/ 3月10-11日にIntel Visionという独自イベントを開催するのか
つまりIDF Springの復活？
今年のCESはモバイルにおける勝利宣言で例年より華々しかったが
Sapphire RapidsとPonte VecchioがIntel Visionでこれに続く感じかね Celeron/PentiumのUモデルは1P4E/6Tか
積層と平面の違いがあるとはいえ、Lakefieldはこれをi5/i3として売ろうとしてたんだよな… >>749
lakefieldの後継(5Wで1P4E)のi3も元々の計画には入ってた
やるかどうかは知らんが meteorのモバイル限定早出し説、
あれintel4とintel7の製造能力考えるとあり得るかもしれんね。 デスクトップ向けAlderは、i5の無印モデル以下全てでEコアを積まなかったのに、モバイル向けは例外なく全モデルにEコア積んでるのは何故？ デスクトップは
電力がある程度以下であれば
それより下げる必要はないから >>753
Eコアは基本的に電力制限が厳しく全コア動作時にクロックが下がるようなケースを念頭に設計されていると思われる >>758
Eコアは高効率コア
変な言い換え(劣化コピー)をしなくていい >>748
例の噂サイトが仄めかしている通りsapphire rapidsが2〜3か月遅れるらしい、あとintelがsapphire rapids
事に静かになってしまって居るのもそれを示唆している。問題は発売時に百花繚乱の様にsapphire rapidsが発売
されるのでなく言い訳をするようにちびりちびりの製品出荷になってしまう可能性があることだ。 >>747
イーサ掘り去年も言われてたが結局ディフィカルティボムにかかったところで伸ばして延命されまくりなので
あまり信用のおけないところだ B660みてたら PCI-Express5.0に対応してるマザーほとんどないな
それであの価格か
旧正月明けに下がるのか？ ノートPCには向いてるのか？
もっさりだったらやだな デスクトップRTX3060/12GBが100の性能ならモバイル3060は130wで同等の性能なら理論値で3050TI/6GBは同性能
モバイル3060は100wなら理論値2060と同性能ならば理論値でデスクトップ3050/8GBは同性能
モバイル3050TIは95wならば3060/80wとrx6600/80w同性能ならばデスクトップ6500xtと同性能ならばarcモバイル75wと同性能
6800u APUは28wでCPU込みでgpuのみ25wのGTX1650MAXQとほぼ同性能でモバイル3050TI/90wのおよそ50%の性能
性能ラインではモバイル3050TI/3060、デスクトップ3050/2060、モバイルrx6600、モバイルIntel arcの性能は近似値であり、クロックを合わせれば性能誤差は25%以内である
つまり６８００Uのみ劣るがそれ以外はスコア近似
デスクトップなら3050/8GBか6500xt、laptopなら3050TI/3060/6600/arcを買っておけばほぼ同等の性能ラインで損しない >>761
E-CoreはP-Coreに対して25%のサイズで60%の性能
同じサイズで比較するとE-core 4個=P-Core 1個なので60%x4=240%で性能も高い イーサリアムがマイニング要らなくなるなんて5年くらい前からそんなこと聞いてる Appleシリコンの開発責任者のJeff Wilcox氏がAppleを退社し、Intelに出戻り
https://taisy0.com/2022/01/07/150484.html
AppleでAppleシリコンの設計・開発の責任者を務めていたJeff Wilcox氏が、同社を退社し、Intelに再入社したことが分かりました。
同氏は2013年にIntelからAppleに転職しており、今回の転職でIntelにまた戻ったことになります。
同氏は今月よりIntelで働いており、フェロー・デザインエンジニアリンググループ最高技術責任者の役職で、クライアント向けSoC（System-on-a-chip）の開発を担当するとのこと。 >>774
起動時にコア固定の処理があるからじゃ？ >>775
こういう人の報酬ってどんなもんなんだろう >>760
まさかGenoa(Zen4EPYC)より遅れたりして
そんなことになったら発売即旧式化 >>775
現在AppleのCPUアーキテクチャの進化は停滞中で
NUVIA創業CPUアーキテクト何たら三世がApple在籍中に
「俺がCPU作らなきゃAppleは無理」って勧誘メールを送っていたとかで
Appleが訴訟を起こしたが今のところ氏の言い分は間違ってなかった感じ
ただAppleは三世退社直後にArmのリードアーキテクトを獲得
NUVIA製CPU搭載チップが今年サンプリングと発表されたので
逆にNUVIA迎撃の新Appleコアもそろそろ形になる頃合いということになりそう Appleからintelに出戻った人は、ゴリゴリのアーキテクトというよりはSoCの総合バランスを取るマネージャーさんって印象の経歴やね 続・Intel CES 2022 Update - Core i9-12900KSの正体、Alder Lakeの製造プロセス、Arcの追補
https://news.mynavi.jp/article/20220107-2245114/
大原先生、Intel関係者に質問できる立場の人なのに何で大外れな予想記事書くのかな？ 突拍子もないことを書いて注目を集めページビューを稼ぎ、更に訂正記事でも稼ぐ戦略とか？ｗ
前に住居の電力事情でレビュー記事のためのベンチもおぼつかないとか書いてたけど、もっと頑張らないと。 起動に必要なナニかがPコアにしかつながってないんじゃないの？ RaptorはAVX512を入れるにもEコアに手を入れる必要があるのでお流れっぽいが、
ただRaptor coveはこの世代の暫定措置でAVX512の回路を丸ごと省く可能性が出てきたような。
追加するEコアの分の面積をどこから捻出するか考えたとき、一番手っ取り早い気がする。 >>786
大きくするだけだと思うよ
もうIntel7の歩留まりは問題ないから低価格向けも出してるんだろうし
一年たつからさらに歩留まり良さそうだし RaptorはAlderに比べEコア増量とPコアはキャッシュなどの改良で3〜10％IPC向上だけでしょ
おそらくZEN4に負ける、恩恵あるのは無印i5
あとはPCI-E5がSSD対応するくらいかな
チップセットもZ790H770B760発売されるが600系と大して変わってなさそう >>771
絶対値が低いのは無視？
そんなに効率良いならPコアいらねーじゃん
バカなの？ 消費電力高すぎるついに3桁行ったかw
i9-12980HKはさらに消費電力が3割増とかかな？ >>780
次のM2は4nmなので新コア投入のタイミングではないのでは
普通に考えれば新コアは3nmでしょ >>793
それ無制限で全コア総動員してぶん回した場合の話
実際は普通に使う分にはEコアの効果でエコなのだ デスクトップ向けでCPU使用率が低いときに（Ryzenより）消費電力が少なかったのがモバイルでどれだけ効くかだな。
電池持ちがいいと言われるM1maxもACアダプタ読みで最大90Wくらい消費できるし、
電池は60Wh程度だったはずだから全力で回すと2時間保たん
一般的な電池持ちはCPU使用率50%以下の時の効率が物を言い、
M1系はそこが強い一方、11th genもRyzen5000以前ももそこが弱かった
Eコア効果で電池持ちでもM1に迫れるか、お手並み拝見 あとバッテリー駆動時は電源プランがかわるから性能も消費電力も変わるんじゃないかな。
少なくともWindowsの電源プランの詳細設定（要regedit）からは最大周波数を起動中に動的に変更できる あと、intel7とTSMC N7の特性差？もある。
intel7は10nmSuperFinの頃から電力入れるだけ性能が伸びる＝OCされがちだったが、
N7は低電力でもそこそこ性能が出るが、電力投入を増やしても性能が伸びない。
なので15Wの5800Uと45Wの5800Hの性能があまり変わらない
Cezanne-Hに100W突っ込んでもAlderほどの性能は出ないし、それ以前に焼けると思う
それだけに6000番台の性能が見たいけどねを ( ﾟ∀ﾟ)ｱﾊﾊ八八ﾉヽﾉヽﾉヽﾉ ＼ / ＼/ ＼ 昔は性能性能いってたのに今更エコとか
三流漫才かよ。 ゲーマー目線で見るとIntelのコアの巨大化やシングルスレッド強化は大歓迎なのだが
サーバー向けとしてはどうなんだろうか
個人向けPCと違って並列化されてるのが大前衛なのでヘテロジニアスの旨味は無い
全部Pコアだと消費電力悪過ぎ
全部Eコアだと性能低すぎ
みたいなことにならないか？ サーバーでシェア失ったら本当にIntel終わってしまうからなんとか踏ん張って欲しい
最低でもジムケラーのロイヤルコアまでは生き残って欲しいんだけど
近年のヘテロジニアス路線はサーバーよりも個人PCの方を狙い過ぎてる気がする intelほどの供給力があるメーカーなんて他にないんだから性能ボロ負けしようが余裕でもつだろ
この先10年くらいEPYCに対抗できるのが出せなければわからないけど
最近のintelは個人向けばっかり狙ってる感があるのは同意 サーバーハイエンド以外はAMDボロ負けフェーズに入ったから安泰だよ。今後もGF製じゃ勝負にならない 今でも赤字でなく儲けてるからあと5年は余裕で耐えられる
鯖シャアは落ちていく一方だが 打ち間違えたシャアでなくシェアだｗ
Meteorのようなtile方式でようやく追いつくくらいか >>808
認めたくないものだな。自分自身の若さ故の打ち間違いというものを >>802
クラウドフレアがノーサンキュー！（AA略）って断ったじゃん
>>803
個人っていうか法人のモバイル分野ね >>799
電力入れるだけで性能伸びる？
電力入れて性能伸びなかったから、Ice Lakeをわざわざ14nmにバックポートしたRocke Lakeちゃんが生まれたんだけど？ AMDは個人向けで一番数が出る安価なノートの弾がないからシェアは取り切れない 既に俺らはAMDボコボコにしてるからな
新しいライバルがほしい >>813
そら上限はあるだろうが、
intel 14nmやN7はあまり伸びしろがないが
intel7は異常な伸びしろがある、って感じだなあり マジでボコしてる時は名前すら出てこない（ブルドーザー時代とか） >>818
AppleはTSMC N3がないとヤバイが
intelはN3とほぼ同性能のintel4が
先にデビューするかもしれないって状況だし
iGPU部分だけなら小さいから歩留まり確保できそうって程度で
Appleとは置かれてる状況が全然違うんだよなあ。
札束戦争でより大きなダメージを受けるのはAppleの方 >intelはN3とほぼ同性能のintel4が
>先にデビューするかもしれないって状況だし
こんな仮定ぜってぇ信じない >>821
intel7はN5の55%の密度だが、
intel4はN3の80〜95%の密度になる（両者の公式発表による）
intel4は昨年11月製造のテストチップで目標性能を達成しwindowsが一発起動
2022年後半生産開始、2023年発売とアナウンス済みで変更なし
N3は遅れ報道がさんざん出てて目標性能に達せず顧客に代替プラン提示中
2022年暮れに生産開始、真に量産が効くN3Eは2023年暮れの生産開始と報道
記事を信じる限りintel4の方が早い このまま行くとMeteor lake発売時点でintelがAppleとAMDに対し頭一つ抜けて強いって状況になる Raptor Lakeを2022年末投入予定 インテル CPUロードマップ
ttps://ascii.jp/elem/000/004/079/4079869/ プロセス以前にPhenomやBullでは設計が
アレだったが、Zen世代では改善されて、
Zen3からは11世代コアが追いかける展開
になったからな。Alderでやっと追い越し
たけどX3DとZen4でそれも危うい。 >>824
2022年末が確かなら、Alder買った人は
貧乏くじ引いたわけだな。 >>826
貧乏くじも何も、アルダーが出る前から今年の年末に出るって情報は一杯あったじゃん
さらに次のメテオの情報もあるんだからラプターはロケットみたいになるかもしれないし
アルダーに関してはスカイレイク以前からの買い替えならちょうどいいと思うけどね アルダーが予想以上に優秀だったから消えたけど、ラプターがすぐ出るって元から言われてたし Rapter Lakeは秋には出さないと売り出す期間がない
7月でもギリギリなぐらいだ Raptorとか以前にそもそも1年周期で新CPUは投入されているし
半年・1年待てば良かったなんて言ってたら何も買えないけどな・・・
Raptor後の微細化+タイル化のメテオレイクが出たら一気に陳腐化すると思うぞ？
でもその後のアローレイクの方が性能良いぞ？
・・・キリがない
RaptorについてはZen4より早く発売できるかで評判が上下しそう alder 半年でマルチ性能が平均30%up
raptor 1年でマルチ性能が平均30%up
meteor 半年でマルチ性能が平均30%up
arrow 1年でマルチ性能が平均30%up
とかいう頭おかしい計画だからなあ。
1年10%upの時代から見ると隔世の感がある >>822
実際にはIntelがプロセス内容の詳細を語ったのはオリジナル10nmが最後
intel7以降はファウンドリに合わせて数字を付けたとしか説明してない
インテルがintel4でTSMCに追いつけると説明したことも一度も無い N3EにはTSMC恒例の年次更新という以上の情報は出てない
N3はキャパが今年中に5〜6万ウェハという報道で
iPhoneが見送りの時点でむしろ設備過剰の方が問題になり得る規模
既に初期生産が開始と去年Digitimesが報道(≒テープアウト済み) インテルは14nmのBroadwellまでは毎回チップのトランジスタ数を発表していた
ところがSkylake以降は非公開になっている
AMDはCPUチップのトランジスタ数を公開し続けている
インテルが製品のトランジスタ数を公開しなくなった状態で
消費者がトランジスタ密度を語るのは滑稽 >>839
OK
とはいえ、IEDM等で発表してるから推測もできるわけだし、
EUV世代からファウンドリを拡充するのは公言してわけで、
数字が現実離れしてるとも思えんけど。
実はトランジスタ密度が低かったですとなると、
少ないトランジスタ数で大規模な演算回路を作って
alderでAMDやAppleと互角以上の性能を叩き出してることになるから
もしそうだったらびっくりだけどな。 あくまでインテルは他社の数字に合わせた、と言ってる訳で
むしろ他社よりずっと高密度になると考える方が現実的じゃないと思う
チップ性能は普通に高速なトランジスタを使いつつ規模を増やすことで上がる
そもそもプロセスの高クロック域だとRocketとAlderでも電力性能に大差は付かない
高速なトランジスタを選択し、コア数を増やせば性能は上がるが
回路の静電容量が下がりにくくなるので省電力化の方で苦労することになる
それでヘテロコア設計が尚更有効になってくる >>838
N6は省電力以外はイマイチか
ryzen6000はモバイルしか出ない理由がわかったわ そもそもウェハ作るだけならIBMの方がどこよりも先行してるわ
量産出来るかが問題、インテルの場合謎に5GHz縛りしてるし IBMはファブをGFにぶん投げてから開発するだけで使ってみませんかと各ファウンダリに押し込む立場だからなw
以前はGFあたりが採用してたが、現状で生きてるインテルやサムスンやTSMCが採用するか、分からない >>847
GFが上場したので破談
AMDの製造部門なんてインテルの方から蹴った IBMは特許取ってビジネスするのが目的
実用化はGFやSamsungに丸投げ >>831
Eコアを積みまくればそんくらいは達成できそう
消費電力が凄いことになりそうだけど intel arcの英語ページからQ1表記消されたんか ラジャなしのRDNA2でゲーム性能だけは復活してるとこ見るとラジャ無能なんじゃ 少数コアの高回転より、多数のコアを低回転させるほうが
電力効率は良くなる。
この方向性のために、今後はダイ面積の小さい省機能省電力コアを大量に積む時代になるんだろう サーバ向けはいつなるんだよ
デスクトップ向けだけ先行して進めてるけど >>854
sapphire rapidsはPコアのみ、かつEMIBでチップレット化というだいぶ違う構造になる 今回はPCI4やらDDR5やら新技術盛ったので、暫く様子見だろう
ハッカーに金撒いて脆弱性検証でもしてるんじゃやないのか
サーバーは常時回しっぱなので、Eコアは要らんよな でも、現状Pコアはデカすぎだよね。EMIBも接続のために結構なダイ面積食ってるし。
プロセス等で優位ならそれでも何とかなるけど、そうじゃないとコア数や電力で優位になれない。 サーバーの方が処理の並列性が高くてEコアの重要度が高いと思うんだが。 サーバはPコアオンリーで力押しがベストに
決まってんだろ馬鹿かよ。 ダイ面積当たりや電力当たりのマルチ性能ならもう少しEコア寄りの方が有利そうだよね。
コア数が余り増えるとメッシュの帯域なんかも心配だけど、Foverosとかでメッシュも3次元か？ サーバー向けの値付けを考えると
とにかく高性能にしてその分高く売る方が利益が見込めるのでは Eコアが多い方が高性能だぞ
マルチスレッドに関しては sapphire rapidsは4タイル版で1600平方mmも使って56C(内部的には60C入ってるか)しかないから、Zen4 EPYCには勝てなそうだね。
AlderのPコアに近い物理設計なら相当回せるだろうけど、そんなに回したらとんでもない消費電力になるね。
ダイサイズ的にはTDP 1000Wだって行けそうだけど。(水冷のOC遊びなら1500Wくらいは楽に行けそう)
sapphire rapids-Xを期待している人なら回せる方が面白いって人も居るだろうけど。 Pコアのマルチプロセッサが最高性能に
決まってるだろｗ サーバは用途による
ルーティングに近いネットワーク向けなんかだと元からAtom24コアの製品とかあるし >>865 IPC大差ないとして、コア数1.7倍、メモリch数1.5倍のヤツに並ぶのは無理だろうｗ
何かsapphire rapidsの特性で有利な部分だけ限定的に優ることはあるかも知れないが。
コアに関しては1.7倍クロックで回せば並べるかも知れないが、そんなことしたら電力は3倍になるな。 うぃーーーーーーーーーーーーーーーーーー（ﾟ∀｡）ーーーーーーーーーーーーーーーーーーーー
うぃーーーーーーーーーーーーーーーーーー（ﾟ∀｡）ーーーーーーーーーーーーーーーーーーーー
うぃーーーーーーーーーーーーーーーーーー（ﾟ∀｡）ーーーーーーーーーーーーーーーーーーーー
うぃーーーーーーーーーーーーーーーーーー（ﾟ∀｡）ーーーーーーーーーーーーーーーーーーーー
うぃーーーーーーーーーーーーーーーーーー（ﾟ∀｡）ーーーーーーーーーーーーーーーーーーーー 一応Atomのサーバー向け出てただろ売れてないけど 一応Atom P5900は売れいるんじゃないの？
問題は次の7nm版をいつ出せだかだね、7nm製品のトップバッターじゃないと困るよね他社に追い落とされかねない Atomを束ねて計算して理論値に近い性能を出せる用途はGPU向きでもあって、
でもってGPUには勝てないってことでない？
ナイツなんちゃらも消えたし。 サファイアラピッズよりEコアの方がマルチ性能高いとか頭腐ってんな この人のマルチ万歳理論が正しければ、
ずっと前からmontコアを持っていて、かつGPUが弱いintelが活用していないはずがないんだよな。 AMDが今度出すBergamoも計算能力推しじゃなくてネットサービス鯖向けだし、
これまでのmontコアの活用もだいたいそっち系じゃん。
「束ねない用途でなら」存在価値があるんだろうね。 まあ、AlderのEコアそのものと言ってる訳じゃないけどね。
とにかく現状のPコアはデカすぎじゃない。 冷静に考えると、Ice Lake-SP 40Cの2.5倍のダイサイズでコア数4割しか増えてないんだよね。
メモリch数は据え置きでDDR4→DDR5の効果だけ。 今のmontわらわら路線じゃ、結局劣化GPUにしかならない気がする。
この道はいつか来た道〜♪
HPC的なヘテロ構成の性能を理論値に近づけるために必要な条件は、こんな感じ？
・同一の対応命令（そう見えれば可）
・スレッド数に応じたメモリ帯域とL3
・LITTLEにもbigのベースクロック程度の性能を与える
・bigとLITTLEを同一クラスタに混在させる ヘテロコアの命令セットは同一である必要はない
むしろ異なる方が自然
過去アプリの為にAlderは同一命令セットになってるが
今後は異なる命令セットのコアにも対応していくと思われる
例えばPコアのみAVX512対応など Ice Lake-SPの場合、HPC向けはH付きモデルになるのかな。
・コア数は最大でも28Cで、その代わりクロック高い仕様（メモリ性能必要な用途だと40C/8chとかじゃ弱いからか？）
・UPIx6で8ソケまで対応（ノード数で性能稼ぐ？(最大コア数の8380とかは2ソケまでなんだね）
Xeonは基本汎用でしょ。ゲームでFPS稼ぐとかでなければ、そんなにIPCxクロック高くなくてもいいし。 Sapphire RapidsのHBM版は、HPCとかの用途でも56Cに対して十分なメモリ性能を与える為ってことかね。 >>880
アクセラレータ路線だと、GPUで良いじゃんって話になるよ。
アプリからは等質に見えるけど実は違う、って言うやり方ならありかも。 スーパーコンピューターがなんでGPUじゃないか考えればわかる Sapphire RapidsのHBM版は、もしかすると1000Wとかの水冷想定のSKUも設定されるか？
その場合は、Alder Pコアの高クロック対応の物理設計を踏襲したのが役に立ちそう。
Xeonダイ使ったHEDT見てると、Sandyの頃からメインストリーム並みに回せる物理設計のようなので、
そのせいでコアが大きくなってるというのもあるのかね。
Xeon SKUだと、熱設計的には基本空冷で、一番TDP大きいレンジが2U、それ以外は1U想定だから
そんなに回る必要ないんだけど。 ワンモジュール1000Wとか水冷でも冷やせなくない？ 水冷詳しくないからよく知らんけど GPGPU用ライブラリがこれだけある現代、
GPUが向いてる計算は基本的にGPU化されてはいるな。
ネットワークルータ的なプログラムがそうだけど、
SIMDはあまり使わず分岐が多いようなプログラムは
整数に寄せた多コアが向いてるはず
コア間オフロードの仕組みが進めば
EコアとGPUの間で得意な演算の能力を融通し合う、
みたいな仕組みも妄想してみる >>889 Sapphire Rapidsの4タイルは1600平方mmもあるので、1000Wくらい訳ないよ。
W-3175Xが700平方mmだけど、殻割無し（ダイとヒートスプレッダの間はグリスのまま）の水冷で
600Wくらいは回せる。（W-3175Xはパッケージパワー計測周りに細工されてて正確なパッケージ
パワー分からないけど）
i9-7980XE 480平方mmでも、水冷だとパッケージパワーが410W辺りでカンストするけど、それより
大分上まで回せる。 >>889 あと、Sapphire Rapidsの4タイルはダイとヒートスプレッダの間が半田のようだし、
最近のAlder Lake-Sなんかの情報見てるとダイが薄いせいか殻割り（ダイとヒートスプレッダの間が
グリスなのを液体金属に変更）したi9-7980XEなんかより大幅に放熱性がいいように見えるね。 >>889 試しにXeon W-3175XでPL1=PL2=440W（1600平方m換算1005W）でLinpackやってみた。
室温30℃越えでコア温度93℃。2160GFlopsくらい。
Sapphire Rapidsの4タイルでまともな室温（水温）なら80℃以下くらいに抑えられるかな。 >>889 何度も書いてあれだけど、Alder Lake-S 12900KなんてPコアのみで241W食わせることも
できるみたいだから、その換算で行けば7倍のコア数で1700W近くに相当するね。 >>878
Ice Lake-SPわIntel 10nmでサーバークラスの製品を量産出来ることを証明したことが大きいです >>893
それ見るとむしろキツそうに見えるw
熱密度的には水冷装置そのものを強化すれば行けそうって感じなのね >>895 商売になるのかがちょっと心配だよね。Intelファブなら原価安く作れるならいいけど。
>>896 Alder Lake-Sの放熱性とか信じられないくらいよさそうだけど、色々推測含むので実際のところは分からないね。
本格的なノード数多いHPC機だと故障率が上がるようなことは避ける必要もあるだろうし。
そもそも水冷が必要なものを出すかどうかも分からない上での話。
※Ponteの巨大なやつは水冷なのかな。あんなの冷やせる空冷クーラーあるのかな。 >>886
スパコンはCPU+GPUって構成が主流だよね。
CPUの仕事はセットアップ部分であって、アクセラレータは要らないでしょ。 NVIDIAドライバとかCPUリソース結構食うしな >>896 富岳プロトの消費電力情報あったので参考に見てきたけど、プロセッサ当たり（プロセッサ以外も含む）の消費電力は154Wくらいで小さいね。
高密度実装のため水冷にする必要あるってことみたいだね。 >>886
>スーパーコンピューターがなんでGPUじゃないか考えればわかる
少なくとも米国で開発されたスーパーコンピュータわ数世代にわたって GPU が計算能力を担っているす Ponteは例のスパコンに使うんだっけ？
だとしたら、高密度実装のため水冷か。 Sapphire Rapids 4タイル(HBM版)でスパコン組んでも、ワッパは富岳の1/3くらいかな。 Ponte 45TFlops(FP32)なら、500W食わしても富岳並みのワッパになるか。 >>890
AVXみたいな拡張命令が一番いらない子になっていくんだろうか？
互換性の都合で載せないといけないんだろうけど >>867
IPCに差が無いことはない
たしかGolden CoveとGracemontのIPCは1.7倍くらい違うはず
そのかわりダイサイズ4倍くらい違う 4を1.7で割ると2.35
処理が完全に並列化されていると仮定すると
ダイサイズが同じ場合、全部Pコアより全部Eコアのほうが2.35倍性能が高くなる >>907
富嶽みたいにARMにSIMDのお化けがくっついてるのもあるし
HPCや、個人用途ならAdobe系はGPUに投げきれない演算も多いし
AMDがZen4でAVX512に対応するのもHPC需要が増えたからだと思うわ >>901
馬鹿め
CPU :分岐を含む複雑な論理制
GPU:同一アルゴリズムで並列演算
得意不得意を補完しているだけだ。
GPUオンリーではコンピュータなど
成立しない。 なんか次世代スレもレベル落ちたな
まともな奴はAMDに移行してカスしか残ってないからか？
なぜ、GPUはAIの研究開発に向いているのか
https://www.itmedia.co.jp/enterprise/spv/1707/12/news025.html
>>912もいってるがGPUが得意とするのはベクトル演算だし >>909
クロックを上げるためにもダイ面積を費やしてるわけだからねぇ。 英語でなぜGPUではなくCPUのSIMD拡張命令を使うのかって検索したら
10FLOPSにつき1回以上のメモリアクセスがある場合はCPUのSIMD拡張命令のほうが有利みたいに書かれてた >>908 コア数1.7倍は>>864に書いたZen4 EPYC 96C/DDR5 12chのこと。
>>887に書いたけど、Xeonは前から回り過ぎる物理設計なのもコアを大きくしている原因の一つじゃないかなって。
Zenは初代から消費電力抑える物理設計には力入れてたようだよね。Zen3辺りはそれでもずいぶん回るように
なってるようだけど。
それに対しSapphire Rapids 4タイルは>>878の状況で、これだけの物量投入してもZen2 EPYCのコア数にも到達出来てない。 >>911 富岳は省電力だよね。SIMD規模はSkylake-SP以降と同じ32オペレーション/Cycleで48C。
CPUのみの消費電力は100Wもないか。これでLinpackで2.6TFlops。
クロックが〜2.2GHz（Linpackは2.0GHzらしい）なのも思い切って省電力化できる理由かな。 >>911
富岳のSIMD全然お化けじゃない
全体の規模から言えば超コンパクトコア
小さなコアをたくさんがトレンド 鯖は消費電力でバランスいいところの周波数選んで数で勝負よ 富岳はGPUでなくSIMDで計算をさせているが、AMDやIntelは逆にGPUで浮動小数点演算をさせている
富岳のそれはSIMDを駆動させるためのCPUなので小さくて軽く省エネである。
ARMのSIMDは優秀だよねAVX-512と比べて >>920
SoA前提のSVEはPCじゃ使い物にならんぞ PCとスパコンじゃ、処理自体の規模も最適化に投じられる労力（＝利得）もぜんぜん違うからね。
PCにおいては、等質な（に見える）シングル重視の（勝手に重点配分してくれる）プロセッサを並べて、
使えるなら使ってくれ、使えなくても最善は尽くすよ、というスタンスがせいぜいでしょ。 eBayで買ったSappire Rapids 4タイルESの分解動画
https://www.youtube.com/watch?v=BQYsR0Upr1E
・ダイを剥がしてバンプを顕微鏡で観察
・ダイをエッチング・研磨してレイアウトを観察 >>924 PCBに小さいFPGAチップが載ってると言っている。 Alteraを買ったのが、MCM化の時代で生きてくるか。
確かにサーバ系はFPGAが入ってるといろいろ使いみちがありそう Sappire Rapidsのコア数少ないやつはどういう構成になるのかね。
シングルダイは、PCIe x64、UPI x2で6列x5段、IMCx4の26Cとか？
そうすると、4タイル60C版との間にもう一つMCM版が必要か。
60C版タイルから1段減らしたものは簡単に作れそうなレイアウトなので、
その4タイルで44Cとか？ 小さいチップがFPGAだとすると、PCIe x8で繋がってる？
そうすると、外に出てるPCIeがx112なのが納得か。
全体でx16が8基でx128、DMIがx8、FPGAがx8。 そういえば3D Vcacheのラインナップが悪いのは
TSMCの3D積層用の後工程設備が全然足りないかららしいんだが、
今年中には主力製品をFoverosで組み立てるintelに比べると
TSMCの積層技術は2〜3年は遅れてるっぽいな あれっSapphire rapidsっていつ発売だっけ・・・？ TSMCは現在少量生産中
Intelは今年中に生産開始予定
つまりTSMCは積層技術でIntelに2〜3年後れている
？？？ >>931
そもそも正式発表しておらん。噂だと今年後半らしいけどまだこういう開発してますって出しただけ、ラインナップすら不明。 >>932
積層の少量生産は2年前にLakefieldでやってるし、現在Ponte Vecchioで大規模に生産中でしょ。
それ以外にAmazonが内製してるArm Neoverseチップのパッケージングも請け負ってる。
今年年末に生産開始予定のmeteor lakeは3D Vcacheみたいな特別版ではなく主力の製品だし、
技術的に言ってもFoverosはTSVやインターポーザを不要にする方向でコスト面や性能面で進歩的だよ。 ？？？
Forveros（EMIB)はTSMCで言うところのInFo技術に相当する奴でしょ？
3D VCacheに相当するだのTSV使わないだのはForveros OmniとかDirect(SoIC F2F)では？1スタック積層しか出来ないけど
同じ名前がついてるけどEMIBとDirectは全く技術的に別物よ >>936
3D Vcacheは普通にTSV使ってるし、
発表時の説明だと高さ調整のダミーシリコンが必要。
Meteorは広いベースダイに機能持たせるようだし、
ベースダイは旧プロセスだがL3なら追い出してもペナルティは少ない。
5800X3Dの構成だとCCDとcIODを基盤経由でつないで
L3だけスタックした上にダミーシリコンまで使うが、
それに比べたらベースダイ一つに無駄なくまとめるmeteorのほうが進歩的に見える。 >>937
AMDとインテルの製品としての実装効率は関係なく
後工程で接合するFoverosのマイクロバンプは旧来型の方式ということ
前工程で接合するダイレクト接合技術は圧倒的に高密度で電力損失を減らせる新しい方式 Foveros相当の物はTSMCはiPhone 7(A10)で既にやってた気がする 積層は別物みたいな事言ってるけど同じ技術と
同じような物みたいな事言ってるけど別物な技術が入り乱れててよくわからん AMDの話とTSMCの話があるのか
Zen3Dについてはインタビューの記事でシリコンのコストの関係でキャッシュの効果が高かった5800Xに絞ったみたいな話は読んだ 韓国はこの事故を必ず乗り越えて、いつか
国民総生産で小日本を抜くんだよ。お前ら
の吠え面を拝む日も遠くないだろう。一見
高過ぎる目標に思えるが、日が経つにつれ
速度を増して追い上げてる。例を挙げれば
鉄鋼も造船も韓国が上回っているし、確か
道路や橋梁建設も韓国が伸びてる。こんな
はっ展を遂げた国は韓国だけだ。やっぱり
世界の中心は韓国。小日本は斜陽国。今時
界隈で日本を支持する声はほぼ無い。現代
中国も恐れるのが韓国だ。日本技術は巧遅
が過ぎるんだよ。今や世界中が韓国に憧れ
求めてる。日本の右翼猿は嫌韓ヘイトにの
めり込むあまり真実が見えないらしい。ゴ
ルゴムの仕業か？違うな。大韓民国を蔑ミ
先進国ぶってた驕りのツケだろな。哀れな
端っこの島国め。いつも大国ぶって韓国の
技を盗んだ罪を贖うといい。さぁいよいよ
術がなくなって来たんだろう？今すぐ死ね 少なくとも「小日本」は韓国じゃなくて中国だなｗ韓国では小日本は言わない
じゃぁ「大日本」はグレート（大）ブリテンから来ているわけで朝鮮はそれを真似て大韓と自称したｗ >>933
大丈夫か、Milan-xはもう発表されたっていうのに 子飼いのユーチューバーにタブレット剥がしなど遣らせて目線を逸らせているのは、製造時期などのの新しい話題が無いことを示唆している Sapphire rapidsはcooper lakeとice lake-spの統合だしそれだけでも大変なのにSapphire rapidsの複雑すぎる
チップの設計思想が10nmプロセス製造の足を引っ張るから大変だね。 鏡像でコア作るみたいだからなあ。上手くいけばいいんだけど下手したら
回路の違いでクロック特性とか変わらないかちょっと心配。
https://cloud.watch.impress.co.jp/docs/news/1345040.html
あとは5以上を考えてないって所を見ると、まあ第一世代Ryzenみたいな
集積だから今のRyzenには集積の自由度ではかなわないかなと。 Alderはコアの設計改善はわずか、あとは
バッファだのキャッシュだのを山盛りで
力押しして性能を出してるので、今後も
微細化に頼った物量増強路線で行くのは
厳しいんじゃないかな。 >>952
> あとはバッファだのキャッシュだのを山盛り
Eコアも忘れんといてな AlderはCoveもmontもSandy BrigeやSilvermont以来最大級の変更だな
更にIntel 7、ハイブリッド、DDR5、PCIe 5.0と新しくないところがないぐらいの盛り合わせ
但しセキュリティ強度は謎 >>956
TDも忘れんといてな
big-biggerはデスクトップ、ハイエンドデスクトップ、ワークステーション、サーバーには要らんと思う
要らんと思うけどTDのアプローチは悪くないなと思う 異種コアは今後当たり前の技術になる
デスクトップでも AMD Zen3
L1キャッシュ 1コアあたり64KB
L2キャッシュ 1コアあたり512KB
Intel Alder Lake ビッグコア
L1キャッシュ 1コアあたり80KB (32KB instructions + 48KB data)
L2キャッシュ 1コアあたり1.25MB
Apple A14 ビッグコア
L1キャッシュ 1コアあたり192KB (128KB instructions + 64KB data)
L2キャッシュ 1コアあたり4MB
キャッシュ量でもスマホに負けてるね A15は2倍に増えているのに比較対象が間違っている Athlon 200GEも1コア当たりのキャッシュ容量は4350Gの2倍だからな AMD Raising EPYC CPU Pricing 10 to 30%, Intel's Sapphire Rapids Delayed: Report
https://www.tomshardware.com/news/amd-raising-epyc-cpu-pricing-10-to-30-intels-sapphire-rapids-delayed-report
>また、IntelがIce Lakeの生産を拡大し、2022年の供給量が前年比50%増になる可能性があると予測していることも伝えている。さらに、市場シェアを維持するために、IntelはIce Lakeプロセッサの価格を引き上げていません。いずれも、AMDのシェア拡大を鈍らせる要因になり得る。
>ただし、このレポートでは、Intelの7nm Sapphire Rapidsの本格的な量産開始は「たぶん」2022年第3四半期まで遅れるとしている(Intelはこれまで2022年第2四半期に正式発売すると予測していた)。さらに、Sapphire RapidsがIntelを大きく助けるとは考えておらず、Sapphire RapidsのBOM価格が「実質的に高い」ため、Intelはさらに市場シェアを低下させるだろうと予測している。
>Intelの7nm Sapphire Rapidsは、膨大な数のEMIB接続を介して結び付けられたマルチチップアーキテクチャを搭載しており、他のパッケージング技術よりも優れたスループットとレイテンシを提供するが、その分コストもかかる。Intelはパッケージングのほとんどを内製していますが、材料不足のため、パッケージングは依然として生産のボトルネックとなっています。Sapphire Rapidsは、同社のEMIB技術をXeonのような大量生産ラインアップに初めて広く実装することになり、これが価格上昇を予想させる一因となる可能性がある。
Sapphire「たぶん」遅れるかもと >>960
ビッグコア8MB＋リトルコア4MBだよ
ビッグコアは1コアあたり4MB
リトルコアは1コアあたり1MB >>963
GPUと共有だが一応L3はある
A14は16MB、1コアあたり2.7MB
A15は32MB、1コアあたり5.3MB
ZEN3
8コアで32MB、1コアあたり4MB
ZEN3(3D積層モデル)
8コアで96MB、1コアあたり12MB
Alder Lake
16コア(8+8)で30MB、1コアあたり1.9MB
12コア(8+4)で25MB、1コアあたり2.1MB
6コア(6+0)で18MB、1コアあたり3MB スマホのCPUなんか完全に眼中にないしどうでもいいぞ Intel同士（Broadwell-EP/EX以前⇔Slylake-SP以降）、AMD同士（Zen3 EPYC以前⇔Zen4 EPYC以降）
とかでも起きるんじゃね？
そんなこと言ったら新しい機能追加できねぇだろｗ IntelのAlder Lakeも大したこと無かった
Ryzen 5000はそれ見て値上げ
日本だけでなく中国でも値上げした
>>965
これ以上の遅れは絶対に許容出来ない
今さらIce Lake増やして何の意味がある
せめて高クロックが出せるTiger Lakeに変更するべきだ
Tiger Lakeの40コア2CPUならRomeの64コア1CPUと戦えたはず 今年Q3とかならGenoaの足音も聞こえてくるぞ。。。 要る子だったら後からわざわざ無効化しないしXe側に投げるんだろ >>966-967
A14 ビッグ2コア （8MB共有L2）、リトル4コア(4MB共有L2)、GPU4コア、NPU16コア、16MBシステムキャッシュ
M1 ビッグ4コア（12MB共有L2）、リトル4コア(4MB共有L2)、GPU8コア、NPU16コア、12MBシステムキャッシュ
M1PRO ビッグ8コア（24MB共有L2）、リトル2コア(4MB共有L2)、GPU16コア、NPU16コア、32MBシステムキャッシュ
M1MAX ビッグ8コア（24MB共有L2）、リトル2コア(4MB共有L2)、GPU32コア、NPU16コア、64MBシステムキャッシュ
ビッグコアの1コアあたりのL2サイズがA14は4MB、M1とPROとMAXは3MB
リトルコアの1コアあたりのL2サイズがA14とM1は1MB、PROとMAXは2MB
CPU1コアあたりのシステムキャッシュがA14は2.7MB、M1は1MB、PROは3.2MB、MAXは6.4MB
Appleのシステムキャッシュはアクセラレータ側のDRAMアクセス軽減が主眼で
CPU側においては性能を左右するほどの役割は持っていないように見える 修正
CPU1コアあたりのシステムキャッシュがA14は2.7MB、M1は1.5MB、PROは3.2MB、MAXは6.4MB >>975 >>969はAlderの話じゃないだろ。
将棋の藤井君も、次はAVX512対応のZen4 EPYCかスリッパProか。
※やねうら王の人がIcel Lake-SPのAVX512拡張が効果ありそうだけど、借りられるとこがまだないって書いてた。
IntelやAMDがそういう開発者を支援するプログラムとかあればよさそう。 具体的にCPU使いこなしてる人だからな
この連中はいくら語ったところで童貞だし 言っておくがAMDサーバーのAVX-512拡張はサーバーOSの仕様の為なんだよ
AMDが自ら進んで実装した訳じゃないしかなり以前から決まっていたし、
Mr.linuxがあんな事言ったから誤解が広まっただけ >>965
TSMC値上げでAMDは値上げせざるを得ない
今後インテルのシェアが爆発してAMDは死ぬ 天から無料の材料が降ってくれたらIntelのシェア爆発するかもな PCではもう「Ultra HD Blu-ray」を再生できなくなる、いったいなぜ？
ttps://gigazine.net/news/202201170-intel-ultra-hd-blu-ray/ >>987
「儀式」という言い方が非常に嫌味＞リンク先 Intel To Unveil Bitcoin-mining 'Bonanza Mine' Chip at Upcoming Conference
https://www.tomshardware.com/news/intel-to-unveil-bitcoin-mining-bonanza-mine-asic-at-chip-conference
よくわからんがこういうのでGPUの不足が少し解消され価格下がっていくの？ ビットコインのASICだからイーサ掘りのGPUには直接は影響しないだろうな
マイニングファームレベルならイーサマイニングは沈む船だから
逃げ出して乗り換える奴は居るかも知れないけど >>991
影響ないのか残念
GPUの価格高すぎるから少し期待したのに 本当にGPUが「金を産む機械」だとしたら永遠に需要過多、供給不足が続く気がする インテル、TSMCが2019年に導入したチップ製造技術を2025年に使うと発表
ttps://japanese.engadget.com/intel-will-use-tsmc-2019-process-2025-062519723.html?2 このスレッドは１０００を超えました。
新しいスレッドを立ててください。
life time: 60日 17時間 15分 53秒 5ちゃんねるの運営はプレミアム会員の皆さまに支えられています。
運営にご協力お願いいたします。
───────────────────
《プレミアム会員の主な特典》
★ 5ちゃんねる専用ブラウザからの広告除去
★ 5ちゃんねるの過去ログを取得
★ 書き込み規制の緩和
───────────────────
会員登録には個人情報は一切必要ありません。
月300円から匿名でご購入いただけます。
▼ プレミアム会員登録はこちら ▼
https://premium.5ch.net/
▼ 浪人ログインはこちら ▼
https://login.5ch.net/login.php レス数が1000を超えています。これ以上書き込みはできません。
