CPUアーキテクチャについて語れ 44
レス数が950を超えています。1000を超えると書き込みができなくなります。
というか、さあ
国策スパコンの高コストって富士通が悪いというけど、
まさに「富士通」が悪いんであって富士通のCPUが悪いわけじゃないんじゃないかね
Intelに変更しても同じ性能のスパコン作ったら似たような値段になるんじゃないか?
富士通が契約取る限りは 話が元に戻るようで悪いんだが、
Snapdragon 835/850/8cxはARM製CPUをx86/x64エミュすることでWindows10を使う。
ふんで追加命令であるAVXやSSEはどこまでサポートされているのだろうか?
サポートされてるとしてどないして実行するのだろうか?
AVX2までならZenでもサポートされてるし結構重要な気がする。
偉い人教えてくれ。 >>886
受注企業側というよりは発注側の予算振りに問題がある
安く上げたら来年度からその予算まで下げられるとか誰も安く上げるわけねぇだろアホか
それを踏まえてもなお金がねぇつってんのにARMだのSPARCだの新造してる場合ちゃうやろ
同じ値段でIBMにオネガイした方が遥かにマシじゃ 1000億といっても1年間の予算は100億円で10年ためて1000億円
だから10年に1回しか麹総Xパコンは麹�黷ネいんだよbヒ LinuxでのARMはこれからだな
AmazonのクラウドのAWSでARMの提供は始まったみたいだが
AWS、Armベースの独自開発プロセッサ搭載EC2提供開始
http://www.itmedia.co.jp/news/articles/1811/28/news084.html >>887
エミュレーターはWindows 10上で動作する
エミュレーターというよりバイナリトランスレータみたいなものだろうけどな
主にビジネスアプリを動作させるのが主体だろうから、SIMD命令を高速に実行できるとは限らないと思う
ビジネス向けのパソコンではWebブラウザとMS-Officeさえ動作すればいいなんてこともあるし
Windowsが独占的な地位を持ってるのはMS-Officeのおかげだからな
WindowsではWebブラウザとマイクロソフト製のアプリさえ動けばいいという用途はたくさんある ARM版のWindows 10は今のところSnapdragonにしか対応してないようだが
Snapdragonは高いのでおそらく中華メーカーのSoCに対応するまでは普及しないと思う 中華の怪しいSoCに対応したとこで売れねぇと思うけどな >>893
サンクス
バイナリトランスレータみたいなもんってのは納得いった
8xcならビジネスソフトやブラウザとか
通常用途なら十分使えそうだね
スナドラPCも定着すれば面白そうだな
Skylakeからコア数増やす以外性能は上がらないし
モバイル用途ならチャンスあるね >>896
言っとくけど出したのはzen1自体のライセンスで
中華のx86はVIA流れ系よ 4Uで16ノード以上はいるなら
トポロジー含めた電力はかなり優秀なんじゃねえの
CPU単体だとTDP180W程度になりそうだが >>888
いやだから、IntelのハイエンドはVenusプロセッサと価格何倍も違わなかったと話だから、
プロセッサ作ってる場合じゃないだろは無関係あるいは大した影響与えてないと言ってるわけよ
作っても作らなくても米国勢並の価格にならん。
そういう意味じゃこのスレの中心課題からは外れていると思う。論じていけないわけじゃないが。 >>899
もうリバースエンジニアリングされて
取り上げようとしても無駄だしな
あぁあ >>901
いや、あると思うぞ
あの頃とはもう色々違うからな
>>902
アレは実製品からやるもんであって、何れにしてもどうせなんだかんだでパクられる
なら先にライセンス締結してカネに変えた方が良い
ただでさえリソースねぇんだから、そのくらいの勘定はできんと話にならん >>904
>あの頃とはもう色々違うからな
色々違うのであれば、あるともないとも言えないんじゃないでしょうか
試算もいつの世代の製品と比較すればいいのかわからんし。
現在Intelのスパコン向けハイエンドは40万とか50万とかするけど
確かにVenusの設計決まった当初はIntelはスパコン向けで尖った専用設計にはしてなかったので安かったんじゃないか
ただその当時のIntelではVenusには勝てなかったわけで(次の世代であっさり勝てただろうけど) http://kakaku.com/item/K0000982874/
価格うろ覚えだったのでぐぐったら40〜50万どころか……
まあ性能が段違いだけどこれ8万8000個搭載したら1000億越えちゃうね >>906
1個売りの小売価格で仕入れる前提なのかw >>907
思考実験でしかないよ。
ただ影響あったと言う人は思考実験すらしてないからね。 Sunny Coveでは実行ユニットが10ポートに増えてるらしいな
増えたのはstore addressとstore dataみたい Lakeシリーズが追わって、Coveシリーズがはじまるのか? 湖ネタが尽きて入り江
……いや、まだ湖ネタやれると思うが、イメージ刷新したくなったのかね Sapphire Rapidsとかいうやつはどこいった? >>913
あれはPurelyみたいな鯖用のコードネームでは
Ice lakeベースというのは前から言われてたしさ Ice Lake CPUに対応するのがSunny Cove マイクロアーキテクチャ
Sapphire Rapids CPUに対応するのが何であるのかは分からない
なんとかCoveかもしれないしそれ以外かもしれない 3IPCから4IPCに11年
4IPCから5IPCに13年 実測の話なんてしてないよマイクロアーキテクチャ上の最小幅の話だよ Skylakeでデコーダを強化したなら、次は実行ユニットの番ということだね
でも何でstoreを強化したんだろう
FMAのときは2load/1storeのバランスで納得したけど
最近のワークロードはstoreの比率が高くなってるのかね?
Zen(Zen2も?)はload/store合わせて2ポートだから差がついてるよな
同じアドレスに対するload/storeは一度に扱えるらしいけど >>913
Cannon Lakeが遅延する前で2020年予定、前のCEOや開発体制時に出てた名前だからSunny Coveのように変更されてる可能性がある
今はサイドチャネル攻撃を防ぐアーキテクチャを開発することが優先目標だろうし https://pc.watch.impress.co.jp/img/pcw/docs/1158/093/010.jpg
5 wide allocationがどこの帯域かいまいち分からんけど、ZenでいうDispatchの後段(RSへの投入)に対応してるところ? レジスタリネーミングの帯域が4uops/clkから5uops/clkに上がる PCWatchとか見るとIntelの新CPUについてらーじゃこづりが、と書いてあったが
GPUの専門家だろあの人
今のCPUにはGPU載ってるけどGPU側の地位が上がったのか? 立場的にはアーキテクチャ開発全般のトップじゃないの? CNETの翻訳記事によるとCPU、GPUにディープラーニング等の全般統括みたいな感じかな>ラジャ氏
https://japan.cnet.com/article/35110189/ >>924
xchg rax,rbxの動作がめちゃくちゃ速い!!助けて!!! Intelも異プロセス張り合わせとか言う力業でヘテロジニアスマルチコアやる気なんじゃね
AppleができてIntelができない理由はないだろ 異なるプロセスルールのチップの張り合わせ(3D積載)は
Appleやってないと思うけど? Intel expresses 10-nm and 7-nm confidence in investor Q&A
https://techreport.com/news/34312/intel-expresses-10-nm-and-7-nm-confidence-in-investor-q-a
これによると、Intel 10nmは、他社10nm並みの劣化仕様じゃなく、当初の計画通りに他社7nm並みになるようだよ 当初は他社7nm以上(6nm相当?)じゃなかったっけ? >>932
既にご自慢の7nm並を他社は量産してるんだがなw >>934
モバイル用低消費電力プロセスと、サーバ・デスクトップ用ハイパフォーマンスプロセスは違うのでは? tsmc以外終わるな
サムスンも8nmとか軟弱なこと言ってる 求めるぱふぉパフォーマンスの違い
それなりか、かなりか >>932
都合のいい部分だけ比べて他に劣る部分は隠してるから他社7nm相当で正式な7nmを名乗れないんじゃねーの? プロセスサイズ比較を見るとむしろ他社7nmとどこが違うんだというレベル
まあ比較図に出ない要素がどれだけあるのか知らないが まだリニューアル版7nmについての情報開示はないのでは SemiAcuの、「実際は従来のIntel基準だと12nm程度になる」というのは
否定してたような
そもそもSemiAcuはアンチインテルが強すぎて
のわりにはリークもブルームバーグにも負けるし Intel寄りすぎではあるけどリークはすごいと思う PS5が今年出るとか妄言吐いてたSemiAccurateさん
リークに関しては昔は凄かったが最近は全然
業界からハブられたりでもしたんかね PS4発売前は、メモリ暴落時期だったから、サムスンから非常にいい条件でメモリ仕入れることができたのが大きいと思う
だから、8GB GDDR5メモリっていう当時としてはかなり思い切ったメモリ量にできた
いまはまだPS4はきっちり回収する時期では? 8chでしょ?
16chと言ってるのは大原の妄想では たぶんプラットフォームによって変わると予想
旧世代互換では8ch、Rome専用だと16chみたいな 来年、第9世代の次はDTメインストリームとモバイルはIcelake(Sunny Cove)で
固めて欲しいな
iGPUはGT2ですら64EUと大幅に強化されるのも良いね
Cannonlakeは無効化されたけど既に40EUだったらしいが・・・・・
DDR4-3200対応なら2400Gに近い性能が期待できそう >>949
大丈夫? インテルのGPUだよ???
むしろ200GEに喰い付かれないか心配する所じゃね? >>950
大丈夫じゃなぇなw
Skylake GT4eと違ってeDRAM搭載してないだろうしなあ
コレを高く売ろうとしてたIntelはアホだと思ったわ
それでもIcelakeからのGT2強化は正直嬉しい
あと踏み逃げせず次スレ立てとけよ Gen11はタイルレンダリングで帯域と電力が削減されたと言ってる
https://pc.watch.impress.co.jp/img/pcw/docs/1158/131/008_o.jpg
おそらく最近まで雇ってた元祖PowerVR開発者の監修
タイルベースGPUの始祖だから実績とノウハウ的には最強 試しに建ててみたら立ってしまった。
CPUアーキテクチャについて語れ 45
https://egg.5ch.net/test/read.cgi/jisaku/1545156597/l50
IntelGPUはこづりさんがなんとかしてくれる事を祈る >>953
PowerVR好きだからこういうのは嬉しいな >>954
トン
>>953
なんだかんだでタイルベースレンダリングの応用は各社やってるからね
https://www.4gamer.net/games/251/G025177/20170309081/
https://www.4gamer.net/games/337/G033714/20170101002/
フレームバッファ圧縮によるVRAM帯域の節約なのか
描画負荷削減のためにGPGPU演算でプリレンダするのか
解説が無いと何とも言えない
プリミティヴシェーダが全部入りだとみてる 1993年のタイルレンダリングGPUの基礎部分が出願20年で2013年7月に切れたっぽい
https://patents.google.com/patent/US5729672A
2014年にNvidiaからタイル機能搭載のMaxwellが登場
Appleも独自GPU化
AMDとインテルもタイル機能搭載
それ以前はQualcommなんかはImaginationとわざわざIPライセンス契約を結んでた
この発明者のAshton Martinが2016年にインテルに移り今年7月にはAMDに行った 確かに考えてみれば
メモリ帯域が厳しいiGPUとタイルベースとの相性は良いわな 現実はタイル間のやり取りが発生するから性能が出にくいと聞いた覚えが Skylake GT4eでEU数オセオセで行くかと思ってた時期があったなあ
アレを高く売ろうとしたIntelはマジあほだけどさ
gen.12のXeでは本格的になりそうやね
MSが次世代XboxをIntel製にすると面白いんだがな
ひとまずIcelake 4C/8Tクラスは2400G並にiGPU強化して欲しいね
MCMは悲しい、やはりシングルダイ即ちSoCこそがiGPUのロマン MIPS命令セットアーキテクチャがオープンソース化
ttps://pc.watch.impress.co.jp/docs/news/1159305.html >>961
SkylakeでPCHもオンダイ化すると思ってたからガッカリしたよ >>962
デンソーがwave computingのAI MIPSアーキテクチャ使うよて話があったから
こういうことが予定されてたのね いつの間にか次スレに2以降貼ってくれた人がいるな
以前もそうだったが次スレ1のコピペをまた間違えたorz
2行目43スレじゃんよ オープンソース化されるのはMIPS32R6とMIPS64R6だけなのかな?
MIPS32R6やMIPS64R6はそれまでのMIPS32R2からMIPS32R5、MIPS64R2からMIPS64R5とは
命令セットのバイナリ互換性はない新しい命令セット
MIPS32R6、MIPS64R6だけなら従来のMIPS32R5、MIPS64R5までのMIPSはオープンソース化されないってこと?
また、最近発表されたnanoMIPSも含まれてないようだな
MIPS命令セットアーキテクチャがオープンソース化
https://pc.watch.impress.co.jp/docs/news/1159305.html
> Wave Computingは17日(米国時間)、
> 同社が保有しているMIPS命令セットアーキテクチャ(ISA)の
> オープンソース化プログラム「MIPS Open」を発表した。
>
> これに伴い、MIPSを次世代SoCを使う開発者、半導体企業、大学などは、
> 32bitおよび64bitのMIPS ISAをライセンス費用なしで利用できる。
> さらに、MIPS Openプログラムの参加者は、何百もの特許とともにライセンス供与される予定。
>
> 同プログラムは具体的には、以下の技術やリソースが含まれている。
>
> ・オープンソース版の32bit/64bit MIPS ISA Release 6
> ・MIPS SIMD拡張
> ・MIPS DSP拡張
> ・MIPS Multi-Threading技術
> ・MIPS MCU
> ・microMIPSアーキテクチャ
> ・MIPS仮想化 MIPS32R6やMIPS64R6はMIPSがImagination Technologies傘下の時にできた命令セットで
それまでのMIPSとはバイナリ互換性がなくAndrooidで売り込むために作られた命令セット
MIPS32R6やMIPS64R6は採用例がほとんどないMIPSアーキテクチャ
ほとんどのMIPS採用例はMIPS32R2からMIPS32R5、MIPS64R2からMIPS32R5になってる >>945
デンソーは新しいnanoMIPSの方を使いたいんじゃないの?
デンソーはそもそもMIPSの利点と考えてるのはI-Classの製品のハードウェアマルチスレッドであって
MIPSのISAそのものじゃないんだよな
nanoMIPSで発表されたI7200もI-Classでハードウェアマルチスレッドに対応してる
今回のオープンソース化にはnanoMIPSは含まれてないようだしね
CPUコアはARMだけじゃない、デンソーとイマジネーションテクノロジーズが共同研究
http://monoist.atmarkit.co.jp/mn/articles/1611/15/news043.html
MIPS、初のnanoMIPS命令セット対応CPUコア「I7200」
https://pc.watch.impress.co.jp/docs/news/1120074.html ちなみにMicrochipのPIC32に採用されてるのはM4KのMIPS64R2とmicroAptivのMIPS64R3、M5150のMIPS64R5だけ
MIPS64R6のI6400はPezy SC2の汎用コアとして採用されたが
Pezy SC2を採用したスパコンはXeonを使っていてほとんど汎用コアとしては活用されてない模様 MIPSのオープンソース化といってもほとんど死にかけてるMIPS32R6やMIPS64R6じゃ、意味ないね
これらは本来のMIPSではないし、新しいアーキテクチャと言ってもいい https://wavecomp.ai/mipsopen/
What happens if I’m using an earlier version (i.e. R5 or lower) of the MIPS ISA?
MIPS Open focuses on promoting and proliferating the latest version of the MIPS ISA, Release 6.
If existing customers using earlier MIPS ISA versions would like to take advantage of the latest MIPS architecture advancements,
they may do so under the MIPS Open license.
However, earlier MIPS customers and other MIPS Open licensees must follow the terms and conditions of the MIPS Open license
and cannot “mix” their licenses or earlier-licensed deliverables with the MIPS Open license. 結局MIPSのオープンソース化と喜んだけど
ほとんど使われてないMIPS32R6とMIPS64R6のオープンソース化だったわけだよな
しかもオープンなのは命令セットだけで、
MIPS32R6やMIPS64R6の実際の設計されたコアがオープンになったわけでもない
ぬか喜びしちゃったよ MIPS32R6、MIPS64R6のコアはこれだけあるがほとんど採用例なし
ちなみに今のMIPSはパフォーマンス重視のP-Class、
ミドルレンジでハードウェアマルチスレッド対応のI-Class
組み込み用のP-Classに分かれてる
P-Class P6600
I-Class I6400、I6500
M-Class M6200、M6250 >>977
SMTは近年セキュリティ問題が大量に発覚してるが、
そのへんは対策できてるのかな? >>978
CPUの設計次第かな
L1TFはキャッシュが他スレッドから推測される脆弱性との合わせ技だし
ポート競合によるレイテンシ増加を読むPortSmachの回避策はポートに依存しないコードを書く
つまり「ZENマイクロアーキテクチャは、Intelのようなポートの競合の問題が少ない。」という後藤の記事を鵜呑みにするならばZenはIntelよりPortSmachでの推測がしにくいCPUって事になる もしかしてSunny CoveがLEAを増やしてきたのはその対策? 組み込み用なら同じプロセスのスレッド以外は混ぜないSMTとかやっても良さそう AppleはiOS11とiOS12で完全64bitに移行したけど、
A11やA12のCPUは32bitモード(ARMv7ベース)を非搭載かな? オプソ化って簡単にできるの?権利関係とかめんどくさそうなんだけど。 レス数が950を超えています。1000を超えると書き込みができなくなります。