CPUアーキテクチャについて語れ 41

**過去スレ** · 2017/11/09(木) 19:23:26.84

**Socket774** · 2017/11/18(土) 17:18:25.52

2017年のSamsungの設備投資額は260億ドル規模に到達 - IC Insights
http://news.mynavi.jp/news/2017/11/17/182/

さすがにこの額はやべーな
100億ドルだって相当凄いのに
償却できるんやろか

**Socket774** · 2017/11/18(土) 17:26:57.33

どいつもこいつも生産絞ってメモリ増産に積極的なのここだけだしなあ

**Socket774** · 2017/11/18(土) 17:37:26.21

>>165
多分理解できるヤツは居ると思う
それをHWに実装する奴が居るんだから

**Socket774** · 2017/11/18(土) 17:49:27.20

2000年代後半～2010年代初盤にDRAM過剰生産で価格暴落して、DRAM専業メーカーが壊滅、
DRAMもFlashも両方作ってるメーカーとFlash専業メーカーが生き残る

その後はDRAMもFlashも価格は好調に推移してる

またDRAMとFlash両方作ってるメーカーは、どっちかが余りそうならもう片方にシフトする手が使える
たとえばこんど作るDRAM新工場、DRAMが供給過剰気味になりそうなのでFlashに転換するとか、
その逆も可能

サムスンは、Flash工場の予定をDRAMに変更した

**Socket774** · 2017/11/18(土) 19:33:53.45

>>160
今までx86にはなかったIP相対アドレッシングも実装されたな

**Socket774** · 2017/11/18(土) 19:43:32.89

>>169
ほんの10年ぐらい前はサムスンの生産力が高すぎて、サムスンの作ったものが価格暴落
他社はサムスンの逆張りで利益確保っていうコメディーみたいな時代もあったのにな

**Socket774** · 2017/11/18(土) 20:25:27.06

>>170
call $+5 ; pop reg32

**Socket774** · 2017/11/19(日) 06:08:55.95

>>172
x64ではそういうオーバーヘッドのかかる面倒なことが必要ないということ

Linuxだと共有ライブラリはポジションインディペンデントコードな必要があって
コンパイルする時にfPICオプションもつけるのだが
その時にgccはRIP相対アドレッシングを多用してる

**Socket774** · 2017/11/19(日) 06:16:18.63

x64のRIP相対アドレッシングは
32bit x86で使用頻度があまり高くないと思われるdispのなしのEBP間接アドレッシングを潰して
そこにRIP相対アドレッシングをねじ込んでる

**Socket774** · 2017/11/19(日) 06:31:40.09

今はメモリ暴騰し過ぎてメモリが必要なのに最低限以下の端末しか買えないなんて事態が起こりうるからなあ
メモリ増産に向けてくれるのは助かる

**Socket774** · 2017/11/19(日) 11:09:10.29

>>171
暴落したのは台湾勢やエルピーダにも原因があるだろ

**Socket774** · 2017/11/19(日) 21:50:26.70

>>176
それは時代が違う
過剰競争で値段が暴落じゃなく
サムスンの生産力が高すぎて作ったほう（DRAM or NAND）が暴落
他社はサムスンの作ってないほうを作って黒字って話だから
あー10年よりもっと前だったかもしれぬ

**Socket774** · 2017/11/20(月) 00:22:07.79

>>162
3オペランドはなんだかんだ実効性能の状況に寄与するからなぁ

**Socket774** · 2017/11/20(月) 00:22:39.13

>>178
実効性能の上昇、のまちがい

**Socket774** · 2017/11/21(火) 14:34:42.43

DDR5以降ってDDR6、DDR7、DDR8と順当に行くのかな？

**Socket774** · 2017/11/21(火) 18:27:50.19

そのうち階層増えるんじゃないの、メインメモリが、高速のメモリと低速大容量メモリ（場合によっては不揮発）　みたいな感じでさ。

**Socket774** · 2017/11/21(火) 19:39:54.51

そもそもキャッシュがあるのでな

**MACオタ** · 2017/11/21(火) 23:44:40.44

THE NEXT PLATFORM が Intel Enterprise & HPC グループの GM, Barry Davis にインタビューを行なっているすけど，Knights を止めて実装し直した Exascale システムのアーキテクチャはアクセラレータ等を使用しないモノリシック構成になるとのことす。
https://www.nextplatform.com/2017/11/14/looking-ahead-intels-secret-exascale-architecture/
　-----
　but we are a CPU company. We like to think about
　codes executing on our platform without the
　latency and offload. There are areas where that
　works well, but it doesn’t work for everything
　and CPUs do.
　-----

**MACオタ** · 2017/11/21(火) 23:50:43.08

で、Intel が旧来のコード資産重視を強調している時に本邦でわでっち上げたハードに合わせて今更ソフトを作り始めるんだそうで。。。
http://jun.artcompsci.org/journal/journal-2017-11.html#13
ーーー
PEZY でアプリケーション開発しますで今月から理研に予算きてますからね。
ーーー

**Socket774** · 2017/11/22(水) 00:13:46.56

こういう老害が進化を阻むんだよな

**Socket774** · 2017/11/22(水) 00:23:32.70

衰退国家ってバカにしてるのに何でさっさと海外行かないの？

**Socket774** · 2017/11/22(水) 00:25:36.58

ラージコアでのワイドSIMD

結局Intelは富士通と同じ路線を選択したってことなね

**Socket774** · 2017/11/22(水) 00:36:43.62

Auroraがx86版ポスト京になるとは思わなんだな。

**Socket774** · 2017/11/22(水) 01:34:17.54

量子コンピュータは既存のHPCとバイナリ互換性が全くないけど
今からプログラム作るとかｐｇｒ、と言うのは逆に馬鹿にされるだけだよね

>>187
富士通はIntelに比べりゃスモールコアだと思う。
でも次のARMはどうなるかよくわからん。

**Socket774** · 2017/11/22(水) 02:40:05.16

そういや昨日のニュースで初の国産量子コンピュータの開発に成功し、来週から研究者向けに無料公開するって言ってたな

**Socket774** · 2017/11/22(水) 06:27:25.05

デジタルコンピュータで前処理して量子コンピュータに送り、
その結果をまたデジタルコンピュータで処理する、みたいな方式になるのでは？

**Socket774** · 2017/11/22(水) 06:39:22.24

>>189
逆にインテルの強みはそこしかないって言う

**Socket774** · 2017/11/22(水) 08:11:33.69

ラージコアが進化しないまま微細化だけ進んだ結果相対的にスモールコア化してしまった感じだな

**Socket774** · 2017/11/22(水) 11:48:22.14

MarvellがCaviumを60億ドルで買収
http://eetimes.jp/ee/articles/1711/22/news074.html

ThunderXはどうなるかな

**Socket774** · 2017/11/22(水) 11:55:59.73

AMDスレが有るけどこっちに貼っとく

EPYC 7601のSPEC SPU2017 Int. and FP rates

https://www.spec.org/cpu2017/results/res2017q4/cpu2017-20171031-00334.html
https://www.spec.org/cpu2017/results/res2017q4/cpu2017-20171031-00366.html

**Socket774** · 2017/11/22(水) 15:12:18.87

雑魚だな

**Socket774** · 2017/11/22(水) 22:52:16.32

スパコンがZetaFLOPSになるの何年後？
その頃PCはどのくらいの性能？

**Socket774** · 2017/11/23(木) 03:27:08.69

ガンダムの見すぎw

**Socket774** · 2017/11/23(木) 04:53:19.78

2年で性能が2倍になる成長が続くという非常に楽観的な予想をすれば2040年ごろかねぇ
微細化がそこまで続くとも思えないが

**Socket774** · 2017/11/23(木) 07:47:29.84

Intel Management Engineなどに8個の脆弱性が発見
https://pc.watch.impress.co.jp/docs/news/1093023.html

＞米Intelは20日(現地時間)、Intel Management Engine(ME)、Intel Server Platform Services(SPS)、
＞およびIntel Trusted Execution Engine(TXE)に合計8個の脆弱性が存在することを発表した。

**Socket774** · 2017/11/23(木) 15:18:21.42

リモート系は地雷だから実装するなよ、、、
危ないなぁもう

**Socket774** · 2017/11/23(木) 21:05:07.39

便利なものを実装しようとゆー姿勢を非難するのはちょっと気が引ける

便利なものは悪用するやつにとっても便利ってだけ
悪用するやつがいなけりゃ、もっと便利な機能がたくさん実装されていたであろうなー
と思うとむしろ残念

セキュリティソフト切って使うとめっちゃ快適ってだけでも、鬱

**Socket774** · 2017/11/24(金) 12:18:08.54

>>202
リスクを無視して便利にしても、不便になるだけでっせ
何処かで必ずそのリスクに見合う代償を担保しなければならんから、いっそない方が良い
その為のオンボードリモートデバイス兼GPUなんてものが鯖用にはあったりするんだし
こういったリスクを無視して統合することはねーべ
企業向けじゃクリティカルどころの騒ぎじゃ無い話だしな

まぁこんなの作ってる奴が居るから未だにオフライン最強説が通るわけだが

**Socket774** · 2017/11/24(金) 13:13:01.36

>>196
これそこまで悪いの？
2017にビビってんのか、チップベンダーが殆ど登録してないけどさ

**Socket774** · 2017/11/24(金) 13:37:30.16

>>204
Xeonの一番良いヤツと2ソケ同士で比べたらドッコイ前後
但し、石一個辺りは半額以下
んでXeonは確か8ソケ可能

高コスパ低規模ノードならEPYC、それ以上はXeonって棲み分けになる
6シリーズ以下辺りの市場ではかなり善戦するんじゃないかな
あとスパコンノードとしちゃEPYCの方がお安く使いやすいんじゃないかな
1Sで128PCIe有るし

**Socket774** · 2017/11/24(金) 14:53:04.63

サーバールーム単位の費用考えたら冷やすコストも結構響いてくるんでねえの

**Socket774** · 2017/11/24(金) 15:30:37.45

>>205
x86サーバで数が出るのは2ソケットまで
4ソケットやそれ以上はそれほど数はでない

まあ、Intelには今までの実績があるし、どうなるかしらんけど

**Socket774** · 2017/11/24(金) 16:11:15.14

サーバーなら4S以上多いんじゃね？
AmazonやMSの社内用DCて4Sや8Sが多いと思うんだが
サードパーティも4S～を普通に売ってるし

スパコンだろ？2Sが多いのって
正確にはHPLに自推してるものだけどさ

**Socket774** · 2017/11/24(金) 17:52:10.57

4ソケは数が出なくても大幅に高い値段で売れる

4ソケ版のダイを専用に作れば無駄に金かかるだけで利点は無いだろうが、
2ソケと同じダイを、4ソケ対応版だけ高く売れば、利益率がかなり高くなる

幸いいまはOTPメモリっていう非常に便利なのがあるので、
同じダイで別製品を簡単に作りわけが可能

**Socket774** · 2017/11/24(金) 19:29:01.98

性能と電力はトレードオフだ
しかしムーアの法則は18ヶ月で2倍の性能になる
あとから出てくる物ほど電力効率の良い物が出てくる

**Socket774** · 2017/11/26(日) 15:44:54.88

ムーアの法則って24ヶ月に2倍に変わるんだってね

**Socket774** · 2017/11/26(日) 15:55:33.53

むかしのCPU
トランジスタ数もクロック周波数も消費電力も右肩上がり

Pentium4あたりから
トランジスタ数だけ上がって、クロック周波数も消費電力も上がらない

CPUの性能がどんどん上がったのは、ムーアの法則だけじゃなく、クロック周波数・消費電力の上昇も大きい
いまはトランジスタ数しか上がらないので、むかしのような性能向上が体感できない

**Socket774** · 2017/11/26(日) 18:50:19.67

Pen4の頃から比べるとだいぶIPC上がってるけどな

**Socket774** · 2017/11/26(日) 19:28:16.39

　Pentium4(CedarMill) 660(3.6G)のCinebench R15の値を検索したら、
54ってのが出てきた。Corei3 8100のシングルの1/3。そう考えると
すごい進歩じゃないか。

**Socket774** · 2017/11/26(日) 21:11:48.81

SandyとかIvyあたりからならともかくPen4からくらべて進歩体感できないはさすがに五感が腐り落ちてるレベルだと思う

**Socket774** · 2017/11/26(日) 21:15:40.59

まぁ166から333とか600から1Gの時に比べたら微々たるものかもしれない
何故なら職場で未だPen4が現役だったり、、、

いやまぁ現役で言えば未だに386SXと68000とZ80がいっぱいあるんですけど

**Socket774** · 2017/11/26(日) 23:16:40.36

intelはCPUは止まってGPUを詰め込んでいるから

**Socket774** · 2017/11/26(日) 23:56:20.10

Pen4からCore2の時点で隔世の感があったけどな。
まあデスクトップPen4よりモバイルPen3の方が速かったけど。

**Socket774** · 2017/11/27(月) 00:49:36.24

intelがGPUを本気で作り始めたという事はknightsシリーズが消滅したという事

**Socket774** · 2017/11/27(月) 02:53:16.73

>>219
どうだろ
やめる事はないと思うけど
その為にもあのインド人引っこ抜いたんだろうし
アレの専門はTeraScaleやGCNみたいな設計だから、大方AVXフロントエンドに山程TS3のCUみたいな演算機ぶら下げるとかじゃねぇの

**Socket774** · 2017/11/27(月) 11:11:18.24

ここでKnightシリーズ止めちゃうと「中国のスパコン発展に大きく寄与した」というイメージで終わっちゃう気が

**Socket774** · 2017/11/28(火) 00:24:27.35

Knights Hillキャンセルが発表されて代替製品が通常のXeon派生と噂されてる状況じゃ既に止めちゃったも同然じゃね？

**Socket774** · 2017/11/28(火) 07:16:54.02

電力減る見込みがなくなったのでしょ

**Socket774** · 2017/11/28(火) 08:32:58.24

ふつうに考えて、Xeonが28コアでAVX512使っても、2.3GHzで動くのに、KNLのようにプアなコアを1.2GHzで動かすなら前者の方が良いわな。

**Socket774** · 2017/11/28(火) 08:57:30.85

リッチコアだつってもコア内遅延も馬鹿にできないから面積ベースの限界サイズも縮小してくからね

**Socket774** · 2017/11/28(火) 09:28:26.00

コア内の遅延で思い出したけど電子は光の速さで動くって言ってた人がいましたね

**Socket774** · 2017/11/28(火) 09:53:45.14

放射線じゃん

**Socket774** · 2017/11/28(火) 13:05:48.66

10nmの遅延と、トップの辞任がでかいんじゃない？
この二つがなかったら、来年KNHが出てたと思うよ
去年の夏ごろはKNHはHBMになるよて話まで普通に出てきてたんだし

**Socket774** · 2017/11/28(火) 18:37:59.54

コードネーム“Knights Hill”こと第3世代Xeon Phiが開発中止
http://ascii.jp/elem/000/001/592/1592437/

確定

**Socket774** · 2017/11/28(火) 19:05:26.05

>>229
団子は疫病神だなw

456 名前：,,・´∀｀・,,）っ-○○○[sage] 投稿日：2015/02/03(火) 20:06:09.52 ID:Q1sBTQhd [2/11]
普通に考えればKnights LandingのHMCを接続する技術でしょ
内蔵GPUだのHBMだのはいつもの後藤節。

**Socket774** · 2017/11/28(火) 19:09:10.12

今年はLarrabeeとAtom、ItaniumとIntelのアーキテクチャが一気に消える年になったな

残ったのはCoreだけ

**Socket774** · 2017/11/28(火) 19:09:33.38

>>230
それEMIBの話だっけ？
実際はRADEONとHBM2だったという

**Socket774** · 2017/11/28(火) 19:14:08.22

nvidia負けた
新たな希望はインド人？

でも
なぁ

**Socket774** · 2017/11/28(火) 19:23:56.22

>>229
読んでないけど大原のだろ？
まあこれまでにここで書かれてたののまとめだな

**Socket774** · 2017/11/28(火) 21:15:06.75

2014年時点　HBMはシリコンインタポーザいるしパッケージングも専門業者、少量生産品ならHMCかな？
↓
2016年時点　HBMの実装技術が進化、少量生産品でもHBMでいけるじゃん
HMCは捨ててさっさとHBMに移行

**Socket774** · 2017/11/28(火) 21:36:07.00

折角MO、DFTでP100より高い実行率を誇ってたのに
製造プロセスの遅延やら責任者の転職やらIntelの都合で中止するってのはなあ
表向きはDOEの案件云々にしてるが

**Socket774** · 2017/11/29(水) 00:42:19.03

面積を食うFP部を拡張するほどスモールコアである利点が相対的に薄れていき、結果ラージコアに一本化されてしまったのかな

**Socket774** · 2017/11/29(水) 00:55:04.82

skylakeの1コアの面積は8mm2でこれは初代atomの1/3しかない
今のところラージコアというものは存在しないとさえいえる

**Socket774** · 2017/11/29(水) 00:58:28.40

>>229
大原の理論FLOPS計算合ってる？

**Socket774** · 2017/11/29(水) 02:27:20.81

>>224
Xeon Phiを検討するような用途なら
短時間しか動かせないクロックが2.3GHzあっても役にはたつまい

Xeon Platinum 8176 28C　AVX512連続稼働 1.3GHz　$8790
Xeon Platinum 8180 28C　AVX512連続稼働 1.7GHz　$10009

**Socket774** · 2017/11/29(水) 02:28:14.55

https://pc.watch.impress.co.jp/docs/column/kaigai/1093844.html
RISC-Vの話題

**Socket774** · 2017/11/29(水) 02:40:02.51

時代はMIMDか

**Socket774** · 2017/11/29(水) 03:11:51.13

ディッツェルというのがまた懐かしい

**Socket774** · 2017/11/29(水) 03:31:46.73

>>238
クッソデカい方だと思うよ
せめて同世代で比べよう

**Socket774** · 2017/11/29(水) 04:31:40.81

>>232
"PEZY-SC2"という製品でCPUとHBMが直結製品が製品レベル（スパコン）ででている、
まだCPUの予定機能では未完成ぽいけど。

HBMでCPUではなくGPUしか繋げないという問題は何か特許か次の開発で遅れている
ってことだろう。
ちなみにPEZY-SC2での積層メモリはTSVではない、磁気で上下に信号を伝達という
無線方式で製品で技術の実証となる。500GB/sの帯域だけど次のCPU基盤の採用例に期待

**Socket774** · 2017/11/29(水) 05:13:14.18

HBMちゃうやん

**Socket774** · 2017/11/29(水) 07:08:47.95

>>241
Cellだな

**Socket774** · 2017/11/29(水) 08:02:33.31

7nmプロセス
ワット当たりTeraFLOPS
汎用のCPU命令セットアーキテクチャ

汎用CPUじゃなくてMIMDコアの7nmPESY-SC3のロードマップですら
FP16の場合でもワットあたり0.2TFLOPSなんだけど？
クルーソーおじさん半端ないんだがどういうこと？

**Socket774** · 2017/11/29(水) 08:02:53.90

>>221
そして禁輸で早い段階で国産プロセッサに切り替えられたという事を考えると
アメリカの中国アシストは神憑ってんな。

**Socket774** · 2017/11/29(水) 08:22:14.78

RISC-Vのはメモリやローカルストレージはどうなってんだ？
あとワット当たりTFLOPSって、miniはベクトル長どのくらいなの？

**Socket774** · 2017/11/29(水) 08:33:17.48

あれ？ThruChip・ウルトラメモリのほうはどうしたん？

**Socket774** · 2017/11/29(水) 08:37:23.37

PEZY-SC2のメモリーは”バンド幅の広いメモリー”だけど
HBM/HBM2 ではない

**Socket774** · 2017/11/29(水) 08:48:25.75

HP見たらまだディッツェルおじさんThruChipのCEOだった、HPを信用するなら

**Socket774** · 2017/11/29(水) 09:00:36.31

PEZY-SC2 にHBMを使うつもりだった時期もあったのかもしれない
2015年　4096コア、独自メモリー + HMC or HBM
ttp://www.hpcwire.jp/archives/7014
2016年　4096コア、独自メモリー + DDR4
ttps://news.mynavi.jp/article/20160425-pezy/2
2017年　2048コア
ttps://news.mynavi.jp/article/20170111-pezy2017/

**Socket774** · 2017/11/30(木) 00:39:53.20

>>247
Cellだった

In addition, the startup snagged “a chief architect of the Sony Playstation 3. He was about to start work on the PS5, and when he heard about what we are doing, he said he wanted to join.”
https://www.eetimes.com/document.asp?doc_id=1332658

**Socket774** · 2017/11/30(木) 01:03:36.56

ベクタ拡張の規模は判らんが単純に64bitCPUがワンチップ4096コアはヤバイな
ベクタそのまま64bitだとしても4096あると32bit換算でRadeon Vega 64のSP数の2倍
CPUなのに
しかもNvidiaやintelのような最大ダイサイズじゃないとも言ってる

**Socket774** · 2017/11/30(木) 01:52:45.52

cell broadband gngineを最新プロセスで作り直して、
スクラッチパッド＋HBM2の構成でやってほしい
tofuみたいなインターコネクトもオンダイ実装で

**Socket774** · 2017/11/30(木) 05:16:00.26

>>256
メモリ帯域は１ｺｱの４０００倍必要なのは理解できる？

http://www.hpcwire.jp/archives/7014

**Socket774** · 2017/11/30(木) 05:21:17.32

>>246
実装方法は確定ではない
ソース
>メモリインターフェース2：HMCまたはHBM（ch数は未定）
http://www.hpcwire.jp/archives/7014

>「超広帯域積層DRAM」を8個接続する場合では、合計で4TB/sの帯域を実現することが
>できるメモリIFの開発も行います。」
こっちが独自のHBMより超高速

**Socket774** · 2017/11/30(木) 05:46:57.98

https://en.wikichip.org/wiki/pezy/pezy-scx/pezy-sc3
>2016 (announced)
>2019 (launched)
>Cores 8,096
>Threads 65,536
>Integrated Memory Controller Max Bandwidth 11.18TiB/s
コア数が増えれば当然メモリ帯域は増やさないといけない、メモリ接続方式はそのときの最適なものだろう。
どのような方式にしろCPU直で必要な主メモリ帯域量はDimmソケットでの実装はありえない。

>https://news.mynavi.jp/photo/article/20170201-sisa_pezy/images/006l.jpg
>https://news.mynavi.jp/article/20170201-sisa_pezy/images/007.jpg
この図によると完成の最大実装の帯域では
PEZY-SC2で 2.1TB/s (2017)
PEZY-SC3で 12.2TB/s (2018)
PEZY-SC4で 24.4TB/s (2020)
と順調にメモリ帯域をつなげるロードマップになっている、あとは実績が付いてくるかの問題になる。
製造ルールやらトランジスタなど、諸条件でずれるのは予想がつかない。
PEZYではTSV接続をしない無線（無接点)方式のTCI DRAMと呼称している。
歩留まりが非常に最悪なTSVは新技術がないかぎり今後消えるかもしれない。

**Socket774** · 2017/11/30(木) 07:23:00.70

>>258
？？？

１チップに4000コア以上を集積出来る64bitRISC-Vのダイ効率に驚いてる訳で
GPUと似たような規模で特殊な独自コアを使うPEZYなんて全く関係ない訳だが？
そもそもEsperantoのメモリ構成は判ってるの？

それから帯域と相関するのはコア数じゃなくてスループットのほう
用途ごとに設計のcache localityも帯域消費に響くし
唐突に「メモリ帯域は１ｺｱの４０００倍必要」とか言われても意図を理解できない

**Socket774** · 2017/11/30(木) 07:31:50.40

まー4000coreつっても現存のプロセスの性能上、確実に碌に性能は出んだろうし多少はね?
キャッシュやデータフロー含めて十分な性能を確保した上で4000詰め込めるなら大したモンだけど
GPUですら微妙な所なのがCPU集積で同規模なんてアホな話だわな

実際x86でもコアと同面積程度のキャッシュは必要だし、配線はもっと必要、それよりもさらにメモリインターフェースは実装効率が悪い
面積効率は抜群に良いARMだとこの代償は相対的にもっと酷い
現実的には行っても512-256だろう
専用処理でいいならそれはそれでRISCである必要もないし

**Socket774** · 2017/11/30(木) 07:31:50.96

https://news.mynavi.jp/article/20171110-a258/

Esperanto Technologies社の笠原栄二氏などが講演を行う予定となっている。Esperanto社はステルスモードで活動しているスタートアップで、今回の講演で、果たして何をやっているのかがどこまで語られるのかが興味深い。
なお、笠原氏は、ソニー・コンピュータエンタテインメント社(SCE)の技術ディレクタ時代に、プレイステーション3用のマイクロプロセサ(CELL/B.E.)の開発に従事した人物で、
8月にHot Chipsでお会いした時は、まだ、ソニー系の会社に居られたが、その後、Esperantoに移られたようである。

**Socket774** · 2017/11/30(木) 07:33:38.99

＞独自のHBM

独自であるなら、それはHBMではない。
HBMは一団体が一規格に付けた固有名詞。
物理・電気・論理、諸々詳細が互換のものだけを指す。

BandwidthもMemoryも普通名詞だけどHBMは固有名詞。
普通名詞がもとになっている固有名詞はいっぱいある

**Socket774** · 2017/11/30(木) 07:41:02.14

＞実装方法は確定ではない

バンド幅が広い方のメモリーが磁界結合でありHBMやHMCではない
ということはSC2の最初から現物まで変更されていない。

変更をうかがわせる痕跡があるのは、現物でDDR4となった
遅い方のメモリーのことでしかない