Intelの次世代技術について語ろう 88 [無断転載禁止]©2ch.net

[0001 Socket774 2017/06/08(木) 23:44:42.68 ID:TjclrDDu]

Intelの次世代製品や、それに関連する技術についてのスレッドです。　　　　

■前スレ
Intelの次世代技術について語ろう 87
http://egg.2ch.net/test/read.cgi/jisaku/1491886925/

[0991 Socket774 2017/06/25(日) 14:20:37.61 ID:czlRZH2O]

>>990
そのＵＲＬにはお前が言う内容が書いて無い、反省したら？
そしてLPDDR2の規格で出している時点は話ずれすぎ、Dimmモジュールの応答速度だして意味ねーよ。
DimmモジュールやらICなどでアクセスタイムは大きくかわる、
たとえばお前が早いと思い込んでいるSRAMだって25nsの製品だってあるぞ
http://www.hitachi.co.jp/New/cnews/2002/0215a/
IFの作り方によって恐ろしく変わるアクセスタイムぐらい覚えておけ、
たとえSRAMを従来のDimmで互換インターフェースにしてもDRAMに近い遅延がでるってことよ、
おまえいまのDRAMのパイプラインとバッファの構造すらしらないのか？

[0992 Socket774 2017/06/25(日) 14:27:07.62 ID:czlRZH2O]

>http://pc.watch.impress.co.jp/docs/news/event/1006727.html
>TDKのキャッシュ用途MRAMの話だぞ
ここには「90nm」も「50F2」も書いてない、別記事と同じ記事とか言い出す
そしてアクセスタイムの話ならキャッシュ用であってお前が>988 で出した
そのＵＲＬ言うならキャッシュ用での回路のアクセスタイムであって
Dimm規格で実装したアクセスタイムではないのは明らかだ、どうやっても
理解できないほど落ちぶれた？

[0993 Socket774 2017/06/25(日) 14:34:47.16 ID:AJ0z8ZaL]

>>992
http://pc.watch.impress.co.jp/docs/news/event/1006727.html
> 今回(2016年)のVLSI技術シンポジウムで示した8Mbitチップの要素技術は、
> 一昨年(2014年)の発表と変わらない。垂直磁気記録、90nmプロセスルール、
> Fの2乗の50倍のメモリセル面積、1T1MTJ方式である。
ちゃんと90nm、50F2と書いてある

東芝・Hynixの4GbitMRAMはISSCC2017とIEDM2016で発表が行われている
IEDM2016の論文では書き込み電流のパルス幅は30nsと書かれている
（http://skymouse.hatenablog.com/entry/2016/12/12/164119
ではアクセスタイムが30nsと書かれているがこれは間違い）
お前が重視しているアクセスタイムは当然これより伸びる


そもそもキャッシュ用途とメモリ用途で素子の構造が全く違い、
その影響で速度やビット密度に差が生まれていることを理解してないみたいだな

[0994 Socket774 2017/06/25(日) 14:35:32.92 ID:AJ0z8ZaL]

Intelの次世代技術について語ろう 89
http://egg.2ch.net/test/read.cgi/jisaku/1498367186/

[0995 Socket774 2017/06/25(日) 14:43:27.20 ID:czlRZH2O]

>>993
>ではアクセスタイムが30nsと書かれているがこれは間違い）
>お前が重視しているアクセスタイムは当然これより伸びる
おまえ自分が言った50ns訂正せずに30nsの争いかよ、
それも遅い試作品だけでｗ

>ちゃんと90nm、50F2と書いてある
訂正する、そのＵＲＬは読み間違いした。すまん。
だがそれって2年前(2014年)(2016年)だろ？
お前のいう最新がそれだという説明にはけっしてならん。
ソースの年代ころころ変えるな、50nsより早いものがある時点でお前の負けな。

>そもそもキャッシュ用途とメモリ用途で素子の構造が全く違い、
>その影響で速度やビット密度に差が生まれていることを理解してない
ブーメランだろ、DDRモジュールが0nsのアクセス素子だとしても
20nsぐらいはアクセスタイムかかるんだよ、理解してねーだろ。

[0996 Socket774 2017/06/25(日) 14:47:55.26 ID:czlRZH2O]

>>993
まずお前が50nsが最新だと主張したことが間違いを
まったく認めずに続ける愚かさってどういうこと？
その点について謝罪しないからおかしくなるんだろ。

例外は認めない個々の違いはとか逃げるのは素子事態の性能が
DRAMより早いという事実すら理解できていないだろ。
DRAMが遅いのはバッテリーのように充電と放電の繰り返しという原理に
時間がかかっている、それは物理的に減らせないってこと。
NandFashみたいに蓋できないからリーク電流で放電しまくり容量を
大きくしなければいけないから細かい製造ルールが使えないことぐらい
学べ。

[0997 Socket774 2017/06/25(日) 14:49:52.36 ID:LCbKuG8c]

スレチ

[0998 Socket774 2017/06/25(日) 14:52:02.55 ID:hCD6rEJU]

MRAMの実用化の目処が当分立たないのはわかった

[0999 ,,・´∀｀・,,）っ-○○○ 2017/06/25(日) 14:55:41.81 ID:WdT4WzxX]

団子ですらここまで伸びないぞ

[1000 ,,・´∀｀・,,）っ-○○○ 2017/06/25(日) 14:55:58.68 ID:WdT4WzxX]

1000げと