0332Socket774 (ワッチョイ 13e5-NMN6)
2017/03/11(土) 08:01:06.22ID:U3DIMnQ80長くなるから面倒なんだが、一理あるな>>291がデマである理由は書くが専門用語については更に長くなるから自分でググってくれ
1.チップのテスト領域についてのウソ
バッドブロック発生率は製造時のフローティングゲートのトンネル酸化膜(以下絶縁膜と呼称)の厚みおよび分子構造の良否で決まる
ブロック消去時の高電圧で、この絶縁膜が絶縁破壊するとバッドブロックとなる
で、絶縁膜部の厚みや分子構造は同一チップ内でも製造時に若干のバラツキが出る物である
この"若干のバラツキ"はバッドブロック発生率に対しては影響を無視できる物では無い
仮にNANDチップにテスト領域があったとして、一部領域に対し絶縁膜破壊までの電圧や消去回数を計測しても、各ブロックの判別まで出来るものでは無い
あと、LSIにテスト領域を設けるのは、基本的にASICやSoC等に対してだ
メモリなどは実際に全領域にライトリードをすれば良いだけなのに、わざわざテスト領域を作る意味が無い