【計算】スーパーコンピュータ「京」がGraph500において5期連続で世界1位を獲得、6月23日 [無断転載禁止]©2ch.net
■ このスレッドは過去ログ倉庫に格納されています
http://www.jst.go.jp/pr/announce/20170623-4/ スーパーコンピュータ「京」がGraph500において5期連続で世界1位を獲得 〜ビッグデータの処理で重要となるグラフ解析で最高の評価〜 九州大学と東京工業大学、理化学研究所、スペインのバルセロナ・スーパーコンピューティング・センター、富士通株式会社、株式会社フィックスターズによる国際共同研究グループは、2017月6月21日(現地時間)に公開された最新のビッグデータ処理(大規模グラフ解析)に関するスーパーコンピュータの国際的な性能ランキングであるGraph500において、スーパーコンピュータ「京(けい)」注1)による解析結果で、2016年11月に続き5期連続(通算6期)で第1位を獲得しました。 大規模グラフ解析の性能は、大規模かつ複雑なデータ処理が求められるビッグデータの解析において重要となるもので、「京」は正式運用開始から5年以上が経過していますが、今回のランキング結果によって、現在でもビッグデータ解析に関して世界トップクラスの極めて高い能力を有することが実証されました。今後、本成果の広範な普及のため、プログラムをオープンソース化し、大規模高性能グラフ処理のグローバルスタンダードを確立して行く予定です。 本研究の一部は、科学技術振興機構(JST)戦略的創造研究推進事業 CREST「ポストペタスケール高性能計算に資するシステムソフトウェア技術の創出」(研究総括:佐藤 三久 理研 計算科学研究機構)における研究課題「ポストペタスケールシステムにおける超大規模グラフ最適化基盤」(研究代表者:藤澤 克樹 九州大学、拠点代表者:鈴村 豊太郎 バルセロナ・スーパーコンピューティング・センター:2017年3月終了)および「ビッグデータ統合利活用のための次世代基盤技術の創出・体系化」(研究総括:喜連川 優 国立情報学研究所)における研究課題「EBD:次世代の年ヨッタバイト処理に向けたエクストリームビッグデータの基盤技術」(研究代表者:松岡 聡 東京工業大学)の一環として行われました。 平成29年6月23日 九州大学 東京工業大学 理化学研究所 富士通株式会社 株式会社フィックスターズ 科学技術振興機構(JST) (ソースに順位1から5までの比較表あり) (詳しくはソースで) (関連情報 英語) http://graph500.org/ http://graph500.org/?page_id=254 これで分かったでしょ、 コンピュータの開発は、開発物を売って次の開発の原資が得られなければ続けられるもんじゃないって。 あの、凄いぞニッポン本中毒は別格としてもww これで分かったでしょ、 コンピュータの開発は、開発物を売って次の開発の原資が得られなければ続けられるもんじゃないって。 リトライとか言ってるが、メインフレームだけかな。 アウトオブオーダや投機実行もやれないかもな。 絶対できないわけではないが。 しかし日経の記事もアレだなw 散々Sparcは数が出なくて苦しい、って言ってるけど、 ARMはもっと出ないぞ、最悪、スパコン向けだけだww その辺が珍妙な記事だ。 富士通のアーキテクチャの共通部分がどこからどこまでか理解してないだろ マイクロコードで命令実装とか大昔のIBMかモトローラかよ どうしたらそんな発想をするんだ SPARCとGSの違い http://journal.jp.fujitsu.com/2016/08/23/01/ decoderはもちろん別ものだぞ レジスタの数、Execution unitの構成も違う もちろんARMv8の場合もそれなりに構成がかわるし ARMは勝手に命令追加とかできないから新しい命令セットはARMと富士通の共同開発になる >>251 _____ _r"――――ミ\ ///三~ヾリリノノΛ ノ//ミ三ヲ" ̄ ̄ヽリヘ i//ミ三ヲ" Yソ |/ミ三彡 __ _ Yソ |ミヾ_/ ヽこラ イこラリ |ミニ(ヘ  ̄ | | ヾミ人 、_ `=イ_ノ ヽヽ -<三= / | \ ⌒ / |_ >―-イ  ̄\___/ ググレカス[gugurecus] 西暦一世紀前半〜 没年不明 >>254 PEZYは、中国と同じくメイニーコア。 使いにくいのでベンチマークマシンになってる。 その上、テスラに負けて、見る影もなし。 >>255 > PEZYは、中国と同じくメイニーコア。 原語がmany coreだからカタカナ表記ならメニー・コアもしくはメニイ・コアだが 日本語にちゃんと訳さずに不完全に音を写したカタカナ語で書くぐらいなら原語で書いて 英単語交じりの日本語文のほうがまだしも遥かにマシ >>255 その切り捨て判断は早計。 PEZY-SC2は2017年6月にギリギリだったからな >再び死ぬ気で頑張ると、2017年6月期に間に合う可能性も ttp://news.mynavi.jp/photo/articles/2016/06/14/riken_shoubu/images/005l.jpg ttp://news.mynavi.jp/articles/2016/06/14/riken_shoubu/ メモリバンド幅 byte/flop はPEZY-SC2がP100にもV100にも圧勝してるから 全てのタイプの計算で負けるということはない http://www.hpcwire.jp/supercomputerjapan.html 国内スーパーコンピュータシステム (2016年11月現在) 本リストは公開されているホームページ、ニュースリリース等から収集したデータに基づいています。 データに齟齬がある場合には弊社「問い合わせ」ページよりご連絡ください。 件表示 検索: 機関名 部署名 システム名称 機種名 ピーク性能 (TFLOPS) 導入年 最先端共同HPC基盤施設 Oakforest-PACS FUJITSU 25001 2016 理化学研究所 計算科学研究機構 京コンピュータ FUJITSU K 10620 2012 東京工業大学 学術国際情報センター TSUBAME 2.5 HP Proliant SL390s G7/DL580 G7 5760 2013 宇宙航空研究開発機構 情報・計算工学センター JSS2/計算システム SORA-MA FUJITSU FX100 3490 2016 名古屋大学 情報基盤センター FX100システム FUJITSU FX100 3200 2015 東京大学 物性研究所 システムB SGI ICE XA / UVハイブリッド 2650 2015 自然科学研究機構 核融合科学研究所 プラズマシミュレータシステム FUJITSU FX100 2620 2015 日本原子力研究開発機構 システム計算科学センター 大規模並列演算部 SGI ICE X 2400 2015 東京大学 情報基盤センター Reedbush SGI Rackable 1926 2016 国際核融合エネルギー研究センター 核融合計算機シミュレーションセンター Helios BULL 1520 2011 海洋研究開発機構 地球情報基盤センター 地球シミュレータ NEX SX-ACE 1310 2015 高エネルギー加速器研究機構 計算科学センター システムB IBM BlueGene/Q 1258 2012 筑波大学 計算科学研究センター 密結合並列演算加速機構実証システム HA-PACS Cray GreenBlade 8200 1166 2012 東京大学 情報基盤センター Oakleaf-FX FUJITSU FX10 1130 2012 理化学研究所 情報基盤センター HOKUSAI-GreatWave(GW) 超並列演算システム(GW-MPC) FUJITSU FX100 1080 2015 http://accc.riken.jp/shoubu_info/application/ 実行予定のプログラムはGPUで動作しているものであれば比較的に容易に移行作業が行えます。 PEZY-SCチップは、DDR3/4を8チャネルとPCIe3.0を32レーン持ち、チップのI/Oピン数が多い。 ???? (Xeon Phi は、最大メモリーチャネル数16、PCI Express レーンの最大数16) (Tesla P100 HBM2(バンド帯域幅 720 GB/s) PCI-Express 3.0 x16) この多ピンのチップを47.5mm角のパッケージに押し込んだために、電源や信号の引き回しが厳しく、ノイズが大きくなってしまい、 ZS-1.4とZS-1.5ではPEZY-SCのクロックやDRAMのクロックを落とす必要があったという。 ???? また、電源ノイズが大きくノイズによる電源電圧の低下分を補うため供給する電源電圧を高めにしておく必要があり、消費電力の増加にもつながっていたという。 ???? これに対して、PEZY-SCのパッケージを一回り大きくして50mm角とし、電源、グランドピンを増やし、パッケージ基板とモジュール基板を一体とした詳細なCAD解析を行ってノイズを低減するようパッケージの設計をやり直した。 左はZS-1.5まで使用していたオリジナルの47.5mm角のPEZY-SC。右はノイズを低減した50mm角の改良型パッケージのPEZY-SCnp。ピン数は2112ピンから2397ピンに増加している 性能云々以前の代物のようで。 こういう、おもちゃというか、自作PC? 作る趣味は面白そうだね。 他人の金でやるならなおさら。 そして、ソフトが無い。 デコーダ付け替えりゃたちまち別の命令セットに切り替わるって、中身を知らんバカが雑誌のクソ記事でも読んでわめきそうなセリフだな。 そんなに簡単にできるなら、ARMコアのデコーダでも付け替えてx86にでもして売ればいいw とにもかくにも、 時期スパコンと称しているシリコンは、 メインフレームとSparcとARM混用データ系とビジネスには余計なベクトル積んだ、 市場での競争を意識していないその場しのぎのシリコンだ。 たぶんシリコンは一種だろう。 ほとんど数が出ないから、マスク代(数億円)もバカにならんw Sparcサーバでは年間1万数千台、ARMパフォーマンス市場では何も獲得できないだろうし獲得するつもりも無いだろう。 メインフレーム市場はせいぜい年数百じゃないか? ARMを追加したのはCPU開発予算を国に出させようという卑しい動機。 こんな富士通事情の製品開発に血税をつぎ込んではならない。 >>260 税金をつぎ込んで開発するのに、その開発計画が隠蔽されている。 (なので、このスレが荒れる) そこが問題の核心だ。 以下の記事は、正直言って「ウソだもん、これ」 http://journal.jp.fujitsu.com/2016/08/23/01/ CPUは、どれも似たよう構成(やや本当) => メインフレーム、SPARC、ARM の並行開発は容易(ウソ) https://newsroom.intel.com/press-kits/2017-isc/ Knights Mill uses the same overarching architecture and package as Knights Landing. Both CPUs are a second-generation Intel Xeon Phi and use the same platform. The difference is Knights Mill uses different instruction sets to improve lower-precision performance at the expense of the double-precision performance that is important for many traditional HPC workloads. This means Knights Mill is targeted at deep learning workloads, while Knights Landing is more suitable for HPC workloads and other workloads that require higher precision. As for those different instruction sets, they are called Quad Fused Multiply Add (QFMA) and Quad Virtual Neural Network Instruction (QVNNI). QFMA is a process that doubles the amount of single precision performance that Knights Mill can deliver over Knights Landing. QVNNI is a process designed to lower the precision even further while still meeting the accuracy requirements of deep learning frameworks. The net effect of doubling single precision performance and reducing precision further enables Knights Mill to deliver significantly more performance for deep learning workloads, in comparison to Knights Landing. Knights MillはKnights Landingと同じアーキテクチャとパッケージを使用している。 どちらのCPUも第2世代のIntel Xeon Phiであり、同じプラットフォームを使用している。 違いは、こうだ。 Knights Millは異なる命令セットを使用して低精度(16bit FP)性能を向上させている。 従来の多くのHPCワークロードにとって重要な倍精度のパフォーマンスを犠牲にすることで。 つまり、Knights Millは deep learning ワークロードを対象としていて、 Knights Landingは、HPCの作業負荷や高い精度が要求される作業負荷に適している。 これらの異なる命令セットについては、こうだ。 それらは、4融合乗加算(QFMA)および4仮想ニューラルネットワーク命令(QVNNI)と呼ばれる。 QFMAは、Knights MillがKnights Landingよりも優れた単精度性能を2倍にする命令だ。 QVNNIは、deep learning フレームワークの精度要件を満たしつつも、精度をさらに下げるように設計された命令だ。 単精度性能を2倍にし、精度を低下させる正味の効果は、さらに以下を可能にする。 つまりKnights Landingと比較して、Knights Millはdeep learningワークロードのパフォーマンスを大幅に向上させる。 >>260 >ARMを追加したのはCPU開発予算を国に出させようという卑しい動機。 ARMにせずにSPARCのままならそもそも開発予算もかからないので、それはない CPU開発部隊の雇用を維持するためだよ >>261 一般にISPが違えばレジスタの数からして違うからな、でもこのスレで言っても無駄 どういう資料で勉強すると狂ったことを言い出すのかと言うことだけ興味がある。 https://www.hpcwire.com/2017/06/22/knights-mill-gets-deep-learning-flops/ >>262 (訂正) 低精度とは、入力が 16-bit INT で、(積和)出力が 32-bit INT なもの。 With Quad Virtual Neural Network Instruction (QVNNI), 16-bit INT operations are four times faster per clock than KNL FP32, claims Intel. And thanks to INT32 accumulated output, Intel says users can achieve “similar accuracy to single-precision.” 「富士通はメインフレームやSPACを作り続ける」そのものが、ウソなんでしょう。 CPUの開発部隊の雇用の維持するために、税金で ARM / SVE を作る。 そもそも「京」のコンセプトも税金で SPARC を作り、さらに国内 45nm 工場の雇用を維持する、だった。 三重工場の維持には、結局は失敗した。「京」が最後の仕事だった。 http://www.nikkei.com/article/DGXDASDD2608R_W2A720C1MM8001/ スーパーコンピューター「京(けい)」に搭載する演算用半導体などをつくっている >>264 過不足なく理解・把握するために必要な前提知識が自分にあるか? この点に対する危機感が乏しく、点検を怠る手抜きをする人は 何をどれだけ見ても頭に残るのは気ままで独自の虚構だけだ >>259 http://pc.watch.impress.co.jp/docs/topic/feature/1048911.html MIPSなのにx86とARMアプリを高速に実行できる中国製CPU「龍芯」のカラクリ *** ふと、これを思い出した。 デコーダの付け替えじゃなく、x86/ARMのバイナリ変換だけど。 同一マスク、マイクロコード実装のソースってあるの? それを否定する構成図ならあるようだけど 無意味な長文コピペやめろや どうせディープラーニングには半精度でokって話だろ >>266 そんな日経の飛ばし記事をまだ信じてるのか、京のCPU生産は45nmパイロットラインの流用、事業化したのは40nm 三重工場は富士通三重セミコンダクターとして分社独立、嘘が多すぎる ID:v/xTsGpy [1/2] ← 成長のないこじらせたエンジニア君 ID:/zNrsjtU [1/5] ← 雑誌に踊らされてるエンジニア君 群盲撫象 https://ja.wikipedia.org/wiki/%E7%BE%A4%E7%9B%B2%E8%B1%A1%E3%82%92%E8%A9%95%E3%81%99 物事や人物の一部、ないしは一面だけを理解して、すべて理解したと錯覚してしまう』 ことの、例え スパコンのスレに沸いているのは、多くがこれ。 CPUどころか、計算機の設計製造やったことあるのか、って連中。 ただ、時々、本物が現れて、ズバリな情報が書かれるのが面白い。 目障りなら読まなきゃいいのになw まあ、雑誌でも見て勘違いした知識でわめてるんだろw 大して知りもしないの自覚してるから具体的な反論もできずに遠吠え、みっともねえなww まあ凄いぞニッポン本中毒みたいなのにまとわりつかれるよりましだけどな。 さて、その「成長のないこじらせたエンジニア君」の言った通りになったら目も当てられんな、 っが、 残念ながらそうなるだろう。もはや隠せない。あんな構成。 同じか似たようなダイで作って、 Sparcは消費電力が大きいがARMは小さい、ARMは性能が低いがSparcは高い、そんな話あるはずないww 多少は違っても似たようなもんだ。 ただ、もしかしたら、セレクトで差を付けるかもしれんな。 ARMは高速品、Sparcは中速品、動けばいいというだけのメインフレームは低速品。 京じゃ相当選別したんだろうな、正規分布の上の方。 そんなの貫通電流がでかくてますます電力を圧迫したんじゃないのか?ww でもって、大量にとれる正規分布の-2σまでの低速品の持っていき場に困ったんじゃないのかなwww コスト要因としてもすごいはず。 だが速度選別で製品変えたいなら下地は完全共通、速度選別後配線だけ変更とかになるな。 あるいは配線まで共通で、もはや外部ピンから選択とかな。まあ大した数が出ないからな。 まあ、出来上がって来るのはそんなもんだろうな、残念だろうけどねwwwwwwww ちなみに富士通にとってARMなんてどうでもいいはず。 そもそも外販できるような代物はあんな構成じゃ不可能だし、 設計要員の質的にも量的にもガチンコ勝負できるような体制など無いだろう。 切実なのはメインフレームとSparc。 諸元はぱっとしなくてもいいから製品として提供できないとまずい。 だからこの開発は、富士通の製品開発なのさ。 そしてARMはスパコン開発で性能が出ない隠れ蓑で、血税投入の誘い水にするのが目的。 腐ってる。 つまらんところに知恵を使うより、 いっそ、Sparcサーバとメインフレームを装置ごとカメレオンにしちまうとか考えろよ。 余りにも体裁が悪いってなら、ボードまで完全共通にしちまえよ。 折角マイクロプログラムでごまかすならたぶんピンコンパチだろ。 それやりゃARMサーバにもなるぞ、売れる売れないは別としてwww しかしなんだな、 大学にもXeonスパコン入れてるみたいだから、もうSparc打ち切りって話をしてるかもなw XeonスパコンやるならSparcはいらんし、サーバ用がしばらくはいるとしても、 性能は要らんと考えるとつじつまが合う。 >>274 llusion of explanatory depth(IOED)は 自覚できれば中立性を取り戻すらしい 自覚できれば http://www.fujitsu.com/jp/about/businesspolicy/tech/k/whatis/processor/ 高性能・高信頼と低消費電力を兼ね備えたCPU 「SPARC64™ VIIIfx」 スーパーコンピュータ「京」には富士通が設計・開発したCPU「SPARC64™ VIIIfx」が採用されています。 その特徴について説明します。 CPU「SPARC64™ VIIIfx」には45ナノメートル半導体プロセス技術が使われています。 http://www.fujitsu.com/jp/group/mifs/services/factory/history/ 8月、三重工場、会津工場のファウンドリ分社化、および台湾UMC社との40nmテクノロジーライセンス契約締結を発表 12月、三重富士通セミコンダクター(株)設立。台湾UMC社が資本参加 三重富士通セミコンダクターとして操業開始 SPARC64 XIfx TSMC 20nmプロセス SPARC64 IXfx TSMC 40nmプロセス SPARC64 VIIIfx 45nm 三重工場 (京のプロセッサ) http://news.mynavi.jp/articles/2011/12/16/sc11_fx10/001.html 富士通の半導体部門は、45nm以降の半導体プロセスの自主開発は行わず、 それ以降の微細化は台湾のTSMCのプロセスを顧客に提供すると発表している。 従って、SPARC64 IXfxもTSMCの40nmプロセスで製造されていると考えられる。 既にTSMCの製造プロセスに合わせたマクロやCADを持ち、 実績のあるLSIのマクロや配置配線CADを使えば、これらの手間が省ける。 もちろん、チップ上のハイレベルの配置設計やタイミングクロージャなど、 富士通のエンジニアも物理設計に参加しているのであろうが、 LSIが主体となって物理設計が行われたのではないかと思われる。 *** 40nm 以降は、富士通の三重工場は生産していない。 ※ 違っているのなら、他の「正しい」ソースを教えて。 (参考) http://jp.fujitsu.com/platform/server/advantages/sparc64processor/#sparc64ixfx >>282 > 40nm 以降は、富士通の三重工場は生産していない。 > ※ 違っているのなら、他の「正しい」ソースを教えて。 > > (参考) > > http://jp.fujitsu.com/platform/server/advantages/sparc64processor/#sparc64ixfx 結局何が言いたいのか、わけのわからない駄文。 富士通のWEBページのURL張って、それが、何か? http://www.fujitsu.com/jp/group/mifs/services/factory/wafer/index.html 三重300mmライン 当社は、富士通セミコンダクターから2005年操業の三重工場300mmラインを引き継ぎました。 本工場は操業開始当初から、先端ロジックLSIのファウンドリ製造受託を主力とし、ファウンドリ事業に対応した製造体制、情報管理、品質管理およびカスタマーサポートの体制を確立しています。 ISO14001に則り、「環境にやさしい工場」を追求するとともに、ISO9000シリーズおよび車載向けのISO/TS16949の認証に基づいた品質保証管理体制を確立するなど、 安全や品質の向上に向けて、全力で取り組んでいます。 ウェハーサイズ 300mm プロセステクノロジー 40nm、55nm、65nm、90nm 時系列も知りたいんか? 自分で調べろよ http://www.fujitsu.com/jp/group/mifs/services/factory/history/index.html >>285 そういわれてみるとレンポウって二番じゃ駄目なんですかって言ってたけど それにしては与党になりたがってる気がするねw ダブルスタンダードじゃないの?って感じがする >>283 SPARC64 IXfxf 40nm は、三重工場で生産されていたのか? http://eetimes.jp/ee/articles/1601/12/news008.html 『UMCからは資金出資と合わせて、40nmプロセス技術の提供を受け ... 2016年から出荷を開始する予定である』 SPARC64 IXfxf 40nm は、三重工場で生産されていたわけじゃない。(TSMC と思われる) 三重工場で作られたCPUは、京の SPARC64 VIIIfx 45nm が最後。 0) ここまでは事実なのか? 次の疑問は、 1) 三重工場の CPU 製造工場としての雇用の維持には失敗した、ように見えるが、そうなのか? 2) 45nm のプロセスの立ち上げ費用、このプロセス用の VIIIfx の物理設計の費用は、京プロジェクトがすべて背負ったしまったのか? それがプロジェクト費用の高さの原因なのか?それとも富士通側に損失が出ているのか? 3) 以下の部分だけ見ると、45nm プロセスの採用は失敗と認めたようにしか読めないが、そうなのか? SPARC64 VIIIfxとIXfxでは、コア数が倍増し、L2キャッシュ容量は2.4倍、ピーク演算性能は1.85倍、チップ面積は5.7%減少している 死んだ子は生き返らんよ。 20年位前、TSMCが5000億円投資するという話が出た時、 周囲はみんな「台湾?」といって気にも留めてなかったことを思い出す。 そのころx86とメインフレームの性能が逆転し、 大半の業務がクライアントサーバに移行し、 インターネットビジネスとともにメインフレームは御荷物と化した。 あっという間だったな。 スパコンCPU開発は、 死んだ子が生き返るという 無意味な開発に金をつぎ込ませようとする霊感詐欺ww >>263 >ARMにせずにSPARCのままならそもそも開発予算もかからないので、それはない それじゃ、性能が低いと批判を受けるだろ。 目標値を告知したら、スパコン開発名目でのカネは出ない。 だからARMを持ち出したのさ。 っで、「性能は狙わないが消費電力が低い」とかなんとかペテンを垂れてるのさ。 もちろん同一か似たようなダイでそんな差なんか出る訳はない。 しかし性能と違って消費電力は誤魔化しやすいからな。 >CPU開発部隊の雇用を維持するためだよ 同じことだろ、CPU開発の補助金の目的としちゃ。 その辺散々説明したんだけどなあ。 スパコンでも何でもいいけど商用のマイクロプロセッサを作れるFABが日本に無いってのはダメだよなあ 有志を募ってファウンドリでも始めたらいいのに CPU製造の雇用の維持ってなんだ?どういう職種がfireされたって? 三重富士通セミコンダクターはリストラしたのか?ソースは?どこから出た話なんだ? ファブライト・ファブレスの移行しつつ開発技術の維持が富士通のシステムプラットフォーム事業の既定路線だろ で、バカな話が続いているが SPARCからARMへの変更はエコシステムの違いが理由 省電力とか関係ない、それもどこソースの妄想だよ よくわからんがお天気の予報がヌルヌル動くようになるのかな? >>274 マイクロプログラムとか言ってたしな >>291 >>ARMにせずにSPARCのままならそもそも開発予算もかからないので、それはない >それじゃ、性能が低いと批判を受けるだろ。 ARMで受けないのに、受けるわけないだろ >>294 >SPARCからARMへの変更はエコシステムの違いが理由 ARMにしたって浮動小数点ユニットてんこ盛りにしてそれに特化した他のARMで使いようのないコンパイラを わざわざ作らないといけないのは同じなんで、エコシステムとかねーよ >>296 ARMv8は独自命令の実装を許可していない、載せられるのはARMと共同開発のSVEのみ コンパイラが独自であろうがARMv8向けのソースは流用可能 京の開発でもLinuxカーネルやオープンソース・ソフトウェアの利用や還元は行われているが コードのポーティングが必要な場合があった だから読んでねえな、って言ってるのに、ったく。 こういう手合いもあの凄いぞ日本人本中毒と大差ないかもな。 ARMにしたって何にも変わらんよ。 そんなのは先に指摘しまくってるだろ。 同じダイでマイクロプログラムだけ変えたって、消費電力も性能も大差ない。 ARMと言い出したのは、「性能は求めず低消費電力」と言い出したことろから分かる。 それは偽装だ。 「ARMにして性能は求めず低消費電力を狙うんだ」 と説明することで計画に意義を醸し、開発補助金を得ようということ。 Sparcだと「何その性能目標」って言われるからだ。 勿論ARMで作ったって似たようなものになる。しかしそれじゃ補助金がとりにくいってこと。 完全にオマエの妄想じゃないか 塩対応ですますか、無視するしかないってのがこのスレの問題か把握したわ >>297 ポスト京専用にARMと共同開発するSVEに、エコシステムとかないことに変わりはない >>299 まだマイクロプログラムとか言ってる馬鹿につける薬はないわな 同一マスクのシリコンにマイクロプログラム方式(マイクロコードによる命令実装)でISAを実装しているってデマは誰が言い出したんだ >>300 SIMD拡張をしただけでエコシステムがなくなるなら、x86なんて何回もエコシステムが崩壊してる事になるな そうなのか SVEはポスト京専用ではない、ARMには開発から12年も経過した128bitSIMDしかないため 先行したサーバー向けARMの適用範囲が狭い原因にもなっている つまり新しいSIMD機能への要望がある SVEはARMのパートナー企業複数との協業での開発であり、富士通の立場はリード・シリコンパートナー https://www.ssken.gr.jp/MAINSITE/download/newsletter/2006/sci/2/3_inoue.pdf 米国HAL Computer Systemsで開発していたSPARCプロセサがキャンセルになり,GSのCPUを開発してきた 設計者が,SPARCアーキテクチャ[4]のCPUも担当することになった.GSのCPUをベースにした初代のSPARC チップがSPARC64 Vである.図 1は,GSのCPUと,SPARC64 Vのチップ実装図であり,両者の類似度の高さ が現れている. >>302 >SIMD拡張をしただけでエコシステムがなくなるなら、x86なんて何回もエコシステムが崩壊してる事になるな 実際AMDが何度も崩壊させてるだろ >>303 >SVEはポスト京専用ではない プッ >>1 拡張命令を作るのではなく、既存の命令文で作成された拡張命令的 ロジックを、前駆的・並列的プリプロセスにて抽出・類型化・ブロック化して、 それぞれを拡張命令的にハードウェア処理する。 これにより、拡張命令による依存をなし、拡張命令処理のような 高速化が見込め、 かつ、 互換性の高い模範的標準的ソフトウェア仕様になる。 >>257 まだ試作段階みたいで正式発表は無いが、 Green500の7位に海洋開発研究機構の「Gyoukou(暁光)」が入ってる。 https://news.goo.ne.jp/article/mycom/business/mycom_1642829.html これは、PEZY-SC2 を使ったもので仮には動いたみたいだな。 消費電力は推定値で実測値ではない。 これは開発が成功したら、海洋開発機構が買い取ることになっている。 開発期間は、2017年1月〜12月 この開発のメインテーマは、磁界結合DRAM・インターフェースでこれが実装されたら大きなニュースになるだろうな。 目標消費電力は15GFlops/W だったから完成していたら、今回GREEN500で1位のTSUBAME3.0を抜いただろう。 >>308 2017年7月度 SSISフォーラム開催案内 http://www.ssis.or.jp/activities/lectures/2017/20170726.html 「大規模メニーコアプロセッサ『PEZY-SC2』と、 今後の開発計画について」 講師:齊藤 元章氏 株式会社PezyComputing 創業者・代表取締役社長 PEZYグループは、1995年の0.65umプロセスの時代から、22年に渡って独自の大規模半導体開発を継続しており、直近では2,048個のMIMDコアを集積した16nmプロセスによる620o2の巨大なPEZY-SC2を開発完了致しました。 現在は7nm世代のPEZY-SC3開発に勤しんでおり、超メニーコア化を推し進めています。 また同時に、磁界結合インターフェースを用いた3次元積層DRAMである「UM-1」もグループ内のUltraMemory社で開発を行っており、PEZY-SC2と4個のUM-1間も磁界結合インターフェースで接続され、全体では2TB/sという超広帯域でのメモリ転送速度を提供します。 グループ内では、スパコン・HPC用の超メニーコアプロセッサ開発の他にも、人工知能エンジンに使用するビット精度を落とした100万コア規模のAIプロセッサの開発も進めています。 このスレでLINPACKベースでの消費電力を騙る馬鹿は死ね 結局コスパはどうなん?建設費、維持費などなど 技術ちゅうのは、コスパの追求やで スパコンの法定耐用年数は5年なので減価償却完了 コスパ最強でGraph500&HPCG世界一のスパコンが使える 年に80億円の運用費を、新スパコンのレンタルに回すべき TOP500がHPCGのスコアも掲載するようになっているけど そろそろHPLでのランキングは終了って事? HPCGベースで消費電力当たり性能を計算すると 京はIntel BroadwellやTesla K40と戦えるレベルなのか 何このオーパーツ >>309 >620mm2 昔のロードマップで4096コアだったのを2048コアに変えた理由は何かと 思っていたが、ステッパーが対応可能なダイサイズを超えることが理由だったようだ 京×データサイエンス シンポジウム ― データ meets シミュレーション ― 【京シンポ2017】(8月25日・東京) http://www.aics.riken.jp/library/event/ksympo2017 >>1 京ってだいぶ前から名前聞くんだけど、さすがにハード面でアップデートはしてるんだよね? 何かしたかな?ソフトのアップデートの間違いじゃないの? >>187 その実用性ってのがよくわからない。 F1は最速だけど、町の中で普段使いするなら 軽自動車に実用性で劣ってるようなことか? >>320 1、実際に運用するソフトでの性能が理論性能値に近く、今回の結果では理論性能値の差を逆転している。 2、MTBFが長く製品としての完成度を持つ。(最大構成で京の10倍の理論性能値の発展型が市販され稼働している) >>321 Graph500で理論性能値とか言ってるって、何もわかってない馬鹿かよ で、市販されてるって、どんな規模のが何台売れたんだ?wwwww 日本は日本独特を追求した方がいいんじゃね? 世界標準とかいうのにすると必ず負けるだけだし >>320 違う、0-100が世界一でも、レースでは負けるようなもの。 レースと言っても色んなものがあるから、色んな世界一がある。 なぜCPUボードだけをFX100に取り替えないのだろうか? 1つ疑問なんだけどさ、スパコンの最高処理速度の状態でどれくらいの時間、安定的稼働できるものなの? それによって、処理するデータ量が変わってくると思うけど。 【ひろき】上田泰己8【カッシーナ】 [無断転載禁止]©2ch.net・ http://rio2016.2ch.net/test/read.cgi/life/1465825471/ 817 名前:名無しゲノムのクローンさん :2017/05/22(月) 23:45:30.78 ID:8/RLXOTfd 中国人の東大女子大生が自殺した時に、元彼上田と新彼Bの三角関係が原因と聞いた。 家族が自殺偽造疑って後日週刊誌に記事が出ていたことがあった。 かなり前の週刊誌だったから覚えてる人いないよな。 週刊文春2007年6/9号 162ページから165ページ 全文 「美人東大院生怪死」 才色兼備の東大院生が何故自殺したのか 両親が涙の訴え「娘は殺された!」 警察は「自殺」と断定。疑問を抱いた両親が調べた「遺体の謎」「パソコンの秘密」 https://rio2016.2ch.net/test/read.cgi/life/1495932396/31-47 なぜ計算機ラックだけをFX100に取り替えないのだろうか? 光ケーブルのネットワークは豪勢に設置しておいて、 プロセッサ本体は2−3年ごとに入れ替えていくと いう具合にはできないものかな。 >>333 構成に合わせたバタフライネットワークを構築しないといけない 京は登録商標にはなっていない気がする。名前が一字で短すぎるものな。 マウスコンピュータが「京」と名づけたPCを売り出したらどうなるのだろうか。 【カッシーナ速報】理化学研究所からの開示文書が届きました https://www.nantoka.com/ ~kei/diary/?20140530S1 平成23年02月25日入札公告「幹細胞研究開発棟2階交流スペース・ディスカッションルーム2用什器」 リンク先3、4ページ目 物品購入要求 起案年月日 2011年1月14日 依頼要求元 計算生命科学センター設立準備室 合成生物学研究グループ 納入場所 所在地 神戸 建物 幹細胞研究開発棟 使用者 上田 泰己 件名 幹細胞研究開発棟2階交流スペース及び居室用什器 業者 2100417 (株) カッシーナ・イクスシー 合計金額 4,872,000 城 島 さ ん が 安 全 性 P R 福島県産品、「TOKIOは言うぞ、ホントの福島!おいしい福島!」(2017/7/23 福島民報) 県産農産物の魅力発信 東京で新CM発表会 知事、「TOKIO」の城島さんが安全性PR http://www.minpo.jp/pub/topics/jishin2011/2017/07/post_15269.html … 城島君の被曝は避けられないだろう カルマは重いぞ! https://twitter.com/ 東海アマ/status/889221609160036352 最 近 、 ガ ン の 死 亡 者 、 日 本 が 一 番 酷 く はっきり言います、福島はぜんぜん解決していません。 終息宣言なんてぜんぜん嘘ですからね。 何も終わっていない、どんどん酷くなっているんです、今は。 で、よくね放射能、これキャベツ、入っていません、これ嘘ですから。 ある一定のランク以下、未満は、全部ゼロ表示されます。 99入ってるんだけど、100じゃなかったらゼロになっちゃうんです。 それで皆、買ってるんですよ。 だから最近、ガンの死亡者、日本が一番酷くなっている。 これから二人に一人になってくる。 全部フクシマです。 関東地区で今、若い人たちが次々死んでいる、ポックリ病で、原因不明だ、放射能です。 放射能を浴びた人は、心筋梗塞と脳梗塞でやられちゃうんです。 血栓がたまるんです。 だから若い人でも。心筋梗塞と脳梗塞で死んだら、これ放射能で死んだと思ってください。 ロシアそうだから、絶対、日本は言いません、自民党が言うわけないじゃないですか。 だって原発どんどん再稼働させたいわけですから。 こんな国に住んでるんですよ。 放射性物質を運ぶときにバケツで運んだり、いや、平気でやってますから、日本の場合は。 前も、プルトニウム爆破しても平気でしょ、あんなの手で開けるなんて、馬鹿ですよ。 もっと言うと、時々だけど、本当に時々だけど、関東の川で妙なものがでている。 放射性物質、公表されてない。 ものすごい放射能の雲が東京を横切って、横浜を横切って、大変なことになったんだよ。 でも日本ではテレビでも、お笑いがゲラゲラやってるだけですよ。 実はこれぜんぜん発表されてませんけど、電源止まったことあるんですよ。 311があったあと、一年後くらいかな、7月か、そうそう。 あの時、大変なことになったんです、完全に電源とまったんです、発表してませんよ。 東京は壊滅するところでした、あと一時間、水が・・・メルトダウンじゃないんですよ。 そんなもんじゃない、崩れ落ちていくんです、次々と。 そしてもの凄い上昇気流が上がって、放射性物質が1万メートル越えるんです。 で史上最大のキノコ雲ができあがる、それがシャワーになって落ちてくる。 放射性物質のシャワー、これスカイシャイン現象って言って、全部、即死です。 日曜日ギリギリでセーフでしたけど、こんなこと発表してます? 自民党が言うわけないでしょ、あんな嘘つきの党が、信用しちゃだめですよ政府なんて。 (2時間6分〜) 「飛鳥ゼミナール34」飛鳥昭雄 エクストリームサイエンス アーカイブ全編公開中 https://www.youtube.com/watch?v=G3V7YsVRff0 むしろエコシステム崩壊しないのがSVEじゃないかね 2048bitまで定義済みでしょ 2048bitの幅のデータバスをメモリシステムとの間で作ってやれば、 実に早い処理ができそうだな。 今は計算量/電力が競争の主軸になっているようやけど 計算量/開発費でも競争して欲しいな… Top1に返り咲く気が無いなら「日本死ね!」と言わせてもらう チップ上のトランジスタの数に制限を設けて、その上限の範囲内でどれだけの性能を 発揮できるかという競争もあってもいいと思う。ただしトランジスタの数を数えるやり方が 自明ではないかもしれない。 チップ面積を制限して競争するということも考えられるが、2階建て3階建ての場合に どうするかなどを決めないとな。 あるいは、システムの総重量の上限を切って、ライト級、バンタム級、ミドル級、 ヘビー級などと階級を分けて競うとか。。。 今の集積技術を使えば、モトローラのMC6800(たしかトランジスタが1万個より少なかった)とか Z80とかあるいはMC68020とかを千個でも1万個でも1チップの上に集積できそうな気がするが、 そのようなものを作ることには意味がないのだろうか? ディープラーニングでは8bitや16bitの整数も使われているらしい。 通常のスパコンの用途では16bitCPUを1万個集積しても 使えないと思われ。 ■ このスレッドは過去ログ倉庫に格納されています
read.cgi ver 07.5.5 2024/06/08 Walang Kapalit ★ | Donguri System Team 5ちゃんねる