Intelの次世代技術について語ろう 95
レス数が1000を超えています。これ以上書き込みはできません。
Intelの次世代製品や、それに関連する技術についてのスレッドです。
■前スレ
Intelの次世代技術について語ろう 94
http://egg.5ch.net/test/read.cgi/jisaku/1526644048/
VIPQ2_EXTDAT: checked:vvvvv:1000:512:----: EXT was configured お分かりいただけただろうか
2015 2016 2017 2018
Skylake Skylake Skylake Skylake
Cannonlake Kaby Lake Kaby Lake Kaby Lake
Next gen Cannon Lake Coffee Lake Coffee Lake
Ice Lake Ice Lake Whiskey Lake
Tiger Lake Tiger Lake Comet Lake
Next gen Alder Lake Sunny Cove
Meteor Lake Willow Cove
Next gen Golden Cove
Next gen SunnyCoveでipcに振ったのはいいけど
この拡張内容で今のクロック維持できるとは到底思えない
製品レベルでは、1GHzぐらいクロック落ちて、結局Coffee Lake比5%〜10%とかになる予感がするわ あまり理論的なことは分からないんだけど、この拡張内容がクロックの維持・向上を阻害(1GHzもダウン)するものなの? 実行ポート拡張とかL1キャッシュの拡張なんかは、もろにクロックにくるでしょ 高クロック化が難しい10nmでIPCを重視とか言って予防線張ってきてるしな いやわざわざスケジューラを小分けにして複雑度下げてるし
(port01456+237→port0156+49+28+37)
クロックを維持するための工夫はしてると思われる :___ :
:/ 淫厨\:
:.|/l|llO-O-ヽ|:インテル 7nmは計画通りな!
:6| :lll: :)'e'( : :.|9:
:/ ‐- / ̄ ̄ ̄ ̄/:
:(__ニつ / Intel /:
:lニニ!ニニニニニ!: ←10nm遅延 7nmのapple A12は128k+128kだし微細化でL1を増やすのはトレンドなのかな? キャッシュを48KBに増やすことに関してはRWTでも議論されてるから見てみるがよろし >>935
Appleそんな事やってんのか
もうダメだろアレ
どういう格納かわからんが64までは実用で片付けられるだろうが
それ以上はアクセスレイテンシ下げた方が効くだろうに ____
┏━┓ ┳┳┓ ┳━┓\._ | -- 、
┣━┫ ┃┃┃ ┃ ┃/|_| | /´淫厨 \
┛ ┗ ┛ ┗ ┻━┛l_/\| 厶--- 、
7nm ,ィ≦__ ´ ̄`ヽ\
tf´ /__, ≧t、 \>-
____ `¨{tテッ `ー,tテッv┬v
,ィ==≦、 、 `}`¨f^ヽ `ー宀│
ト((ィー'^</ / 淫厨\ヽ、 j;; ^__`_ ;;;u j Y
. , --- 、 ,r' 淫厨 ∨ __,tッー¬fっ=r-ヘ r'===ヘィ '^'__
.イ廴淫厨 ー≦f(乂从儿 ヽ!てテ てテYヽ ヽ` ̄ ̄´;;u , ' /
〃__,{ ヽ、 、({ ≦ ≧zヽ, } こ'⌒ヽ ¨´u |Y^ヘヽ、___ _, イ/
、」:ftッ,ヽ、 ハ ミニ! /⌒ヽ ;;ト┘{ ;ヽ弋iつ7´,'└〉_ノ^f^ヽ、´/
ヾ_| 〈_、 | | 〈';;r===-イ 气,ハ `¨こ´u;;; _/ヽノ| ,ァ=r- 、
「! fニぇj j 入`¨こ¨´ u /f≧ー一 '´ ,/ 厶八_ノ \__
. ヽ、 `¨7 ,イ/>rr--r≦´ jf`=-- / ,r-、
ヽ ヽ
/ 十つ | l ヽ /^「ヽ '⌒}
\ | 廴ノ し 廴ノ _ノ _ノ
_ノ ̄/ / ̄/ /''7 / ̄ ̄/ /'''7'''7 / ̄ ̄/ / ̄ ̄/ / ̄ ̄/ / ̄ ̄/ / /
/ ̄ / .  ̄ / / /  ̄ ̄ ̄~/ / / / _ /__/ /__/ / / / / //
 ̄/ / ___ノ /  ̄_7 / ̄ _ノ /! .i/ / / / / / / / /\
/__/ /____,./ /__,ノ /__,/ ゝ、__/ __/ __/ /__/ /__/ / . \
/ ̄ ̄ ̄ / /''7''7 /''7 ./''7 / ̄ ̄ ̄/ /'''7'''7 /''7''7 __/ ̄/__ /''7''7
. / / ̄/ / ー'ー' /__/ / /  ̄ フ ./ / /i | ー'ー' ____ /__ __ / ー'ー' ____
. 'ー' _/ / __ノ / __/ (_ _ノ / i i__. /___/ _./ // / /___/
. /___ノ /__,./ /___,.ノゝ_/ /__,/ ゝ、__| |___ノ |__,/
. _____
(_____) ←CPUクーラー
_|___|_ ←グリス
. |______| ←ヒートスプレッダ
|___| ←発がん性物質インジウム
|_ _ _ _ _,| ←ダイ研磨分
_|___|_ ←CPUダイ
(_______) ←パッケージ基板 >>941
もうだめだろって
普通にintelより遥かにワッパ上ですがな
A12XとかKBL-Rの4コア並だし
Intelのがよっぽどダメだろ まあ、スパコンからデータセンター、モバイルまで手掛けていて、レガシーにも気を配る必要があるインテルに対して、自社ハードだけ見てれば良いアップルではハードルが違いすぎる。
マイクロソフトとインテルが合併して独禁法無視して自社ハード売りたい放題なら、幾らでも新技術投入できるだろうし。 キャッシュ容量を2倍にすると、面積2倍、配線は水平垂直のみで距離も2倍、それによりアクセス時間も2倍
ミスヒットによる電力の無駄はないけど遅くなる
微細化したからといってこの関係は変わらない
レジスタ、レジスタリネーム、ハイパースレッディング、μOP、L1、L2、L3各種の記憶容量はソストとのバランスだよ 距離は直接的な問題じゃない
配線容量が問題
アクセス時間はトランジスタの性能にも依る 細かく言うとそうなんだけど
アナログ設計やレイアウト設計してない普通の人には難しいでしょ >>953
それも当然専門家をダース単位で雇ってるでしょ intelはクルザニッチがクビになった時点で10nmキャンセルって選択肢はなかったものか。
正直14nmを最適化進めたほうが良かった気がする オンダイキャッシュにヒットした方が外のDRAMにアクセスするよりブッチギリで早いし消費電力も低い
シェア取ってる強みでソフト側も最適化するから特殊な処理しないならベターでしょ >>954
すまん、ここの人たちに書いてるんだ
現場からしたら当たり前のことなんだ >>955
なんだって限度がある
14nmへの最適化でダイ面積が(10nmへシュリンクしたときのように)減るわけないし
ワッパも(10nmへシュリンクしたときのように)良くなるわけないから
コスパでいえば悪い >>948
本当にベンチ以外でそんな性能が出るなら
とっくにHP帯でもARMが席巻しとるわ
キャッシュってのはバランスだ、量があっても使えなきゃ意味がない
大方面積削るバランスの一環だろうが、ほんなら無駄に載ったコア下ろせっつー話
プロセッサとして歪過ぎるんだよ 下手にキャッシュを弄るより、もっとオンチップメモリ/システムストレージを攻めたほうがいい気がする iPhoneのA12は電力効率で言えば14nmに留まるintelより有利な点が多いのでモバイルの電力条件で比較すれば普通に上回るかと
HP帯は要求される処理も条件も全然違う
A12が優劣だからARMが優秀でどこでも勝てるはずみたいなアホ理論は見た事無い >>955
今の爆熱9900kを見ろ。あれが14nm の限界だ。 この間のイベントで実はSkylakeからCoffee Lake+まで14nm+だったことが明らかになった
その意味がわかるな? >>955
キャンセルした瞬間に先に買った装置とかが将来の収益を出さないのが確定するから
減損会計的にもうやめたくてもやめられないらしいよw やっぱり14nm++は存在しなかったんだな、intel脳内14nm++だった なんだと…
14nmはIntelにとって自信あるプロセスだから改良ぐらいは難なくやれていたと思ったが Sunny Coveやべえな
AVX512のストア命令に4uopsを使うんで仕方なく命令発行数とストアユニット増やしただけで演算ユニットは4つのままとか 限定出荷だったBroadwell(14nm)と比べてSkylake(14nm+)は最初からフルラインナップと歩留まりの改善が明らかだったが、それ以降はプロセス改良による改善が見えなかった
14nm++と呼ばれるものは14nm+を高クロックで回すためにパラメータを調整した程度のもので厳密にはプロセス自体もSkylakeと同世代なんだろう
>>969
Skylake-Xと同じでSkylakeの魔改造にすぎない可能性が高い。そもそもSkylake自体変更点が多いくせに目玉がないパッとしないアーキテクチャ SunnyCoveが期待できるものと、勘違いしてる人たちがたくさんいるのが不思議だ むしろGen11だけが興味の的でCPU本体はCoffeeで構わんのです IGPUなんて飾りです。偉い人にはそれがわからんのです 10nmで大コケしてるのに他所の注文受けられるわけないわな カスタムファウンドリ事業は前の女の尻をさわって首になったCEOの発案だからこれ以上無理して続ける理由が無いのかも知れない。
22nm自体に競争力が無いのかも知れないしintelがカスタムファウンドリ事業に興味が無いのかも知れない。 もっと言うとintelの10nmが全く上手くいってないのだろうと思う >>975
14nmを使うと大々的に発表したパナソニックからも何もなかったからな
新しい22nmとかどうするんだろうね 10nmずっこけすぎでしょ
何年失敗し続けてるんだよ intelとしては5GのTSMCで製造しているRF フロントエンドチップ群を22nmで製造していわけだ
RF Transceiverの22nmの技術発表などを行ったりしているが量産だとまだ先の話になると思う
ライバル大手は10nmで製造なのでこの辺はintelとしてはかなり苦しい所だ。
intelとTSMCのアナログICの製造技術の差はかなりあると思われる。(話にならないくらいの差) intelとしたはRF フロントエンドチップ群を自社工場で製造したい、しかし技術的格差が大きくまだ予定すら立てない状態 ファウンダリとして、色々なIC製造してきた所と、ほとんどCPUしか製造してこなかった所で経験の差がここにきて出た気がするな
足掬われてんじゃん
何やってんの TSMCは微細化に先が見え始めたので組み込み特殊ICに注力している、intelに多種多様ので組み込み特殊ICを製造する技術
どころかその考えも持っていない、つまりファンドリー業は無理だ(もともと自社で余った分を他社に使わしてあげようかなの発想だから) 回路を「3D化」するインテルの新技術が、半導体の進化の常識を覆す
https://wired.jp/2018/12/18/intel-foveros-chips-breakthrough/
インテルが新しい方法を考えついた。2次元から3次元へと移行するのだ。
同社が12月12日に発表した3Dパッケージング技術「Foveros」を使うと、論理回路同士を積み重ねることができるようになる。 >>987
intelってモバイルチップで遅れなんてあったっけ、スマホやタブレットをさしてんの? 3Dだとコストがかかるから
2.5Dにするって話があったんじゃないのか? 最先端プロセスがTMSCとSumsungだけになるのは嫌だなぁ インテルは5nmチームが残ってるから
こっちもコケたら終わりだな >>991
ここ数年Samsungが先端プロセス商用化のトップランナーだったが、
Appleが離れ、7nmの遅れによりクアルコムも取られて今後が苦しい気がする
まだ3nmでGAA化を発表してるところは力強いけど、GFの後を追う可能性がある
Intelも10nm化で躓いたままでファウンドリ事業を諦めるとなるとこのチキンレースに残る気があるのかあやしくなってきてる 2019年”Cascade Lake”
2020年“Cooper Lake”
2021年“Ice Lake”(SunnyCove) _Y_
r'。∧。y.
ゝ∨ノ 淫輝が14nmに立ち往生 ,,,ィf...,,,__
)~~( してている間に _,,.∠/゙`'''t-nヾ ̄"'''=ー-.....,,,
,i i, ,z'"  ̄ ̄ /n゙゙''''ー--...
,i> <i AMDはどんどん7nmに r”^ヽ く:::::|::|:::〔〕〔〕
i> <i. 移行し ていく・・・・。 入_,..ノ ℃  ̄U ̄_二ニ=
`=.,,ー- ...,,,__ |,r'''"7ヽ、| __,,,... -ー,,.=' >ーz-,,,...--,‐,‐;;:'''""~
~''':x.,, ~"|{ G ゝG }|"~ ,,z:''" ___
~"'=| ゝ、.3 _ノ |=''"~ <ー<> / l ̄ ̄\
.|)) ((| / ̄ ゙̄i;:、 「 ̄ ̄ ̄ ̄| ̄| ̄ ̄ ̄\
))| r'´ ̄「中] ̄`ヾv、 `-◎──────◎一'
├―┤=├―┤ |li:,
|「 ̄ |i ̄i|「.//||「ln|:;
||//__|L_」||__.||l」u|:;
|ニ⊃| |⊂ニ| || ,|/
|_. └ー┘ ._| ||/
ヘ 「 ̄ ̄ ̄| / 積層するたって消費電力や発熱の問題で高パフォーマンスのCPUでは無理だろ >>959
今は本当にそんな性能出てんだよアホ
タブは冷やさないから続かないだけだ このスレッドは1000を超えました。
新しいスレッドを立ててください。
life time: 100日 9時間 50分 20秒 レス数が1000を超えています。これ以上書き込みはできません。