Intelの次世代技術について語ろう 91©2ch.net
■ このスレッドは過去ログ倉庫に格納されています
Intelの次世代製品や、それに関連する技術についてのスレッドです。
■前スレ
Intelの次世代技術について語ろう 90
http://egg.2ch.net/test/read.cgi/jisaku/1499796238/ \ 淫厨ってバカ丸出しですね
 ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄∨ ̄ ̄ ̄
, - ─‐‐- 、. ,_ '  ̄_`丶、
//⌒ニニ⌒ヽi /  ̄ `i |
. |.!. -‐ ‐-、 !| !=、 ,=ニニ ,-'_ |
rt.l ‐- , 、-‐ iyi i゚-| .!゚- '' |iб! |
!=.| .ノ{__ハ .lソ .|..{.__,}. |!ソ .|
/i ヾ三三ヲ . ハ. |ミ三三ラ /\ |
/| ヽ、.___=___,.ノ |\ ! = ./ |.\ |
.| \ / | // ヽ、_/ | | \
___∧_____________
/ 事実バカだからね… >>137
革ジャンはもう自動運転のプラットフォーム押さえちゃったから安泰よ
少々性能低かろうが何だろうが、今更逆転は不可能 抑えてもないけど……
ライブラリに関しちゃapacheじゃ後塵を拝してるし くインテル i9-7980XE and i9-7920X・・・グリス ready!
Intel’s Extreme Core Count Die Exposed Through Core i9-7980XE and Core i9-7920X Delidding
? A Monster Chip Designed For Enthusiasts, Still Lacks Solder
http://wccftech.com/intel-core-i9-7980xe-core-i9-7920x-cpu-die-shots-performance/ >>165
どうせそうやろな。
i9最上位すらグリスってintelさん…
サボらずソルダリングにしてくれませんかねぇ… >>165
XEONはOCできないんだからグリスでもいいだろ。 >>165
/ ̄ ̄\
/ _ノ \
| ( ●)(●)
| (__人__)
| ` ⌒´ノ インテルCPUは環境に優しいグリス100%です!
| }
ヽ }
ヽ、.,__ __ノ
_, 、 -― ''"::l:::::::\ー-..,ノ,、.゙,i 、
/;;;;;;::゙:':、::::::::::::|_:::;、>、_ l|||||゙!:゙、-、_
丿;;;;;;;;;;;:::::i::::::::::::::/:::::::\゙'' ゙||i l\>::::゙'ー、
. i;;;;;;;;;;;;;;;;;;;;;;|::::::::::::::\::::::::::\ .||||i|::::ヽ::::::|:::!
/;;;;;;;;;;;;;;;;;;; ;![インテル]\::::::ヽ|||||:::::/::::::::i:::|
;;;;;;;;;;;;;;;;;;;;;;;;;;|;;;;:::::::::::::::::::::::\:::::゙、|||:::/::::::::::|:::
LGA3647 Xeon・・・グリス ready!
https://twitter.com/momomo_us/status/896530606321946625
LGA2066 Core I9・・・グリス ready!
https://www.techpowerup.com/img/17-05-30/db752c76f7de.jpg
LGA115 Core i7/5/31・・・グリス already! K型番はヒートスプレッダなしで販売すればいいよ
そうすりゃ、殻割りの手間が省ける
K型番買うやつのためにはんだ設備導入する費用もかからない
これでいいのでは? どうせ根拠のないフカシ記事の書きすぎでTheInqクビになったデマ事案の書いたクソ記事だろうなと思ってリンククリックしたらやっぱりデマ事案だった 今更ながら>>11みたけど
Geminilakeてリフレッシュじゃなかったのか 誰もがリフレッシュだと思ってたけど実はCPUにもGPUにも手が入ってるっていう 大方Knights Hillへの転用を見越した増築だろうけど3デコードから4デコードに強化だから割とでかい
ApolloLakeの時点で20バイトフェッチだから単純な命令供給帯域はNehalemを超えてる >>173
パナソニックやシスコはどうなった?って書かれてるけど
去年最初のintel 10nm製品はLGのARM SoCだって言ってたのに
LGはスナドラ835使ってきたのを見てIntelファブは苦しそうだと思ったね intelが謳うプロセスノードを超えた10nmのハイパースケーリング
ちょっとした計算式でトランジスタに0.6と0.4を掛けて足してロジック密度が2.7倍だ!とかいう
でも発表されてるSRAMセルサイズは14nmの0.625倍にしか縮小してないんだよね
複数ファブのAppleA9ではTSMCとSamsungのプロセスの最小寸法の差は大きかったけど
両プロセスの最小SRAMセルは1.08倍しか変わらず実際のチップはそっちに近い面積だった
TSMCの16nm→7nmを見るとSRAMセルサイズが0.386倍になっててintelの世代更新のキッチリ二乗
intelのハイパースケーリングってどれくらい信憑性があるのやら スマホ板だとPCのCPUについて全く語られてないのに
自作PC板だとスマホのCPUが語られる不思議 本当に重要なことは何かみんな理解してるって話
要するに機械に使われてるかそうでないかのさ >>184
そもそもサーバグレードのCPUですらキャッシュの占める割合は支配的ではないし、大容量のSRAMほどコアから遠く平均アクセス頻度が低いので熱密度対策があまり重要ではないんだよな
そもそもCPUのなかでSRAMのサイズがダイサイズについて支配的だったのは45nmくらいまでで
熱がボトルネックになりにくいぶん縮小率をあげやすく、結果的にSRAMセルの比率がどんどん下がってシステムの実装面積を決める上で重要な要素ではなくなったのが昨今の傾向だ
SRAMサイズを根拠にプロセスルールの出来を推し量るのは既に実態に即していないといえる まあ、悪質なデマを含んでるから2chでしか書けないんだろうよ 2chの書き込みに対するレスをブログでやれとか言う限界オタクの発想 商業誌に根拠がない想像を書いちゃうのか
断定で
糞雑誌 >>191
会話になってないじゃん
一方的に言いたいことを言うだけ
話題を勝手に変えて 限界オタクに理屈は通じないのである!
こいつらヒwiヒヒerとかフォロワー2桁以下で誰もリプライされない空気なんだろうな その馬鹿にしてる限界オタクと同じ所で書いてる時点で
自ら同じレベルに堕ちてるというね また、新たな設定が加わったのか?
どんだけのスーパー超人が2chでクダ巻いてんだか
普通、FBとかSNSの方が忙しいだろ
はやくEPYCデュアル買えよ 高齢化とかオワコンとか馬鹿にしてる2chでクダ巻いてる時点でお察し
自称してる設定が本当ならこんな所にはいない 機械学習はバッチ書いちゃったら出力眺めてるくらいしかやることねーからな まあ今日は勉強会の資料作るからそう相手する気ないから 昔の糞画質の悪い10回位ダビングしたVTRの映像を、8Kクラスの映像に変えちゃう技術が欲しい >>187
今やプロセスのフィーチャサイズだけでは当てにならなくなった、
とはインテル自身が言ってることだけど
その中でもSRAMはキャッシュに限らず主要構成回路で有り続けてる訳で
各社がわざわざその実装技術を競ってセルサイズを発表したり
製造コストの嵩むeDRAMなんていう大容量低速代替品を採用しちゃう程度には依然重要だよね
最新の高速回路研究ではロジックを縮小率の低いFinFET、SRAMを高密度な垂直FETで使い分け
それぞれ二層の別チップにして積層することで配線抵抗を最小にするなんていう話も出てる
http://image.itmedia.co.jp/ee/articles/1610/24/l_mm161024_device3.jpg
この図ではもうSRAMの面積比率はロジックと同等以上だね
2.7倍のハイパースケーリング!!!(SRAMは1.6倍)
これじゃせっかくのマーケティングワードの見栄えも台無し そもそも2.7xはロジック密度を言ったものでSRAM密度の話ではない
資料すらまともに読めないバカの自白 そもそも2.7xと書いてあるプレゼン資料の3ページ先にSRAM面積が〜0.6xと書いてありSRAMの縮小率が相対的に小さいことは読み取れる SRAMは重要だから発表するんじゃなくて構造がシンプルで
Flip-Flopを並べるだけでスケールするし
かつ歩留まり検証がしやすいからプロセス開発初期の評価に使われるだけだ SRAM用ダイを3Dスタック云々も現状絵に描いた餅でIntelが近い将来予定されてる製品は全く関係ない
うん、バカなのね レジスタ、L1$、μOP$、L2$タグ用の高速SRAM
L2$データ、L3$用の低速SRAM、
それぞれ使うトランジスタの種類が違うとか、そういったふうになる可能性は十分にある 勉強会っていっても、多くは、どこかの会社等の部屋使ったり、
だれかが経費で会場借りたりしてるから、
まったく会社無関係なわけじゃないな つか会社に交通費申請して遠征するのは業務扱いだけど近場でやってる自主参加のものは業務としては申請しないけどな
MVPの人だと所属会社予算とMicrosoftの予算を使い分けてる人もいるし
たとえばエクセルソフトの田淵氏なんかIntelのソフトウエアの国内代理店としての業務とほぼ関係ない活動されてる 資料作るから相手にしないって言ったくせに2chにへばりついてレスしまくって
設定崩壊してんだけど、資料大丈夫? 「そう相手する気ない」という意味が通じてないバカが設定とか意味不明なことを口走るし >>211-212
発狂すんなよ
こっちも資料を踏まえて最初からintelの言ってる通りに書いてるだけだろ?
その上でSRAMの縮小率が0.5を切ってないので
x2を超えるハイパースケーリングという言葉がどこまで実効性を持つのか、って話だぞ
基礎であるSRAM実装の重要性に食って掛かるのは本当に馬鹿みたいだから止めた方がいい SRAMの面積がダイサイズを支配してる製品なんてどんだけあるの 支配とか言い出してるのが既に論点ずらしの一環だよね 「SRAMが一番スケールする」という己の常識を疑うべきじゃないの?
熱のボトルネックやリーク電流対策でピッチを広めにとらざる得なかったロジックの問題がシュリンクと同時に解消するのならSRAM以上の密度向上は十分ある話だ だからズレてるって
SRAMが一番スケールするなんてどこにも書いてない お前がSRAMガーって言ってんだけど
SRAMの面積が大半を占める製品が存在しない以上、ロジック部がSRAMの縮小率以上ということになるだろ 団子がSRAMを重要じゃないとか言い出しててワロタ
ちなみに2.7倍の縮小で"ハイパー"スケーリングとか言ってるけど、単に移行期間が
伸びたからその分縮小してるだけで微細化ペースは従来を上回ってるわけじゃない
むしろSRAMは縮小率が低下してるし、Intelが発表した資料からも微細化のペースは
減速傾向であることが読み取れる
典型的なマーケティング用語ですな
http://pc.watch.impress.co.jp/img/pcw/docs/1054/832/html/photo006.jpg.html >>227
大半とか、どういう論理なんだ?
どっちが多いか?1か0かみたいな発想か?
訳わからん
SRAM実装が明かされてるからそれを見る限りだと
ハイパースケーリングという大袈裟な響きに対して
実効性はどうだろうな?って話だぞ 「そう相手にしない」って言ってるが「そう」とはどう言う意味で使ってるんだ?
ガッツリ相手にしてんじゃん /| インテルはCPU もGPUも /||} /7
.//レ7 もうお手上げ .| レ7/
/_} _ノ _,,/⌒ヽ、, | ) .}
. /::::::| _> 、/_j=),ヲノ ├-'く
/ :::::::| ___,、Y_,イ゙,,_l/レ_ |::::::::|
ト、_,,}-‐<ヾ Y /==彡、ヽ::::::,イ--、,ィ_:::::::|
| ノ ヽZL、)`ー'')ノFl'__ノヽ`ー|
ヽ- 、_`ー<_そ/ /// ___/
 ̄`l:::::| `ー----// |´ ̄ ̄
∨| //::/
∨___//__/
,,-H=ェェェェ┴、_,, -┬─--、
r' `ヽ、_/つ / ̄7/ _ノ
l l ||ll\/_,/ヾヽ /
\ \__////>くヽ,」|_|||_/
`l| } ̄`l_l_j-='__ノ
`ー─'' 重要じゃないとはいってないだろ
L3キャッシュみたいな一番遠いSRAMは常にプロセスの限界まで密度を上げられるが、何かしら動いてないといけないロジックは限界まで密度を上げられないボトルネックを抱えてて
そのボトルネックが緩和されるとSRAM以上の密度向上率を発揮するだけ。もちろん貯金を使ってるだけなので継続的に伸びるわけではない ゆえにSRAMの縮小率をもって2.7倍はウソだという主張は共感に値しない >>227
おまえは自分の脳みその表面積の小ささを心配しろよカス >>233
禄なコーディングも出来ない馬鹿が自称プログラマ気取りでドヤ顔トンチンカン書き込みしまくってて
スレ民にコードも書けない癖にと看破されて、反論に馬鹿が自称自作ソースコードをスレに投下したが
間違いだらけで挙げ句の果てにはそのソースコードは無関係の個人サイトからの丸パクリでスレ民に速攻バレして
凄い電波垂れ流しな言い訳して逃げまくってた十年前。
あれから、全く成長してないな
糞 団 子
しねよ。 人の脳の大きさと賢さは比例しないという論文なら読んだことがあるよ 単語によればSRAMは熱密度が低いから限界まで小さく出来るが、
ロジック部は熱密度が高いために限界まで微細化できなかったらしい
10nmではなぜか知らんが熱密度のボトルネックが緩和されたためにSRAMより縮小率を上げることが出来たらしい
ヘースゴイネ
当のIntelはそんなこと言ってないけどw Fin Metal PitchとCell HeightとGate Pitchを掛け算すると2.73倍にはなる SRAMセルサイズは前世代比で
14nmが0.54倍、22nmが0.54倍、32nmが0.49倍
10nmが0.62倍 単純に冬くらいにお披露目されるCannonLakeのコアがSkylakeの0.38倍の面積になってるか確認すりゃいいだけの話なんだからこれ以上頭の悪い発言やめとけよ マジで言ってるのか?
そのまま0.38倍なんて都合の良い縮小はしないことくらいは
いくらなんでも判ってると思ってたんだが?? SRAMのサイズがCPUのダイサイズを決定づけるかのようなおおよそ10年遅れの認識 まさかCPUの演算パイプラインがSRAMでできてると思ってるのかな?
(FPGAかよ どうやら0.38倍とかマジで言ってるみたいだな
駄目だこりゃ どうせIntelがCPUに使うのは高密度のSRAMでも高密度のセルライブラリでもないでしょ そもそもロジックがSRAMより高密度を実現するなんて誰もいってないし14nmのロジックがSRAM並みの密度だったわけじゃないし
2.7倍の縮小率も14nmのSRAMに対してじゃなくて14nmのロジックに対してだし >>250
intelは高性能、低電力、高密度と3種類のSRAM実装を発表していて
それぞれ0.0706→0.0441um2、0.0588→0.0367um2、0.499→0.0312um2で
どれも縮小率は変わらない ■ このスレッドは過去ログ倉庫に格納されています