Memtest86

**名無しさん＠お腹いっぱい。** · 2008/02/05(火) 01:04:37

memtestスレ立てといた

**名無しさん＠お腹いっぱい。** · 2014/09/28(日) 17:11:38.34

サンキュー
自作PCは長いけどメモリの設定でここまでは知らなかったわ

tREFIで設定した時間毎にメモリはオートリフレッシュを行ってデータ保持を行ってて
それの間隔を短くすればDisturbanceエラーの軽減が望めるわけだ
リフレッシュが頻繁になるぶんデータの読み書きに使える時間が減るので
パフォーマンスは多少落ちることになると
(リフレッシュ後tRFCの長さだけ待つので、tRFC/tREFIがリフレッシュペナルティーの指標となる)

ttp://ja.wikipedia.org/wiki/DDR3_SDRAMにおけるコマンドとオペレーション
リフレッシュ (Auto Refresh:REF) コマンド

DDR2時代、1GbitチップのMicronの資料
ttp://www.micron.com/-/media/Documents/Products/Technical%20Note/DRAM/TN4609.pdf

tREFI = Static Refresh ÷ Number of Row Addresses
Static Refresh = 64ms

Static Refresh =　retention time = 64msというのはDDR3時代も変わってないみたい?
ttp://utaharch.blogspot.jp/2013/11/a-dram-refresh-tutorial.html

**名無しさん＠お腹いっぱい。** · 2014/09/28(日) 18:21:46.26

tREFIの値を変更してMemtest中だけど、
32GBあるから1passするのに10時間以上かかるのでさらに勉強中

JEDEC 仕様規定のセルフリフレッシュ動作
ttp://japan.xilinx.com/support/answers/40737.html

セルフリフレッシュは、JEDEC 仕様 JESD79-2 DDR3 SDRAM 規格のセクション 4.10
および JESD79-3 DDR2 SDRAM 規格のセクション 2.10 に定義されています。

だそうな

**名無しさん＠お腹いっぱい。** · 2014/09/28(日) 18:58:58.43

DDR3のメモリモジュールはリフレッシュ間隔は7800ns = 7.8μsとされてるんだね
ネットで検索してると7.8nsだの7.8μsだの7.8msだのと単位間違えが多いな・・・

ttp://www.cs.utah.edu/~rajeev/jwac12/papers/paper_2.pdf
但し、規定は85℃までであり、それ以上の高温での動作やOC時、不安定なメモリなどでは
リフレッシュ間隔を7800nsよりも短くすると安定する
一般的には3900nsに下げるみたいだ

ttp://japan.xilinx.com/support/answers/34154.html
デフォルトでは、MCB は7.8ms または 3.9ms ごとに自動的に REFRESH コマンドを送信するよう設定されています。
システムのリフレッシュレートは、通常動作温度により決定されます。
この自動生成される REFRESH は、JEDEC 仕様に準拠しています。
デフォルトでは、メモリの動作温度に応じて C_MEM_TREFI が 7.8ms または 3.9ms に設定され

それで、実際のBIOS上の設定の話
tREFIで普通に7.8とか7800って設定するM/Bもあるが俺のGigabyte GA-Z97X-SLIは
tREFIで設定する値は実はtREFを設定するもののようだ
なんでかというとDDR3-2400で動かすとAutoだと9400になってるから
7800ns / 1s / 1200Mhz = 9360T
という計算

現在Disturbanceエラーが出てるので、これを下げたいんだけど一気に3900nsにして4680Tにするか
8000, 7000とチマチマ下げていってエラーが出なくなる所を探るべきか

ttp://www.xtremesystems.org/forums/archive/index.php?t-92190-p-5.html
tREF = tREFI / tCK
tREFI = self-refresh interval in us, its usually 7.8us but some cases are higher on lower end memory ics.
ie. for 7.8us its value is 7800[ns]
tCK is the clock period,( 1us / ddr_io_frequency )
ie for 1066mhz ddr, tCK = 1000 / 533 = ~ 1.86ns to complete a clock cycle.
tREF = 7800[ns] / 1.86[ns] = 4194 clock cycles in a 7.8us self refresh interval for ddr-1066, since tCK = x[T], tREF = 4194T

**名無しさん＠お腹いっぱい。** · 2014/10/01(水) 02:13:17.07

>>263の裏付け

Micronの資料
ttp://lca.ece.utexas.edu/people/kaseridis/papers/MICRO_2010_presentation.ppt

DDR3
Temperature dependence on refresh requirement, 64ms@85oC, 32ms@95oC
JEDEC simply specifies the time interval (tREFI, time REFresh Interval) tREFI = 64ms/8096 = 7.8 us (3.9 us for 95oC)

そして、メモリチップとtRFCについての情報もある
現在主流の4Gbit品は300ns

1Gb=110ns、2Gb=160ns、4Gb=300ns

DDR3-1600ならバスクロックは800MHzだから
計算は tRFC * 1 / 800MHz = 300ns となり、 tRFCは240
同様にしてDDR3-2400ならtRFCは360となる