AMDの次世代APU/CPU/SoCについて語ろう 291世代
レス数が950を超えています。1000を超えると書き込みができなくなります。
1Socket7742018/02/24(土) 02:04:41.89ID:AXpfPfWC
___
\._ | 荒らし・煽り・厨房は放置が一番
/|_| | 釣られずにスルーしましょう
|_/\! sage進行でマターリいきますお
前スレ
AMDの次世代APU/CPU/SoCについて語ろう 290世代
http://egg.5ch.net/test/read.cgi/jisaku/1519405481/l Z490とX490の機能差と価格次第だろう
たいていの人はX490で満足できるんじゃないか? >>879
8-coreの“Coffee Lake-S”の登場が第4四半期 >>884
DDR5は最低容量4Gも出るのかな?8Gからスタートすればうれしいんだけど >>881
logic densityの差は埋めがたいものがある >>888
埋め難い(他の特性でカバー出来ないとは言ってない)
ってパターンじゃね 密度が1.8倍になっても1.8倍のコストってなるかもしれん
14nmから7nmでウェハー生産コスト40%増だけど、今度はどうなるのか トランジスタコストじゃなくて基本ユニットコストね
同じプロセスでもセルハイトが低くなれば面積が小さくなるのでコストは下がる
多分、SRAMセルはロジックほど小さくならないのでそれほどコストは下がらない シリコン以外にコストがないとでも思ってる原価厨さん、ちぃ〜っす! そうは言うが、俺も本音では、俺にだけでいいから原価なんぞ無視して大安売り白やって思っている i;;;;;;;;;;;;;;;;;;;/l;;;/l;ソ;;/ |;;;;;;/| l;;l゙ヾ;;;ト、;;;;;;;;;;;;;i
|;;、;;;;;;;;// /,'' / l/ |/|/ ゙l ヾ、゙i;;;;;;::::/
/ヾ;;/ソ , , ヽ l;;l"゙l
'、 (ヾ,,===;;;;;;;,,,,,_`il,i゙__,,,,;;;;;=== ,,/|lヽ l インテルCPUは現時刻をもって破棄。
ヽ、`||ヾi;'(:::::゙'゙:::/;;i=i;;;ヽ:::゙'゙::::)゙i;/ |l'ノ/
. /ヽ|l、 ゙i::;;;;/⌒⌒).ヾ..;;;;;;;;;;..ノノ/;l.,/\ 購入対象物をAMDとする!
,,/;;;/:ミヾ、./ / / ) '゙ /ミ"i;;;;;;;;\_
_,.-;;'";;;;;;;;r‐ ミ/゙ ,/ / /_!/` /,,l;;;ミ/;;;;;;;;;;;;;;;;~\
_,、-‐;;'";;;;;;;;;;;;;;;;;;;;;| / / / /.__,,,..-/ヽ /;;;;ミ/;;;;;;;;;;;;;;;;;;;;;;;;;;`;,,、_
‐'";;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;| ノ / .ノ / ,,, / ノ/';;;;ミ/;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;゙'';;;,,、_
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;ノ/ ノ / /,,,,,/ /;;;;;ミ /;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;`
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;/ / /;/ /;;;;;;ミ ヽ;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;ノ , `゙ /―''':::::::::::ヽ;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;; >>895
もしクロック上げても150W以下に抑えられるとしたら
GF7nmはかなり期待できるプロセスってことになるけど・・・本当かいな?w さすがにHBM32もぶっこんで150以下ってことはねえだろ >>897
>GF7nmはかなり期待できるプロセスってことになるけど・・・本当かいな?w
それを言うならTSMC7nmだろ 規模次第かなぁ
現Vega64と同一規模なら半分になっても不思議ではないはず
(RADEON 360 → RADEONRX 460で同パフォーマンスの消費電力半減だった気がするし)
>>898
2018 Q2になってるけどいつのころの・・ってURLでは去年の1月か
150-300wってのは外しようのない予測だとは思うけど >>848
5nm世代てEUV使うのにサクッと出来ないのか… GFはTSMCみたいにプロセス開発を3交代24時間フルでやってるのかね そいえば将来的に3D Stack SoCをと言ってたけど、HBMみたくGPUをスタックするとこは無理なんだろうか?
熱とか技術的以外にデメリットあるの? CPU-GPU間は通信量が少ないからスタックする意味がなさそう
PCI-Eをx16からx8にしても性能はほとんど変わらないというし >>905
その熱と技術的ハードルが克服できたとき3Dスタックの実現する日 >906
そりゃあバカみたいに通信負荷のデカいテクスチャデータとかは先にVRAMに放り込んであるし…
そんなんで帯域食われた日にはCPUがまともに動けなくなるし… >>873
N5の電力はEETIMESでは20%となってるが他のサイトでは30%減
普通に考えて20%は無いな
https://www.semiwiki.com/forum/attachments/content/attachments/21612d1525406601-n5.png
https://community.cadence.com/cadence_blogs_8/b/breakfast-bytes/posts/tsmc-technology-symposium-2018
N5 will be the best technology in 2019 "further extending TSMC's technology leadership". Compared to N7, it is 15% faster with
the normal transistor, or up to 25% faster with a new ELVT transistor (Extremely Low Voltage Threshold). Power is reduced by 30%.
Logic density is increased by 1.8X. It is a full-fledged EUV process, not manufacturable by immersion, with 30% fewer masks than N7.
The 256Mb SRAM yield has already reached double digits (without repair), which is ahead of schedule.
Risk production for 5nm is planned in 1H 2019 primarily for HPC (and high-end mobile).
N7と比べて、通常トランジスタで15%速度向上、新ELVTトランジスタで25%速度向上、
電力は30%削減、ロジック密度は1.8倍、本格的なEUVプロセスでマスク枚数が30%少ない >>905
https://pc.watch.impress.co.jp/docs/column/kaigai/1098363.html
ではCPUの上にGPU、NAND、DRAM積層するビジョンになってるね
最後のスライドでIntel、AMDの目指すビジョンが上げられてるけど
確かに熱源分散できるIntelの方が直近に近い(といっても遠いけど)気がする 熱は恐らく急激に“上げられなく”なるだろうと見るがな
実際似たような時期になるんちゃうやろか
差があっても2-3年だろう
なんせBGAですら未だに熱機械的負荷でぶっ壊れるんだ、EMIBの3要素系でどこまで歪みに対する耐久が出せるか疑問ではある
Siに配線層だけなら少なくとも20nmピッチ迄は確実な耐久が実証されてるから良いが こういうのは全部合わせて10Wとかだろう
CPUとGPUを合計100W以上で動かしてる一般PCで使えるものではないと思う
組込みか、コストを気にせずワットパフォーマンスを要求するところに使われると思う いわゆるホットスポット問題は半導体である以上避けられないし
ノートとかのモバイル向けとかPOSレジ等の組み込み機器向けやオフィスPCはこんな感じになって
ガリガリ回すゲーミング等HEDTは当然ながら構想外だろう そういやNVはいつの間にかGPPをやめてたんだってな
不公正な取引で(公的機関に)訴えられるのは必至だったからなw >>914
あれをできると思った発想者の頭がおかしいレベル。 >>910
どちらかというとファウンドリに一歩足を踏みこんでるIntelと
ファブレスのAMDの違いがでてるだけだと思う
GFのお偉いさんは(将来的に)Intel方式になるって言ってるし
AMDもさらに長いスパンでみればIntel方式になると思う /, ーミ、 , \
// lハ{ , / ,r .ィ从ハ ゙i
〃 八{ル'j/ ´ ! !
/ノ ,{_,/ ` u } {
//r'jr'゙ 、 , V !
!7´ {、 ゙メ-+、( ミ ! はははははっ、見たか。
rぃ{ --、_ ヽーァ'^ _ i'⌒ヽ} ,゙ 7nm禅2量産の暁はインテルなぞあっという間に叩いてみせるわ!
ぃ ゙L 、_'、 、` /,r _ =-v { 〈、
r 、__ノ}rソ7 ヽ'='゙ミ、〉( ノ_r=ゥ≪, _ /〃゙ヽ
{廴___ア { {,〈 `ー'゙ 「` r_(`ー'´ ミ 〉{ イ ハ
-‐ミ‐ _ `j ハ } ノ  ̄ ,/ リ / ミt_
__ ´ ´フ´ イ///ハ{ 〉 └《__ ,.」 r‐'{{! '゙ ≪__,,
⌒i '´ ノヘ小l丿/ __ ( ̄ Ly ,ツ7 いー≦x、_
l j ハ! { '⌒こー---―x、 、メ ´jハ !、v゙ ー
_ン {{ F ‘、 、__ ̄ ̄ ̄ /` / /リ 小`}
|| lハ 丶  ̄` イ トV7
こ二二 ヽ || \ヽ{ __j、_,r ミ, 彡ソコノ //
\\ ぃ 〈\ 、ヽ ______ノ´彡'´ ,__//
丶 ー `、、 ト、 ヽ\`ァ,二 ,. ィ ノ //
、  ̄\ 、 ヾ、\ └┘| {_/ ニノ /// / , HBMの技術でシリコンインターポーザを採用したのは間違い
この前タイーホされたスパコン会社のシャッチョさんが採用している技術
「無線積層DRAM方式」にしないと積層DRAMのコストは下がらないよ >>920
導入実績のない未知の技術を実装して検証するのにもコストが掛かる
「無線積層DRAM方式」も採算という概念のないタイーホされたシャッチョさんの会社のスパコンだから出来た事だよ トランスメタの元社長さんだかが提唱してる技術ではある >>920
HBMには高密度のハンダボールを介して繋ぐという決まりがあるだけ
シリコンインターポーザじゃなかろうが別に手段は問わない 無線送電のバス式は流石にどうかと思うので容量結合のカップリングにしようず >>921
AMDは積極的に新技術を採用しないからね
基本的に他社の実績を待ってから実装する
メモコン統合とかGPU統合とかSMTとかな |;:;:_;:;:_;:;:_:;:_:;:_:;:_;:;_:;l:;_;:;:_;:;:_;:_:;:_:;:_:;:_;:_;|
|________|_______|
i、`''i ;;;;:::ijj}、`';;;;;;'"":::;;;'" ,,,, 廴r''ツ r'
't、 ;;;、 t;; ::;;;`;;;;;;;;;;|}:::'"::;;'"ii" 、迄 彡ノツ
ヽ, ;) (|;;ヽ;;、;;;;;;;;;ノ':::i:::;'":::';;" ::'≡ " ノ 我 が P C に
'i ,;i,,、;;、、,;; ;;;;、;;;i'i},,ir')ノ,,,,,,,,___ :::ミ≡:r'i
t ;t;;iitーミゥテ;;、刈シ='r'-ミュォヲヲ ')'''/'|:| 一 片 の I N T E L な し ! !
'',、,i'"` ̄"::::了 j''"` ̄:::::" ;;リ/)リ/i ,,
. t、i':::: :::::::| ,' j"" :::リ'、/イ'(,, 、、 -ー '",、 ~ヽ
ヽt::::::: :::::t,,ハ ,、) ;;;;:::i-ー'"t))::::: ..;、-'",, " ヽ
i;t :::::::::::~'- '":" 了 ,i;;;;::: t:::;、-'" '" /
,,, 、 - ーt;ヽ ::::::::;;、、、:::,,, ;;'" /;;;;::: ,、'":::::彡
,,、- ''":::::::::::::::::::t:;ヽ :::::":::::::::::::`' / , ';;;;;;;r''":::::::...
,,、-'"::::::::::::::::::::::::::::::::::t::;;ヽ ;;;::::::::: "/;;;;/::::::::::
,,、- '"::::::::::::::::::::::::::::::::::::::::::::::t:::;;;ヽ :::::::::::: 、';;;;;r'"::::::::
. /:::::::::::::::::::::::::::::::::::::::::::::::::::::::::::t:::;;;;;;'、;;;;;;;;;,、-';、-'"::::: >>925
逆だろ
新技術を積極的に採用するけど、先の予測(市場の需要、新技術の歩留まりやコスト等)が甘くて自爆が多いのがAMD >>927
メモコンは業界全体で見ると、AMDがビリから二番目、Intelがビリ >>929
新しいハードの規格を策定するものの大抵失敗するパターン
今はZenとVegaで堅実にやろうとするリサ・スー氏は賢明
とにかくRyzenは
使用するメモリの枚数やランク数によってサポートする
最大メモリクロックが変化する糞仕様を何とかして欲しい >>932
XMPなんていうIntelが策定した糞仕様で回そうとするから枚数やランク数でクロックが変化する
SPDなら変化しないはずだしAMDが解決しなきゃいけない事なのか? >>933
昔はAMPなんて仕様を作った時代もあったんだよ
メモリの動作クロック規格としてXMPがほぼ標準になっている以上
それに対応したM/Bを提供する状態なのは仕方ない
メモリの相性問題はZen+でかなり改善されてるから
AMDが何もしてないってわけじゃないしなぁ >>932
>使用するメモリの枚数やランク数によってサポートする
>最大メモリクロックが変化する糞仕様を何とかして欲しい
メモコンのマージンが少ないから、一番低い周波数だけサポートになるのがオチだよ
Ryzenに限った話では無く、正式対応を謳うメモリー周波数はIntelよりAMDの方が高いけど実際にオーバークロックメモリーを試してみるとIntelの方が高い周波数でも安定動作するという状況がずっつ続いている >>934
XMPの仕様が公開されてるなんて聞いた事無いし、いつから業界標準になったの?
>>935
いくらOC耐性が高いっていっても所詮は製造者が安定性安全性を保証出来ない速度
安定性を保証出来るなら定格クロックに設定して出すよね >>936
Intelが提唱・仕様策定してメモリベンダー側がそれに則ったメモリ作ってるから一般流通してるんだろう
公開してなきゃベンダーは保証できないし、自分は結果的に標準になったと言っただけだよ メモリ周りは、本来動くはずのクロックやタイミングで正常に動かないメモリが続出して、
IntelもAMDも、BIOSでワークアラウンドしまくってる
どっちも、相性が悪いメモリを検出するとタイミングを変えたりして正常動作するようにがんばってる 最近のメモリはそこまでやらないといかんということだな マザボの品質=メモリ介護能力の手厚さみたいな風潮は一時期あった Ryzen DRAM Calculatorで手入力っすわ アンチAMDがまた意味不明なネガキャン始めたな
コーヒーレークがよっぽどヤバイのかな >>943
わざわざここに来てまでネガる人には勝てませんわ >>929
LarrabeeとかAtomとかHMCとか
見誤って自爆してるね 脆弱性だらけのCPU使ってる本人も欠陥だらけになるんだろうな >>929
あと統合電圧レギュレータも先に導入したのに
FIVR技術の見通しが甘くて失敗してたなインテル 団子なんて、あれだけ恥ずかしいことになってまだ生きてんのか 団子をNGにしてたから気づかなかったけど奴いないのか
何か生き恥をさらしたのか? rー、
」´ ̄`lー) \
T¨L |_/⌒/ ← AMD入れてた奴
`レ ̄`ヽ〈
| i__1
_ゝ_/ ノ
L__jイ´_ )
| イ
| ノ--、 r'⌒ヽ_
ゝ、___ノ二7 /´ ̄l、_,/}:\
|ーi | l_/ /__ィ::. ゝ~_ィ´:; ,ゝ
__〉 { (T´ |1:::. \_>、};;_」
'ー‐┘ ! ` ̄''ァ一、\ ヽ} ← インテル入ってた奴w
1 ヽ .:::レ ヽ、
|_イー-、_;;j|_:. ゝ、
__,,,... -- |. {―――‐フゝ、 〉 -- ...,,,__
_,, -‐ ´ ,r|__ト, 1ニノー'´ ` ‐- ,,_
, ‐ ´ └― >>953
事前にセキュリティ問題を把握したから、流石に逃げたんだろ
やつが消えた頃合いにProjectZeroが発表したような気がする それだけ情報収集能力に長けていて先を見通す目を持っていたら逆神連発なんてしねーよ >>956
IntelからCPUの試供とか受けてる業種なのを鼻にかけてたから、特別情報収集能力が云々じゃなくて通常の連絡がまわってきてただけだろ さてIntelはCoffeelake 8コアを9世代目Coreとして売るんやろか?
出たらSmithfieldの再来・・・・・・
定格でどこまでクロック出せるか見ものではある
2700Xで全コア4.0Ghzぶん回せるZen+はIntel最悪の脅威だな 8コアってQ4に出るって話だけど
そのころにはzen2の情報が出始めてるだろうし
もっと早く出さないと売れないと思うんだけど・・・
まあintelがどうなろうと知ったっこっちゃないけどさ Zen2はZen+から26%クロック高く出来る
2700X3.7-4.3
Zen2は4.6-5.4が可能 なんとなくそんな気がするだけなんだけど
AVX-512ってそれ自体は中の人も大して期待してなくて
それ口実でいろんなところ特盛にして強引にIPC上げるのが主目的だったりしてw >>960
クロック盛り過ぎw
妄想のレベルだな。 AMD Threadripper 2 is Coming in August – Here’s Everything We Know!
https://wccftech.com/amd-threadripper-2-launching-in-august-heres-everything-we-know/
スリッパ2の足音が聞こえる… どれにしようか迷ってたらここにきてさらに余計迷う
よりどりみどりすぎる 出すのか
現行スリッパを値下げして7nmまで引っ張るかと思ってたわ >>967
スリッパ用のチップセットとマザーは、現行の物をスリッパ2000シリーズでも引っ張るようだけどね。 複数ダイをあれこれ生産するのは非効率なので、
作るダイを統一するのは当たり前でしょう
スリッパの場合、新ダイのEPYCのベータテスト代わりにもなるのでは 12nmEPYCが予定にないのって
EPYCのレイテンシ良くなってるって話しが本当だからじゃないかと思ってる >>970
EPYCなどのエンスー向けは一般的なPCよりスパンが長いからでは 7nm Epycを早く出すために12nmはスキップするんだろう >>970
EPYCは14nmの時点で改良が入っていいるってこと?
Raven Ridgeと同じCPUコアを使っていれば可能かも知れないがその辺どうなん? レイテンシの短縮など若干手が入ってるのではという観測はいくつかあった
だけど、それだとコア流用によるコストダウンと相反する情報でもある
特定部位の出来の悪い物は一般向けへ(SEVGの遠因)、優良コアはリミッター解除してEPYCへという感じかもしれない "Threadripper 2 will get the same Zen+ 12nm treatment we’ve seen with the Ryzen 2000 series."
中身はピナクルだよ 去年の暮れにはすでに発売(サードパーティーへ提供)されれたEPYCについてなので・・ 1000シリーズが生産終了だからZEN+のダイで組んじゃうんじゃないですかね 1000が終わったからノートとサーバーに全振りするんじゃないか? >>979
Ryzen3かなんか忘れたけど続投してるよ >>978
なにがどうsuperなのかわからないけど
今年の出願じゃzen2やzen3では100%無理そう >>982
filed 2016年に見えるけど違う? >>982
特定の条件を満たすと普通のSIMDのように命令を逐次で処理させるだけではなく並列的に命令を動かせるんじゃないかな
ブルと同じ感じのリソース共有型の並列志向なんじゃね レス数が950を超えています。1000を超えると書き込みができなくなります。