AMDの次世代APU/CPU/SoCについて語ろう 291世代

**Socket774** · 2018/04/04(水) 17:39:25.97

**Socket774** · 2018/05/01(火) 19:26:54.60

ジム・ケラー、インテルでやる仕事あるんでしょうか？
きめ細かい省電力もパーセプトロンブランチキャッシュもbobcat由来で彼は素直なCPU作っただけじゃないの？
素直なCPUはインテル既に持ってる訳だし。

**Socket774** · 2018/05/01(火) 19:29:10.48

バカは新作が来年に直ぐに出ると勘違いするからな
AMDは5nm向けのZen5を作ってるから、次世代は3nmとかになるかも
正直、下手に新アーキテクチャで冒険するよりZenシリーズ続けた方がいいと思う

**Socket774** · 2018/05/01(火) 19:31:21.33

>>839
サファイヤの調整を頼むんだろ

**Socket774** · 2018/05/01(火) 20:10:14.35

>>841
Intelは古くから引きずってきたツケが回ってると言われることもあるくらいだしね
いちいち完全新規なんて作ってられんだろうからZen世代もしばらく大丈夫だろうと思う

**Socket774** · 2018/05/01(火) 20:43:05.89

まあ、今ドリームチーム集めているから、もう3,4年？はZENが有利ってのは決まった、、、のか。

**Socket774** · 2018/05/01(火) 20:57:49.44

後はプロセスが小さくなったら隙間にコアを入れていくだけだから
10年はギリギリ戦えるでしょ

**Socket774** · 2018/05/01(火) 21:03:02.25

AMD・INTEL・NVIDIAの株の値動き見てるとパーツ屋の限界が見えて悲しい

**Socket774** · 2018/05/01(火) 21:13:34.16

>>800
4C8Tだったら、16万も出せば1060積んだの買えるし微妙な気もするなぁ
インテルのCPU使いたくないなら話は別だけど

**Socket774** · 2018/05/02(水) 01:43:50.46

>>841
GFは10nmと同じように5nm飛ばすらしいけどAMDはどうすんだ？

GFパットン「FinFETは限界で5nmは20nmのようになってしまうだろう、
我々は7nmのようなフルノード戦略、ナノシート、”次の”ノードに行くつもり」

TSMCウェイ「（5nmFinFETプロセスは）256MbitSRAMチップが二桁の歩留まり、
（20nmや10nmみたいな短期ノードではなく）非常に長期のノード、有用で、とてもコスト効率が高い」

**Socket774** · 2018/05/02(水) 02:14:25.14

いつものようにGFと相談しながら設計・開発すすめていくしかないだろうなぁ
設計開発したCPU/APU/GPU作ってくれるところなかったら限りなく無駄なわけだし

**Socket774** · 2018/05/02(水) 02:26:34.67

CPUやマザーがASKがボッタクリ
メモリは韓国がボッタクリ

**Socket774** · 2018/05/02(水) 02:59:37.88

>>848
GFとTSMCのいいとこ取りの開発するだけでしょ
5nm飛ばすなら、7nm++向けか3nm向けかのどっちかだろう
そもそもプロセスの数字は実際のスペックとは違うタダのマーケティング用語だから、その時点での最新プロセス向けに設計するだけ

**Socket774** · 2018/05/02(水) 03:17:02.29

>>849
逆にGF側も使ってもらえなきゃ困るわけだしな

**Socket774** · 2018/05/02(水) 05:07:29.74

ArF液浸クアッドパターニングか、EUVか、どっちが低コストで製造できるかいまいちわからん

**Socket774** · 2018/05/02(水) 09:13:29.04

EUVの方が低コストで製造出来るよ、いつかは

部材が高価、低スループット、特有のエラー
今のところはまだまだEUVの製造コストは高いらしい

**Socket774** · 2018/05/02(水) 13:59:34.07

>>841
要するにFinFETでは次の世代（3nm？）には行けないので、ナノシート構造にする、という事でしょう。
5nmも多分凄く遅れるのでナノシート構造でも問題ないっしょ、ということかと。

**Socket774** · 2018/05/02(水) 17:46:04.84

ナノシートというかGAAじゃ無いのか

**Socket774** · 2018/05/02(水) 22:45:14.88

>>852
（ただでさえ1年差あるのに）もしスケジュール守れなかったらTSMC行くぞｺﾞﾗｱ
できるのが外Fab効果だよねw

Intelの中の人もうらやしかったりして？

**Socket774** · 2018/05/03(木) 05:50:18.69

うらやしい？

**Socket774** · 2018/05/03(木) 08:17:00.96

まあいくら早く作れてもサムスンの14nmみたいなのじゃCPU屋はきついけどな

**Socket774** · 2018/05/03(木) 09:26:52.37

>>858
うらめしい

**Socket774** · 2018/05/03(木) 09:35:00.80

>>859
どうせ今後マトモなプロセスなんて望みようが無いんだし、有るもので作れるようにしないと元の木阿弥だよ

**Socket774** · 2018/05/03(木) 13:35:59.39

サムスンとかTSMCとか汎用系のとこで新プロセスできましたって言われても
それを即CPUで使えるかっていうと何とも言えないって話

**Socket774** · 2018/05/03(木) 13:55:34.77

今は普通に使える時代です

**Socket774** · 2018/05/03(木) 14:16:17.87

>>862
使えるようになるまでいつまでも指くわえて待ってんの?
そんなんじゃ甘いよ
プロセス側が使えるようにならないならCPUをそのプロセスで作れるようにすれば良い
それだけの事
作り続ける事が出来ないなら消えていくしか無いんだよ
他がそうだったように

**Socket774** · 2018/05/03(木) 16:53:11.24

>>864
ちょっと違う気がする
「あらかじめファブ側と調整してCPUの設計開発を行う必要がある」
ってことじゃないかと
どっちが欠けても製品は出てこないんだから最初からしっかり調整した上で設計・開発行ってるはず
でないと製品出荷できないしサンプルも作れないんじゃないかな

**Socket774** · 2018/05/03(木) 19:48:24.59

生徒の９割が中国人の高校が出現。
中国語が使われ中国の国歌が歌われ、
中国人留学生はお小遣いまで貰っている！
そんな学校に税金が投入して良いのか？
https://twitter.com/couki2622/status/989123874934611968

日本人　「政治なんて誰かがやってくれる、オレ関係ないしー」

中国共産党　「日本の政治は我々に任せろ、どんどんR4のような重国籍の政治家を日本に作って侵略だ
日本の税金は我々のもの、日本人は無知で怒らないから扱いやすいｗｗｗ」

**Socket774** · 2018/05/03(木) 19:50:55.76

こんなスレで政治の文句しか言ってない奴が、政治に参加しているというのかｗ

**Socket774** · 2018/05/04(金) 01:00:20.43

>>862
CPUは専用プロセスで作らないといけないっていう考えが古いのでは？
専用プロセスより多少パフォーマンスが下がっても汎用プロセスで作ったほうがいいのでは？

**Socket774** · 2018/05/04(金) 02:50:14.98

向き不向きってものはあるわな

**Socket774** · 2018/05/04(金) 02:52:41.91

プロセスなどどうでもいいなら+だの誰も12nmだの高クロック化する改良プロセスなんて作らないし

**Socket774** · 2018/05/04(金) 02:53:15.69

誰も入れるとこが変だった

**Socket774** · 2018/05/04(金) 03:29:48.54

どうでも良いとは言ってない
有るもので作れるならそれに越したことはないと言うだけ

**Socket774** · 2018/05/04(金) 07:33:27.91

TSMCのN5の技術内容が発表されたが意外に速度重視？

　　　　　　　　　N7+(vs N7)　　N5(vs N7)
speed　　　　　　1.0X　　　　　 1.15X(1.25X@ELTV)
power　　　　　　0.9X　　　　　　0.8X
logic density　　1.2X　　　　　　1.8X

N5はN7+と比較すると驚くことに電力は10%程度しか下がらん
逆に速度は+15%、加えてなにかよく判らん新デバイスオプション、
ELTV（Extremely Low Threshold Voltage、極低しきい電圧？）を使うと+25%

ELTVは音の響きからするとインテルのニアスレッショルド電圧の反対で
スレッショルド電圧を極限まで下げることで動作電圧との差を広げて速度アップ？

**Socket774** · 2018/05/04(金) 07:41:58.13

閾値電圧を爆下げすることにより事実上喝入れぶん回しにするという事だろう

**Socket774** · 2018/05/04(金) 11:12:04.46

Threshold Voltageは今でも複数種類を使って設計が行われてるけどるけど、さらに数が増えたということだろうね

**Socket774** · 2018/05/04(金) 12:09:50.62

https://twitter.com/witeken/status/992140640946413568
鯖CPU向けにやっぱり数十億円から100億円で招致されたのは事実だったな

**Socket774** · 2018/05/04(金) 16:37:15.07

鯖でチップセットが別に必要なのは限界と認識してスカウトしてきたのか？

**Socket774** · 2018/05/04(金) 17:00:30.48

鯖向けということはHEDTあたりにも降りてくる可能性あるのかな？
それともまさかとは思うけど、ZeppelinのようなMCM前提とした設計のアーキテクチャを専用で開発するとかは無いよなあ

**Socket774** · 2018/05/04(金) 17:04:39.97

https://videocardz.com/newz/bluechip-claims-amd-z490-and-intel-z390-are-indeed-happening

https://cdn.videocardz.com/1/2018/05/Intel-AMD-Roadmap-2018.jpg
https://cdn.videocardz.com/1/2018/05/Intel-2018-Roadmap.jpg
https://cdn.videocardz.com/1/2018/05/Intel-2018-Roadmap-simple.jpg
https://cdn.videocardz.com/1/2018/05/AMD-2018-Roadmap.jpg

Z490 6月
B450 7月末
スリッパ2(Zen+) 8月
Z390(Intel) 2018Q3

**Socket774** · 2018/05/04(金) 17:22:44.30

今後はメモリ階層の変化や、チップの3D化と言った大きな変革が待ち受けてるから、Jim Kellerもそういうことに挑戦してみたいんじゃないの
少なくともIntelだとリソース不足の心配はないしな

**Socket774** · 2018/05/04(金) 20:18:27.32

>>873
確かにこれ見ると5nmは短命なプロセスってGFが言うの分かるわ。
7nmでもEUVとライブラリの最適化でカバーできそうなレンジじゃん。

**Socket774** · 2018/05/04(金) 20:22:17.78

TSMCの5nmがどれくらいの大きさかは知らないけど、そろそろFinFETの限界が近づいてるからかもね

**Socket774** · 2018/05/04(金) 23:30:38.31

>>879
Z490来月発売ならX470購入した人損だな

**Socket774** · 2018/05/05(土) 03:28:26.43

Cadence and Micron demo DDR5 4400MHz memory - 2019 release
DDR5の最終仕様は今夏に発表され、製品の流通は2019年
https://overclock3d.net/news/memory/cadence_and_micron_demo_ddr5_4400mhz_memory_-_2019_release/1

　　　　,ヘ,　　　　　／｀i
　　　　|fヽ＼＿__／ / i |
　　　　l.L_)　_,....,__. （__.ｊ｝
　　　 i´__.／ .〃　＼＿Y
　　n {＿｛ (０) _ (０) .}＿}
　,┘i_＼..＼_.`ｰ‐'_.／／　
　丶─-ﾃ-y＼∨／￣ヽ
　　　　/─i　 (雷)　fヽ　）
　　　./─ .l　　｀´　 |´／、
　　 ./─- |　┌┐　|′─＼
　　└─　.i___.|　|＿|　--─┘

**Socket774** · 2018/05/05(土) 05:03:22.03

Z490とX490の機能差と価格次第だろう
たいていの人はX490で満足できるんじゃないか？

**Socket774** · 2018/05/05(土) 07:21:16.25

>>879
8-coreの“Coffee Lake-S”の登場が第4四半期

**Socket774** · 2018/05/05(土) 09:16:50.33

>>884
DDR5は最低容量4Gも出るのかな？8Gからスタートすればうれしいんだけど

**Socket774** · 2018/05/05(土) 10:04:21.14

>>881
logic densityの差は埋めがたいものがある

**Socket774** · 2018/05/05(土) 11:37:00.32

>>888
埋め難い(他の特性でカバー出来ないとは言ってない)
ってパターンじゃね

**Socket774** · 2018/05/05(土) 11:54:07.88

密度が1.8倍になっても1.8倍のコストってなるかもしれん
14nmから7nmでウェハー生産コスト40％増だけど、今度はどうなるのか

**Socket774** · 2018/05/05(土) 12:04:56.85

5nmはトランジスタコスト（右グラフ）が大きく下がる世代
https://www.semiwiki.com/forum/attachments/content/attachments/19493d1490814309-iss-2017-presentation_page_17.jpg

**Socket774** · 2018/05/05(土) 12:28:58.82

トランジスタコストじゃなくて基本ユニットコストね
同じプロセスでもセルハイトが低くなれば面積が小さくなるのでコストは下がる
多分、SRAMセルはロジックほど小さくならないのでそれほどコストは下がらない

**Socket774** · 2018/05/05(土) 12:47:59.47

シリコン以外にコストがないとでも思ってる原価厨さん、ちぃ～っす！

**Socket774** · 2018/05/05(土) 12:51:47.44

そうは言うが、俺も本音では、俺にだけでいいから原価なんぞ無視して大安売り白やって思っている

**Socket774** · 2018/05/05(土) 13:20:56.04

https://wccftech.com/amd-vega-20-vega-12-gpus-leaked-in-compiler-patch-vega-20-features-support-for-intrinsic-ai-instructions/
150W以下、32GB HBM2、メモリバンド幅1.28 TB/s
AI、ディープラーニングをサポート

**Socket774** · 2018/05/05(土) 15:35:56.41

　　　　　　　　　 i;;;;;;;;;;;;;;;;;;;／l;;;/l;ｿ;;/ |;;;;;;/| l;;lﾞヾ;;;ﾄ､;;;;;;;;;;;;;i
　　　　　　　　　　|;;､;;;;;;;;// /,'' / l/　 |/|/ 　ﾞｌ　ヾ､ﾞi;;;;;;::::/
　　　　　　　　　　/ヾ;;/ｿ　　　　　 ,　　,　　　　　　ヽ l;;l"ﾞl
　　　　　　　　　　'､ (ヾ,,＝==;;;;;;;,,,,,_`il,iﾞ__,,,,;;;;;==＝ ,,/|lヽ l　インテルＣＰＵは現時刻をもって破棄。
　　　　　　　　　ヽ､`||ヾi;'（:::::ﾞ'ﾞ:::/;;i＝i;;;ヽ:::ﾞ'ﾞ::::）ﾞi;/ |l'ﾉ/ 　
.　　　　　　　　　　　/ヽ|l､ﾞi::;;;;／⌒⌒）.ヾ..;;;;;;;;;;..ノノ/;l.,/＼　　購入対象物をＡＭＤとする！
　　　　　　　　　　,,/;;;/:ﾐヾ､.／／／　）　　　　　'ﾞ /ﾐ"i;;;;;;;;＼_
　　　　　　 _,.-;;'";;;;;;;;r‐ ﾐ/ﾞ ,／／　/_!／`　　 /,,l;;;ﾐ/;;;;;;;;;;;;;;;;~＼
　　_,､-‐;;'";;;;;;;;;;;;;;;;;;;;;|　/　/　 / 　 /.__,,,..-／ヽ /;;;;ﾐ/;;;;;;;;;;;;;;;;;;;;;;;;;;`;,,､_
‐'";;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;| ﾉ　/　.ﾉ　　/　,,, ／　ﾉ/';;;;ﾐ/;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;ﾞ'';;;,,､_
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;ﾉ/ ノ　 /　　/,,,,,／　／;;;;;ミ /;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;`
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;/　　　　/　　/;／　／;;;;;;ミ　ヽ;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;ﾉ　　　,　　　 `ﾞ　　／―''':::::::::::ヽ;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;

**Socket774** · 2018/05/05(土) 17:17:57.90

>>895
もしクロック上げても150W以下に抑えられるとしたら
GF7nmはかなり期待できるプロセスってことになるけど・・・本当かいな？w

**Socket774** · 2018/05/05(土) 17:27:42.57

https://cdn.videocardz.com/1/2017/01/AMD-VEGA-20-specifications.jpg
ソースはこれかもな
こっちだと150-300W

**Socket774** · 2018/05/05(土) 17:32:49.30

さすがにHBM32もぶっこんで150以下ってことはねえだろ

**Socket774** · 2018/05/05(土) 17:47:31.12

>>897
＞GF7nmはかなり期待できるプロセスってことになるけど・・・本当かいな？w
それを言うならTSMC7nmだろ

**Socket774** · 2018/05/05(土) 18:11:47.48

DDR5なればgtx1060レベルも可能

**Socket774** · 2018/05/05(土) 18:31:30.62

規模次第かなぁ
現Vega64と同一規模なら半分になっても不思議ではないはず
（RADEON 360 → RADEONRX 460で同パフォーマンスの消費電力半減だった気がするし）

>>898
2018 Q2になってるけどいつのころの・・ってURLでは去年の1月か
150-300wってのは外しようのない予測だとは思うけど

**Socket774** · 2018/05/05(土) 18:50:44.78

>>848
5nm世代てEUV使うのにサクッと出来ないのか…

**Socket774** · 2018/05/05(土) 20:29:18.78

GFはTSMCみたいにプロセス開発を3交代24時間フルでやってるのかね

**Socket774** · 2018/05/05(土) 20:46:12.98

そいえば将来的に3D Stack SoCをと言ってたけど、HBMみたくGPUをスタックするとこは無理なんだろうか？
熱とか技術的以外にデメリットあるの？

**Socket774** · 2018/05/05(土) 21:05:34.73

CPU-GPU間は通信量が少ないからスタックする意味がなさそう
PCI-Eをx16からx8にしても性能はほとんど変わらないというし

**Socket774** · 2018/05/05(土) 21:34:18.88

>>905
その熱と技術的ハードルが克服できたとき3Dスタックの実現する日

**Socket774** · 2018/05/05(土) 21:38:01.63

>906
そりゃあバカみたいに通信負荷のデカいテクスチャデータとかは先にVRAMに放り込んであるし…
そんなんで帯域食われた日にはCPUがまともに動けなくなるし…

**Socket774** · 2018/05/05(土) 23:11:33.23

>>873
N5の電力はEETIMESでは20%となってるが他のサイトでは30%減
普通に考えて20%は無いな

https://www.semiwiki.com/forum/attachments/content/attachments/21612d1525406601-n5.png

https://community.cadence.com/cadence_blogs_8/b/breakfast-bytes/posts/tsmc-technology-symposium-2018
N5 will be the best technology in 2019 "further extending TSMC's technology leadership". Compared to N7, it is 15% faster with
the normal transistor, or up to 25% faster with a new ELVT transistor (Extremely Low Voltage Threshold). Power is reduced by 30%.
Logic density is increased by 1.8X. It is a full-fledged EUV process, not manufacturable by immersion, with 30% fewer masks than N7.
The 256Mb SRAM yield has already reached double digits (without repair), which is ahead of schedule.
Risk production for 5nm is planned in 1H 2019 primarily for HPC (and high-end mobile).

N7と比べて、通常トランジスタで15%速度向上、新ELVTトランジスタで25%速度向上、
電力は30%削減、ロジック密度は1.8倍、本格的なEUVプロセスでマスク枚数が30%少ない

**Socket774** · 2018/05/05(土) 23:44:15.29

>>905
https://pc.watch.impress.co.jp/docs/column/kaigai/1098363.html
ではCPUの上にGPU、NAND、DRAM積層するビジョンになってるね
最後のスライドでIntel、AMDの目指すビジョンが上げられてるけど
確かに熱源分散できるIntelの方が直近に近い(といっても遠いけど)気がする

**Socket774** · 2018/05/06(日) 01:00:16.47

熱は恐らく急激に“上げられなく”なるだろうと見るがな
実際似たような時期になるんちゃうやろか
差があっても2-3年だろう

なんせBGAですら未だに熱機械的負荷でぶっ壊れるんだ、EMIBの3要素系でどこまで歪みに対する耐久が出せるか疑問ではある
Siに配線層だけなら少なくとも20nmピッチ迄は確実な耐久が実証されてるから良いが

**Socket774** · 2018/05/06(日) 01:16:46.09

こういうのは全部合わせて10Wとかだろう
CPUとGPUを合計100W以上で動かしてる一般PCで使えるものではないと思う
組込みか、コストを気にせずワットパフォーマンスを要求するところに使われると思う

**Socket774** · 2018/05/06(日) 01:31:42.42

いわゆるホットスポット問題は半導体である以上避けられないし
ノートとかのモバイル向けとかPOSレジ等の組み込み機器向けやオフィスPCはこんな感じになって
ガリガリ回すゲーミング等HEDTは当然ながら構想外だろう

**Socket774** · 2018/05/06(日) 04:23:53.41

そういやNVはいつの間にかGPPをやめてたんだってな
不公正な取引で（公的機関に）訴えられるのは必至だったからなｗ

**Socket774** · 2018/05/06(日) 08:28:50.90

>>914
あれをできると思った発想者の頭がおかしいレベル。

**Socket774** · 2018/05/06(日) 09:15:39.13

ああいうのは全部革ジャンの指示でしょ

**Socket774** · 2018/05/06(日) 09:36:12.03

最近革ジャン増えてるから言い方変えてくれ

**Socket774** · 2018/05/06(日) 09:58:38.85

>>910
どちらかというとファウンドリに一歩足を踏みこんでるIntelと
ファブレスのAMDの違いがでてるだけだと思う
GFのお偉いさんは（将来的に）Intel方式になるって言ってるし
AMDもさらに長いスパンでみればIntel方式になると思う

**Socket774** · 2018/05/06(日) 10:13:54.00

　　　　　　　　　　　　　　　／, ーﾐ、　　　　　 ,　＼
　　　　　　　　　　　　　　　　 /／　　 lﾊ｛ , / ,ｒ .ｨ从ハ　ﾞi
　　　　　　　　　　　　　　〃　　　　　八{ル'ｊ/ ´　　 !　!
　　　　　　　　　　　　 /ﾉ ,{_,／　　　｀　　　ｕ　　 }　{
　　　　　　　　　　　　　　 //ｒ'ｊｒ'ﾞ　　　　　　　、 ,　　Ｖ　 !
　　　　　　　　　　　　 !7´　　　　{､　　　　　ﾞﾒ-+､( ﾐ　！　はははははっ、見たか。
　　　　　　　　　　　　　ｒぃ{ --､_　　ヽｰｧ'^ _　　　i'⌒ヽ}　,ﾞ　 7nm禅2量産の暁はインテルなぞあっという間に叩いてみせるわ！
　　　　　　　　　　　　　ぃﾞL ､＿'､　、` ／,ｒ　　 _ =-ｖ { 〈、
　　　　　　　ｒ　　　､__ノ}ｒｿ７　ヽ'='ﾞﾐ､〉（ノ_ｒ=ｩ≪, _　/〃ﾞヽ
　　　　　　　{廴＿__ｱ　{ {,〈　 `ー'ﾞ「`　ｒ_（`ー'´　ミ〉{ ｲハ
　　　　　-‐ミ‐　 _　　｀ｊハ　　　　 } 　ﾉ　￣　　 ,/ ﾘ　/　ミｔ_
__　 ´　　　　 ´ﾌ´ イ///ﾊ{　〉　 └《__　,.」　　　ｒ‐'{{！ 'ﾞ　　　≪__,,
⌒i　　　　　 '´　ノﾍ小l丿/　__　　（￣　　　　 Lｙ ,ツ7　　　いｰ≦ｘ､_
ｌ　ｊ　　　　　　　　　　ハ！ {　'⌒こー---―ｘ､　､ﾒ ´ｊハ　 !、ｖﾞｰ
_ﾝ　　　　　　　　　 {{ F ‘､　　､＿_￣￣￣　　/｀　/ /ﾘ小｀}
　　　　　　　　 || lハ丶　　　　￣｀　　　　　ｲ　トV７
こ二二　ヽ　　　　　||　　＼ヽ{　　__ｊ､_,ｒ　　ﾐ,　彡ｿｺﾉ //
　　　　　＼＼　　　ぃ　〈＼､ヽ＿＿____ノ´彡'´　,__//
　　　　　　丶ー　　`､､　ﾄ､ヽ＼`ァ,二 ,.　ィ　　ノ／／
､　　　　　　　￣＼　、ヾ､＼ └┘| {＿/　ﾆﾉ／／／　　　　／ ,

**Socket774** · 2018/05/06(日) 11:27:40.53

HBMの技術でシリコンインターポーザを採用したのは間違い
この前タイーホされたスパコン会社のｼｬｯﾁｮさんが採用している技術
「無線積層DRAM方式」にしないと積層DRAMのコストは下がらないよ

**Socket774** · 2018/05/06(日) 12:36:03.94

>>920
導入実績のない未知の技術を実装して検証するのにもコストが掛かる
「無線積層DRAM方式」も採算という概念のないタイーホされたｼｬｯﾁｮさんの会社のスパコンだから出来た事だよ

**Socket774** · 2018/05/06(日) 13:09:39.18

トランスメタの元社長さんだかが提唱してる技術ではある

**Socket774** · 2018/05/06(日) 14:26:48.42

>>920
HBMには高密度のハンダボールを介して繋ぐという決まりがあるだけ
シリコンインターポーザじゃなかろうが別に手段は問わない

**Socket774** · 2018/05/06(日) 16:49:54.35

無線送電のバス式は流石にどうかと思うので容量結合のカップリングにしようず

**Socket774** · 2018/05/06(日) 17:48:08.50

>>921
AMDは積極的に新技術を採用しないからね
基本的に他社の実績を待ってから実装する
メモコン統合とかGPU統合とかSMTとかな

**Socket774** · 2018/05/06(日) 17:49:41.96

　　　　　　　　　　　　 |;:;:_;:;:_;:;:_:;:_:;:_:;:_;:;_:;l:;_;:;:_;:;:_;:_:;:_:;:_:;:_;:_;|
　　　　　　　　　　　　　　|＿＿＿＿＿＿＿_|＿＿＿＿＿＿＿|
　　　　　　　　　　　　　　i､｀''i ;;;;:::ijj}､｀';;;;;;'"":::;;;'"　,,,,　　廴r''ﾂ r'
　　　　　　　　　　　　　 't､ ;;;､ t;; ::;;;｀;;;;;;;;;;|}:::'"::;;'"ii"　　､迄彡ﾉﾂ
　　　　　　　　　　　　　　ヽ, ;) (|;;ヽ;;､;;;;;;;;;ﾉ':::i:::;'":::';;"　　::'≡　" ﾉ　　　　　　　我　が　Ｐ　Ｃ　に
　　　　　　　　　　　　　　 'i ,;i,,､;;､､,;; ;;;;､;;;i'i},,ir')ノ,,,,,,,,___　:::ミ≡:r'i　　　　　　
　　　　　　　　　　　　　　　t ;t;;iitｰﾐｩﾃ;;､刈ｼ='r'-ﾐｭｫヲｦ　 ')'''/'|:|　　　　　　　　一　片　の　Ｉ　Ｎ　Ｔ　Ｅ　Ｌ　な　し　！　！
　　　　　　　　　　　　　　　 '',､,i'"｀￣"::::了 j''"｀￣:::::"　　 ;;ﾘ/)ﾘ/i　　　　　　　,,
.　　　　　　　　　　　　　　　　t､i'::::　　:::::::| ,'　 j""　　　　 :::ﾘ'､/ｲ'(,, ､､ -ｰ '",､　~ヽ
　　　　　　　　　　　　　　　　ヽt::::::: :::::t,,ハ　,､)　　　　;;;;:::i-ｰ'"t)）::::: ..;､-'",, "　　ヽ
　　　　　　　　　　　　　　　　　　i;t :::::::::::~'- '":"　　　了 ,i;;;;:::　 t:::;､-'"　'"　　　　 /
　　　　　　　　　　　　　 ,,, ､ - ｰt;ヽ ::::::::;;､､､:::,,,　　　;;'" /;;;;:::　,､'":::::彡
　　　　　　　　　 ,,､- ''":::::::::::::::::::t:;ヽ :::::":::::::::::::｀'　 /　, ';;;;;;;r''":::::::...
　　　　　　 ,,､-'"::::::::::::::::::::::::::::::::::t::;;ヽ ;;;:::::::::　　　 "／;;;;／::::::::::
　　　,,､- '"::::::::::::::::::::::::::::::::::::::::::::::t:::;;;ヽ　:::::::::::: 　､';;;;;r'"::::::::
.　／:::::::::::::::::::::::::::::::::::::::::::::::::::::::::::t:::;;;;;;'､;;;;;;;;;,､-';､-'":::::

**Socket774** · 2018/05/06(日) 18:10:38.48

メモコンはAMDのほうが導入早いぞ

**Socket774** · 2018/05/06(日) 18:12:45.84

寧ろ可能で有ればホイホイと新技術使ってくイメージ

**Socket774** · 2018/05/06(日) 18:31:23.27

>>925
逆だろ
新技術を積極的に採用するけど、先の予測(市場の需要、新技術の歩留まりやコスト等)が甘くて自爆が多いのがAMD

**Socket774** · 2018/05/06(日) 18:35:01.13

>>927
メモコンは業界全体で見ると、AMDがビリから二番目、Intelがビリ

**Socket774** · 2018/05/06(日) 18:50:56.28

>>926
LANがIntelだったりして

**Socket774** · 2018/05/06(日) 19:20:32.78

>>929
新しいハードの規格を策定するものの大抵失敗するパターン

今はZenとVegaで堅実にやろうとするリサ・スー氏は賢明

とにかくRyzenは

使用するメモリの枚数やランク数によってサポートする

最大メモリクロックが変化する糞仕様を何とかして欲しい

**Socket774** · 2018/05/06(日) 20:04:31.65

>>932
XMPなんていうIntelが策定した糞仕様で回そうとするから枚数やランク数でクロックが変化する
SPDなら変化しないはずだしAMDが解決しなきゃいけない事なのか？

**Socket774** · 2018/05/06(日) 20:13:12.17

>>933
昔はAMPなんて仕様を作った時代もあったんだよ
メモリの動作クロック規格としてXMPがほぼ標準になっている以上
それに対応したM/Bを提供する状態なのは仕方ない
メモリの相性問題はZen+でかなり改善されてるから
AMDが何もしてないってわけじゃないしなぁ

**Socket774** · 2018/05/06(日) 20:19:50.25

>>932
＞使用するメモリの枚数やランク数によってサポートする
＞最大メモリクロックが変化する糞仕様を何とかして欲しい
メモコンのマージンが少ないから、一番低い周波数だけサポートになるのがオチだよ
Ryzenに限った話では無く、正式対応を謳うメモリー周波数はIntelよりAMDの方が高いけど実際にオーバークロックメモリーを試してみるとIntelの方が高い周波数でも安定動作するという状況がずっつ続いている

**Socket774** · 2018/05/06(日) 20:40:20.17

>>934
XMPの仕様が公開されてるなんて聞いた事無いし、いつから業界標準になったの？

>>935
いくらOC耐性が高いっていっても所詮は製造者が安定性安全性を保証出来ない速度
安定性を保証出来るなら定格クロックに設定して出すよね

**Socket774** · 2018/05/06(日) 21:22:38.43

>>936
Intelが提唱・仕様策定してメモリベンダー側がそれに則ったメモリ作ってるから一般流通してるんだろう
公開してなきゃベンダーは保証できないし、自分は結果的に標準になったと言っただけだよ

**Socket774** · 2018/05/06(日) 21:22:54.35

メモリ周りは、本来動くはずのクロックやタイミングで正常に動かないメモリが続出して、
IntelもAMDも、BIOSでワークアラウンドしまくってる

どっちも、相性が悪いメモリを検出するとタイミングを変えたりして正常動作するようにがんばってる

**Socket774** · 2018/05/06(日) 21:46:13.49

最近のメモリはそこまでやらないといかんということだな