大雑把に言えば、トランジスタ間の間隔を詰めれば実際の回路サイズは小さくなる
と、何度も説明してるけど理解する頭がないんだよなあw

各社のFinFETプロセスに関しては半導体解析会社が各要素のサイズを調べてるけどIntelが一番小さいのは確か
http://www.eetimes.com/author.asp?section_id=36&;doc_id=1328711&page_number=4