いや同じプロセスルールのプレーナ型2D NANDでならその通りだが
3D NANDでセル部のベースプロセスルール巻き戻るうえ、ビットセル当たりのゲート自体も大きくなるから、従来NANDの括りにならんわな
実効だと試作品のサイズからして2Dでの48〜52nm級相当なんで、電子量的な耐久性は10倍近くにはなる

そんで、これは東芝の資料とも概ね合致する
https://www.toshiba.co.jp/about/ir/jp/pr/pdf/opr20161207_3.pdf

方式的にIntel/Micronの方は積層分の面積ロスが少なくて密度記録的に有利だが、耐久性は3Dで改善しづらいが、東芝やSAMSUNGの方式の場合は耐久性の改善が望める
ただSAMSUNGの方が実装的に記録速度寄り（のはずだがさほど速くない）で、東芝は耐久寄りになるが、拡大されてるゲート表面積の使い方次第なんで多少のコントロールが利くとされてる

同じプロセスルールならビットセルの分割数が1段階増えると概ね2Dで10倍前後、3Dなら2Dの半分程度（でも実効6倍程度で半分までいかないぐらいみたい）の耐久差になる傾向なんで
BiCSの場合QLC化しても、15nmの2D TLC以上、悪くて同等の耐久は期待出来る
去年の春に東芝がQLCも実用化出来るとしてたのは、ここいらへんが理由

2DでもTLCが製品として通用するなら、同等耐久の3DのQLCが製品になら無い訳がないわな