基本的に３D化で節約出来るプロセスコストは、シリコンダイの面積だけだからね。
微細化はなまじ遅れてるから、その分で相殺されてると思う。

確か3D VNAND の第一世代は50nm、現行の第二世代の32層は30nmらしいし。

まあそれに伴って、１パッケージ当たりの容量が増えるので、容量当たりのパッケ
ージングのコスト＆基板の面積や製造コストは下がるけど。

しかし、既に現行の256GB品では４パッケージ搭載＆2.5インチ筐体の半分以下
の基板面積なので、これ以上減らしてもコストダウンは見込めない上、並列度＝
性能が下がるから、恩恵は512GB以上品だろうな。