【テクノロジー】アルミ酸化膜を用いた新しい不揮発性メモリの動作メカニズムを解明[11/22]
■ このスレッドは過去ログ倉庫に格納されています
2019/11/22
https://www.nanonet.go.jp/ntj/topics_ntj/?mode=article&;article_no=4948
国立研究開発法人日本原子力研究開発機構（JAEA）と大学共同利用機関法人高エネルギー加速器研究機構（KEK）は2019年11月14日，JAEA物質科学研究センター多重自由度相関研究グループの久保田 正人研究副主幹，国立研究開発法人物質・材料研究機構（NIMS）国際ナノアーキテクトニクス研究拠点（MANA）の加藤 誠一主任研究員ら，及びKEK物質構造科学研究所の雨宮 健太教授らの研究グループが，次世代不揮発性メモリの材料として期待されるアモルファスアルミ酸化膜において，半導体メモリのまったく新しい動作メカニズムを説明する電子状態変化を世界で初めて直接観測でとらえた，と発表した．原著論文は，米国物理学協会刊行誌AIP Advancesに掲載された（注）．
コンピュータのメモリは，高速でデータのやり取りをする主記憶メモリ，データを蓄積するストレージメモリなどの階層構造を取っている．主記憶メモリにはDRAMが用いられるが，電源供給がないと記憶の保持ができないため，記憶を更新するリフレッシュ動作が必要となるので電力消費が大きい．そこで電源がなくても記憶を保持する不揮発性メモリ化が望まれ，抵抗変化メモリReRAMが次世代メモリの候補の一つとなった．ReRAMにはTaO2などの遷移金属酸化物が用いられ，2TaO2+O2-⇔Ta2O5+2e-といった化学反応による抵抗変化を利用する．しかし化学反応では副生物が生じるので，これによる信頼性低下が問題となる．
これに対し，アモルファス（非晶質）アルミ酸化物（AlOx）の酸素空孔への電子の出入りがエネルギー的に安定して行えるという理論的予想がなされた．AlOx薄膜を成長させ，2端子を設けて電圧を印加すると，高抵抗状態（HRS，オフ状態）にあるが，2.5V以上で低抵抗状態（LRS，オン状態）に変わる．電圧を低下させてもLRSは維持されるが，0VでHRSに戻って電圧2.5Vまでこれが維持されるという履歴特性が観測され，メモリ読出し動作でLRSの不揮発性が確認された．AlOxでReRAMを構成すると，TaO2 ReRAMの駆動電流～100μA，応答時間～10nsに対し，～30μA，～6nsの高速・低電力動作が観察された．AlOx ReRAMのオン・オフ比は大きく，稀少元素・有害元素を含まない低環境負荷材料で構成されている．
本研究グループは，メモリ動作原理として，AlOx-ReRAM内に存在する酸素空孔に電子が出入りすることにより，動作するというモデル（酸素空孔モデル）を提唱し，KEK放射光実験施設（フォトンファクトリー）のXAFS（X線微細構造スペクトル）測定により，モデルの検証を試みた．すると，Alの吸収スペクトルはオン状態とオフ状態とで変わらない．これに対し，Oの吸収スペクトルはオン状態で見られる540eVのピークに加え，オフ状態では532eVのピークが加わって観測された．酸素空孔に電子のないクラスタVo+2が電子のあるクラスタVo+1に変わり，Vo+1が増加して局在状態から非局在化してサブバンドを形成し，HRSからLSRSに移行したとするモデルが裏付けられた．
アモルファスアルミ酸化物は，酸素空孔に電子が出入りする可逆的な電子ポケットとして活用でき，導電性付与に不純物添加を要しないドーピングレス半導体として多様な用途への活用を期待している．
（注）Masato Kubota, Seisuke Nigo, Seiichi Kato, and Kenta Amemiya, "Direct observation of elec-tronic structure change by resistance random access memory effect in amorphous alumina", AIP Ad-vances, Vol. 9, p. 095050 (2019). Doi: 10.1063/1.5086212; Published Online: 26 September 2019
関連リンク
https://www.jaea.go.jp/02/press2019/p19111401/
https://www.kek.jp/ja/newsroom/2019/11/14/1500/ DVDみたいなピュアアルミに元素じゃなくて酸素ドーピングする
だけで酸化アルミできるのか >>10
いつ不良品製造中止になるかわかりません！！ 依頼者です>>1乙
DRAM SRAM フラッシュメモリー 問題がなければ全部これに置き換わるかもな
業界まるごとちゃぶ台返し 韓国が美味しく頂きました。
日本の機関は韓国に必ず使わせてくれるからな。 実行しなけりゃ悪さも出来ないからBIOSブートローダ割り込みベクタ周りのメモリーをマスク保護しとけばいいんじゃね >>13
昔ならなw
さすがに日本人も学習したよwww
息の根を完全に止めてやるww リン酸水溶液中などで陽極酸化をさせて作った酸化アルミの膜（アルマイト）は
ある程度強固で硬度も高いが、多孔質であるので、たとえば染料を使って染色
することで着色したり印刷などができる。
なんらかの色素などをアルマイトに入れてやれば、色素の電荷状態を変えることで
メモリや光学変色素子にできるかもしれないな。 ルビーなんかに静電気かければ抵抗が変わるんかしらねベースがメガオームオーダーで変化は微細に ReRAMはストレージに使えても、SRAM/DRAMの置き換えにはできない
書き換え回数がSLCNANDに比べて1～2桁程度すぐれているだけな。 >>21
速いのはストレージとメインメモリの間を埋めるデバイス向け
IntelのOptaneがReRAMで最終的にはそこ狙ってる 今はストレージの範疇に収まってるけど 金属アルミの表面に多孔質酸化膜を形成してその中に、
カロチノイドとかフェノールフタレインとかの色素を
閉じ込めて、外部から光を当てて励起して分極させると、
その下の細い導体とか半導体に対して静電ゲート作用を
もたらして、抵抗率が変化したりしないかな。 >>21
これまでのReRAMは書きこみ時に不純物が生成されて劣化するそれが寿命
アルミ酸化膜は不純物出来ないアクセスも6nsと高速消費電力も少ない ＞アクセスも6nsと高速消費電力も少ない
https://eetimes.jp/ee/articles/1912/11/news037.html
>SOT素子とCMOSトランジスタを混載したMTJ／CMOSハイブリッドメモリセルを初めて試作、
>動作実証に成功した。具体的には、0.35ナノ秒と極めて高速な動作性能や400℃の熱処理耐性
6nsじゃＬ３キャッシュがいいところだけど、書き込み回数がＤＲＡＭ並みになれないかぎり
ストレージ用途しかないな。
アモルファス構造の変化を使っているかぎり電子スピンを原理とするそれの耐久性に
かなうわけない。
まだメモリ素子の原理実証の試作すらしていないそれがメモリ耐久性やら性能だせないのはわかるが
そんなの製品化に繋がる要素追加したら性能が恐ろしくダウンするのが過去の流れ。 アルミ酸化膜は不純物出来ない 電子の出入りが安定して行えるので寿命が長いDRAMより高速
MRAMも普及してほしいけど全然鳴かず飛ばずよねPCが採用すれば売れる開発が進むの流れが
出来るだろうけど Taは価数変わったりして安定するのかもだけど
アモルファスアルミナの酸素欠損とか安定しなさそうなイメージ >>25
>アモルファス構造の変化を使っているかぎり電子スピンを原理とするそれの耐久性に
>かなうわけない。
「強磁性体のコバルト鉄ボロン（CoFeB）層の磁化方向を反転」って、コアメモリと同じ単なる
磁化で、アモルファス構造とか関係ないんじゃねーの？ >>28
>コアメモリと同じ単なる
コアメモリが単なるそれとか原理をまったく理解していないだろ、
それ物理位置がコアに力を加え反応させるのと
物理構造も位置も操作しないスピンとはまったく違うレベルな >>29
>コアメモリが単なるそれとか原理をまったく理解していないだろ、
>それ物理位置がコアに力を加え反応させるのと
コアメモリを知らんアホがレスしなくていいから 小さい輪っかにコイル巻いてあったけど磁化は出来るけど読み出しはどうやってたんだかな
ググりゃ出てきそうだが ResistiveとPhase Changeを勘違いしてそう。 寿命もほぼ無限でDRAMより高速ってのがすごい既存の設備で生産できるし 電源が切れている間にはリフレッシュ動作はできないのだろうから、
やはりだんだんとビットエラーが蓄積していくから、電源が再開
したときに、ECCエラーがぽろぽろと出たり、訂正できずに化けた
データがあれば、まずいことになるな。 ブランド物USBメモリーは新品で数年は保持保証してるがこれはどの程度だろうね >>33
アルミはその物質特性で集積度を上げられない、上げると電気を流すことで金属が溶け出す
微細加工でおきるエレクトロマイグレーション（英: electromigration）が最悪な素材よ。
ゆえに半導体はアルミ配線（前世紀） → 銅配線（前世代） → コバルト配線（最新）やルテニウム配線と方向転換されている。
つまり電気を流すと少ない数の原子が勝手に移動して劣化しはじめる特性がある、細かい配線になるほどそれが
無視できないってこと、これは集積度を上げる技術では最悪の原理。 アルミ酸化膜は絶縁体だからエレクトロマイグレーションとか起きないけどね ReRAMだから素子単位にごく微量は流すだろうけど
銅やコバルトの酸化膜で似たような性質があるかもしれんし
まあこれからの技術よね Building a Quantum Computer From Off-the-Shelf Parts
https://spectrum.ieee.org/tech-talk/computing/hardware/scalable-qubits-quantum-computer-news-silicon-wafer
これもシリコンカーバイト（炭化ケイ素）の結晶に欠陥を入れて
量子キュービットを作るぞという話。もちろん古典メモリにだってなるだろう。 >>39
電気ながすとアルミの特性で簡単に酸化が還元されることすらしらないの？ 電気流れるのは書き込みの時だけで、不揮発性メモリに書き込み回数の制限があるのは当たり前
の話なのに、何でわざわざ恥の上塗りしてるのやらｗｗｗ MRAMも高誘電体も書き込み制限ないしこのアモルファスも無さそう >>46
検証されていないことをできたかのように言う癖はやめとけ。
この手は実際に小規模のメモリを試作実証してなんぼ、
容量すら説明していない原理段階のはいままでいくらでもある、
実際に回路にしてみたら動かなかったとかよくあること。 一応実験室で1素子だけど動いたから完全に絵空事ってわけじゃ無いかもな
プレスリリースだとMRAMより少しだけ高速3桁省電力だってさ どんな方式であれ微細化したら電流密度上がるから書き込みで劣化するようになるんだよな >>47
既存のフラッシュメモリは絶縁層を無理矢理電子を流すために絶縁層の劣化が生じるのは確かだがMRAMは原理が異なるので半永久的に使えるよ
原理が異なることを理解しよう >>50
MRAMもキャッシュメモリの置き換え用途で速い書き込みをしようと思ったら発熱で記憶素子が有限寿命になります、ってのが一昨年の状況
対策が今の所上手くいってますが去年 >>51
確認するが
君の主張する寿命とは一度書き込みした情報が外部電力を失いリフレッシュ動作できないときに情報を失うという意味であって素子が不可逆的に使用できなくなるという意味ではないよね >>52
熱じゃなくて電流だったのとSTT-MRAM全般の問題だった すまん
https://pc.watch.impress.co.jp/docs/column/semicon/1145577.html
>STT-MRAMではデータの書き換えに必要な電流は、データの読み出しに必要な電流よりも高い。
>データの書き換えによる電流注入の繰り返しは、トンネル層の絶縁膜の劣化をもたらす。このため、データ書き換えの寿命が短くなる。 >>53
STT-MRAMはその部分的な問題があるので、解決したSOT-MRAMに置き換えになっている。
量産でSTTは採用されない可能性が高く、高性能の新しい原理で訂正せよ。
ただSOT-MRAMはより作りにくくなっている問題もあるが構造問題なので大きな問題ではない。
そもそもMRAMといっても細かく付随原理そのものがいろいろあるわけで、１つで割り切れない。
投資規模と研究予算は同じなので、もう掘り起こしすぎて掘れる技術が枯渇している従来技術の
互換品よりは恐ろしく有効である。
新しいSOT-MRAMは読み出しと書き込みを物理的構造で別のラインにした為に同じ問題はおきない。
>50の問題は微細化すると絶縁膜も微細化され絶縁能力も寿命も同時に減るという問題があり
それは集積度を下げて３D化（VNAND)して逃げているが、今後また集積度が上がれば同じ問題に
ぶちあたる。１つだけ逃げる方法があって絶縁膜を別の原理の不揮発性メモリで蓋をすることで
同じ精度で絶縁体（＝メモリ）で多値メモリという案は研究されている。
現在は超うす膜の絶縁体を高電圧で強引に電気を通電するから蓋となる膜が劣化するわけで、
その原理部分を否定すればいいだけの話だ。 英ランカスター大、DRAM並の速度かつ100分の1の消費電力で動作する不揮発性メモリ「ULTRARAM」
https://pc.watch.impress.co.jp/docs/news/1230799.html
これがうまくいくといいね。 スペクトルをオン状態すればクラスタがサブバンドを形成するのは当たり前かと >>55
しかしこの手のメモリってなかなか形にならないんだよなあ・・・
今のところNANDフラッシュ以外でPC用のストレージとしてそれなりに出たのって
Optaneの3DXPointメモリくらいじゃね？？ これじゃないけどプラ板に配線とアルミ薄膜サンドイッチしてヒューズロムみたいなの作ったとか見たような気がしたがあれも見ないな積層が容易だ安価だと言ってたような >>57
インテルが予算だけだせば、簡単に実用化するよ。
原理だけでは製品化は無理、量産技術、原料生産技術、品質管理技術やら
製品が実験台じゃなくて安定して高性能で品質よく、工場も簡単でエネルギー消費せず
素材も希少素材を使わずとか、多面的な開発もしなければならないわけ。
開発費の原価償却含む、価値にたいするコストが現行製品と同等では競争にもならない
大規模投資のバックグラウンドが必須なのでその手の研究では予算獲得で過剰に誇張する
からなかなか現実に結びつかない。
メモリなどは半導体大手が試作品つくってやっと競争に近づく程度であって、
実験室でとか理論実証とか、そんなのではかなり妄想に近い。 フラッシュメモリの記憶が数十年かけて消えていく問題は解決できてないからな
かなり使い込んだものは数年とか数ヶ月以下になる。
このメモリは勝手に消える事はなさそうなのがいいなー >>60
フラッシュメモリを消えないまたは消えにくくする方法はある、
道筋はあるがまだ可能性の問題だ。
①１つは電圧を下げる方法、②１つは書き込み時にのみ書き込みやすくする方法
③１つは書き込み時にのみコンデンサの蓋を開ける方法
④１つは記録保持字に何らかの方法で放電しにくくする方法
３はNandのコンデンサの入り口に電圧をかけるときだけ蓋が開くメモリで
不揮発性のメモリを設定することで4ビット(QLC) 5ビット6ビット記録などでは有効。
など、
夢だと切り捨ててしまえばそれまでだが、コンデンサ構造の不揮発性メモリとして
強誘電体キャパシタが、不揮発性のコンデンサ構造をもつ蓋型構造ともいえる。 >3次元構造の強誘電体キャパシター。左は試作したキャパシターの顕微鏡観察写真と断面構造図。右はヒステリシス曲線
>https://image.itmedia.co.jp/ee/articles/1708/30/mm170830_storage2.jpg
>>63
強誘電体キャパシタの現実の試作実験の例
円筒形の柱として形成しそれをコンデンサーのように扱う、基本技術も素材もDRAMのそれとほぼ同一 フラッシュメモリーも微細化で保持保証が1年な製品もあるらしいし頭打ちよね
ここらで一発革新が欲しい所 >フラッシュメモリーも微細化
すでに無理だと確定した未来だろ、
半導体は1nmプロセス製品が理論上の限界値といえる、この厚みになると
消費電力が微細化と同時に反比例で上昇し2nmの比ではないほど電力を消費してくる、つまり実現しても製品にならない、
すでに10nmを切った時点で面積が減っているのに消費電力は下がらず、
AMDの製品では製造ルールで面積は25%になるはずの実装の関係で50%にしか縮小できず、コストが下がらない結果がでている。
それらの原理は電気を使う基礎技術だから電子の流れを使う方法である限り絶縁体と導体と半導体という
構造と働きを利用し、微細加工で1nmの世界ではそれが物理的に機能しなくなる、どんな絶縁体やら構造を使っても
1nmの壁では絶縁体が絶縁という物理現象（量子トンネル効果で絶縁せず）を果たさなくなり信号と非信号が区別できず
周囲の電気が流れ込むということがおきる。従来あった微細化という信仰はすでに崩壊している。
その辺のニュースもても微細化ではなく３Ｄ化、積層化、多層化であって、逆に粗いプロセスで回避する
方向に技術は進んでいる。
ただ逃げる方向はあるが、それは電子を使わない電気という導体、半導体を使わない素子であって、
量子効果やら導波管という電子ではなく波の性質で情報処理する技術である。
5nm/3nmとか微細加工のロードマップでているが、その領域は大昔のECL（Emitter Coupled Logic）のように放熱ができず
ありえない冷却との戦いでしかない、細かくするほど発熱が指数的に増えてしまう。
省エネ技術で回避できるとかアホみたいなこというやつがいるが、状況によって使わないロジックの電源をカットする制御であり
通電時のロジックの電力が下がるわけじゃない、電源を落とせば復帰するまでに時間がかかり処理能力が低下してしまう。 >>65
Metal Pitchはやっと30nm代に入ったところだけどな。長文君には分からんかな 配線を細くしすぎたら、抵抗が高くなりすぎて必要な電流を流せなくなりそうだが。
それとも高電圧を使ってパルス波で信号をやりとりしてしのぐのだろうか。 >>67
抵抗上昇を回避するため配線材料がどんどん変わってる >>68
変えたそれが配線抵抗増えているんだけど、しらなかった？
配線金属を変更する理由は
https/ja.wikipedia.org/wiki/エレクトロマイグレーション
これぐらい学んでいないとかアホもほどほどに
https://pc.watch.impress.co.jp/docs/column/semicon/754904.html
直流信号で信号処理をしているかぎり電気を流すことで脆弱化しにくい
金属に変えないと寿命が持たないってことだよ。
原子1個単位のその劣化が最新半導体の製造ルールでは致命的な欠陥になるだけ、
TSMCがAMDのCPUでトランジスタを7nmプロセスで製造しているが配線は40nmという
荒さになっている。今の金属ではそれ以上細かくできない過去にそれらを解説する
記事が沢山でていたが何もみてないの？
上のほうで30nmとか具体値を嘘書いているやつがいるが適当なこといいすぎている。 >>69
Intel 10nmのMinimum Metal Pitchが36nmだからやっと30nm代に入ったと書いたんですがね。 >>69
>変えたそれが配線抵抗増えているんだけど、しらなかった？
>配線金属を変更する理由は
>https/ja.wikipedia.org/wiki/エレクトロマイグレーション
横だが、そこには、
エレクトロマイグレーション（英: electromigration）とは、電気伝導体の中で移動する電子と金属
原子の間で運動量の交換が行われるために、イオンが徐々に移動することにより材の形状に欠
損が生じる現象である。
最近の半導体製造プロセスでは配線素材としてアルミニウムの代わりに銅を使うようになってい
る（銅は脆いが、導電率が高いため）。
と書いてあるわけで、運動量の交換が抵抗なんだから、抵抗低いほうがエレクトロマイグレーショ
ンは起きにくい傾向にあるってことなんだが、、、
誘電体の話と勘違いしてそうだな ところが、銀はとてもマイグレーションを起こし易いので使えない。 >>72
それはイオンマイグレーション、銅も起こしやすい 超伝導状態にすれば抵抗がないのだから、
マイグレーションもおきないのじゃないの？ ■ このスレッドは過去ログ倉庫に格納されています
