米Intelのブライアン・クルザニッチCEOは1月8日（現地時間）、
米ネバダ州ラスベガスで開催している「CES 2018」の基調講演で、
49量子ビットの量子コンピューティングテストチップの設計、製造、出荷に成功したと発表した。
テストチップは「Tangle Lake」（アラスカの湖にちなむ）と名付けられた。

従来のコンピュータが、0と1のどちらかの状態を取る「ビット」を扱って計算するのに対し、
量子コンピュータは0と1の両方の状態を同時に取りうる「量子ビット」（キュービット）を用いて計算する。

　従来のコンピュータは一部の計算において、
計算したいデータ量が増えるにつれて計算に必要な時間が指数関数的（2のN乗、Nはデータ量）に増えるという問題を抱えているが、
量子コンピュータでは「量子もつれ」（エンタングル）という量子特有の現象を量子ビット同士に起こすことで、
計算に必要な時間の増え方がより緩やかになる（Nの2乗程度）という特徴を持つ。

　「製薬や金融モデル、天候予測といった現在最高のスーパーコンピュータでも数カ月から数年かかる計算問題を、
量子コンピュータは解決してくれるだろう」（クルザニッチCEO）

　このような理論的な証明がある一方で、
物理的に量子ビットを作製し動作させることが量子コンピュータの実現にとって課題の1つとなっている。

　テストチップにおける量子ビットのふるまいは超伝導によるもので、
極度に低温の状態に置くことで「量子もつれ」状態になるという。
Intelは2017年10月に、17量子ビットの超伝導テストチップを量子研究のパートナー企業であるQuTechへ出荷を始めていた。

IntelはTangle Lakeに超伝導による量子ビットを採用したが、1量子ビットの物理的なサイズが大きいため、
より多くの超伝導量子ビットを搭載するにはそれだけ体積が必要だ。
そういったスケーリング問題を考え、Intelはシリコンによる量子ビットの研究も進めているという。
シリコンで作製できれば、超伝導量子ビットに比べてはるかに小さい量子ビットを実現できる。

　「シリコン量子ビットは潜在的にはトランジスタと同等のプロセスで作製できる」（Intel）としており、
既に300mmプロセスでの製造フローを発明しているという。

　Intelバイスプレジデント兼Intel Labsのマネージングディレクターのマイク・メイベリーさんは、
「量子コンピュータが商業に関連するには100万かそれ以上の量子ビットが必要になるだろう」と述べた。

画像：49量子ビットの量子コンピューティングテストチップ「Tangle Lake」
http://image.itmedia.co.jp/news/articles/1801/10/ki_1609376_intel01.jpg

画像：左から7、17、49量子ビットのテストチップ
http://image.itmedia.co.jp/news/articles/1801/10/ki_1609376_intel02.jpg

ITmedia NEWS
http://www.itmedia.co.jp/news/articles/1801/10/news099.html