CPUアーキテクチャについて語れ 44

1過去スレ2018/06/29(金) 19:56:12.11ID:IpLVNs44

410Socket7742018/09/14(金) 17:40:00.39ID:3oApFRIk
ISAも十分関係あると思うがな
副次的あるいは間接的ではあるだろうけど

大体馬鹿食いと言われるx86にボッコボコにされた時点で前代のアレはつまり、、、

411Socket7742018/09/15(土) 02:11:25.42ID:J3rEFp7N
SPARCやMIPSのISAは100万〜1000万トランジスタで最適なマイクロアーキテクチャであるシングルスカラパイプラインの32bitプロセッサに最適化されている。その代表的なものがdisp30の分岐命令と遅延スロット。
これを32bitマイコンからスーパースカラの64bitプロセッサまで広範囲に使えるものに調整したものがRISC-V。
ARMは用途ごとに異なるISAを切り替えて使うがRISC-VはシームレスになっていてOSの対応が楽になるものの実用上差はない。

412Socket7742018/09/15(土) 04:29:50.11ID:judthqJp
100万Tr  RISCが効率的だよね
1千万Tr  VLIWが効率的だよね
1億Tr〜  RISC風CISC?CISC風RISC?が効率的だよね

413Socket7742018/09/15(土) 08:04:28.30ID:2AkpGIid
一周回ってCISCになりそう

414Socket7742018/09/15(土) 09:03:35.19ID:NCVdR3tE
動作クロックが上限に達すると1サイクルで出来ることが多いCISCが有利になる
ただしこれはシングルスレッド性能に限った話でマルチスレッド性能やワッパはまだRISC有利だと思う

415Socket7742018/09/15(土) 09:45:53.02ID:Ey3n/HQR
廃れそうなのはマルチプロセサの方か
世界を覆う不況の影〜

416Socket7742018/09/15(土) 10:40:11.78ID:Kk7gIBaG
一周回ってCISCの次はデータフローだな
ただこれを従来のCPUアーキテクチャといえるかどうかは人によるけど

417Socket7742018/09/15(土) 10:57:50.33ID:J3rEFp7N
スーパースカラの命令デコードの都合で高性能プロセッサは32bit固定長命令が必須。その上で複雑な命令は複数の命令に分割して実装しデコーダで連結して元に戻すことになる。ついでに32bitに複数の短い命令を詰め込むことも考えられる。これってRISC?CISC?VLIW?

418Socket7742018/09/15(土) 11:42:44.28ID:6EZLIfN1
>>416
Out of Order実行はデータフローみたいなものだ。

419Socket7742018/09/15(土) 20:20:16.39ID:Yl6bBjm+
いいやIA-32廃止だけは確実にしてもらう

420Socket7742018/09/15(土) 20:47:39.87ID:judthqJp
べつにIA-32廃止しなくても、
IA-32コードは高速で動く必要なし扱いにして、実装・デバッグの手間を下げるってのが
いちばん妥当では?

いまは、16bit命令とか、x87命令とかがすでにその扱いだよね
これらは高速で動く必要なしの扱いを受けてるので、レガシーアプリつかってる人は
CPUを新しくしたらパフォーマンスが落ちるとかの現象があった

CPUメーカーのドキュメントで使用を推奨しない命令に設定した後、
ほぼつかわれなくなったレガシー命令は、順序高速化の必要なし扱いにしていけばいい
将来は32bitコードもそうなるでしょう

421Socket7742018/09/15(土) 21:11:48.31ID:Yl6bBjm+
だからIA-32(CPU)の廃止であってWOW64(アプリ)の廃止とは言ってない

422Socket7742018/09/16(日) 02:28:07.18ID:mrXxh1Eq
AMDがプリフィクス増やしてIA32以上にダメなISAになってるx64を何とかしないとな。

423Socket7742018/09/16(日) 04:15:56.64ID:RtAXEQZJ
AMD64のIA-32互換系をある程度オミットすればスッキリする
足手まとい

424Socket7742018/09/16(日) 05:30:43.88ID:8kCt10Wo
>>417
>その上で複雑な命令は複数の命令に分割して実装しデコーダで連結して元に戻すことになる。

RISC-Vはマクロフィージョン前提で作られてるようだからな

命令長に関してはx86のようにデコードが複雑な可変長の命令セットは効率悪いけど
RISC-Vのようにデコードしやすい形なら固定長の命令にこだわる必要も無いと思う

425Socket7742018/09/16(日) 06:29:54.77ID:55B+w8R8
>>424
デコードしやすい可変長ってなんかおかしくね
長さ変わるから面倒だつってんのにさ

426Socket7742018/09/16(日) 06:34:39.78ID:8kCt10Wo
>>420
x86のIA-32とx86_64はARMと違って全く違う命令セットじゃないからな
例えば、32bitのオペランドでR8-R15を使わない命令は
IA-32でもx86_64とほぼ同じマシン語になる

微妙に違うところはあるけど、
x86_64はIA-32に必要な時だけREXプレフィックスを付けたものだからな
REXプレイフィックスが付く時はR8-R15レジスタを使う場合と64bitオペランドを使う場合
それ以外はほぼIA-32そのまま
だからIA-32だけを廃止するのは意味がない

ARMの場合はx86とは違い32bitのAArch32と64bitのAArch64は別物だから
富士通のA64FXのようにAArch32をサポートしない設計に意味は出てくる

427Socket7742018/09/16(日) 06:35:58.92ID:8kCt10Wo
>>425
命令の長さに規則性があって、ある一部分をみただけですぐに判断できるフォーマット
TRONチップのような考え方

428Socket7742018/09/16(日) 06:54:36.42ID:EITYCNZ2
>>425
先頭から何bitか見れば長さが分かるだけでデコードしやすい訳じゃない。オペランドごとにオペコードが散らばってたり結構汚い。

429Socket7742018/09/16(日) 06:54:51.69ID:8kCt10Wo
RISC-Vの命令長フォーマットはこんな感じ

16bit命令 xxxxxxxx xxxxxxaa  aaは11以外
32bit命令 xxxxxxxx xxxxxxxx xxxxxxxx xxxbbb11  bbbは111以外
48bit命令 xxxxxxxx xxxxxxxx xxxxxxxx xxxxxxxx xxxxxxxx xx011111
64bit命令 xxxxxxxx xxxxxxxx xxxxxxxx xxxxxxxx xxxxxxxx xxxxxxxx xxxxxxxx x0111111

430Socket7742018/09/16(日) 07:00:09.71ID:8kCt10Wo
>>428
複数の命令を同時実行するには命令の切り出しが大事だからな
だから簡単に命令の長さが判別できる必要がある
RISC-Vはそういうように設計されてる


それにRISC-Vの基本命令は
RISC-Vの命令長フォーマットはこんな感じ
このページに書かれてるようにデコードがしやすい

https://news.mynavi.jp/article/risc_v-3/
https://news.mynavi.jp/article/risc_v-3/images/001l.jpg
RISC-Vの基本命令は次の図に示す32ビットの固定長命令で、4種類の形式がある。
どの形式でもrd/rs1/rs2のレジスタ指定ビットの位置は同じでデコードがやり易い設計である。

431Socket7742018/09/16(日) 08:10:44.39ID:8kCt10Wo
RISC-Vは完全フリーの命令セットで
RISC-Vで都合がいいのは日本や中国、韓国、インドなどの
独自のCPUの命令セットのエコシステムを持ってない国だよな
特にアメリカと敵対していて
半導体技術向上に力を入れてる中国にはとても都合のいい命令セット

日本や韓国などアメリカと友好的な国ならライセンス料を払ってARMを使ってもいいが
中国の場合、もし、ARMが米国企業に買収されたら
安全保障上の理由から利用が制限される可能性があるからね

432Socket7742018/09/16(日) 09:01:00.92ID:EITYCNZ2
>>430
だから16bitと32bitを混在させることしか考えてない。
32bit命令のオペランドを拡張した48bit以上の命令は無理に作ってもほぼ別命令扱いになる。

433Socket7742018/09/16(日) 10:29:31.13ID:TkaI3ZOo
>>426
>x86のIA-32とx86_64はARMと違って全く違う命令セットじゃないからな
そこが一番の問題
x86互換CPUで中国産やロシア産含めMeltdownなんて恥ずかしい脆弱性抱えてるのはIntelだけだからな

>>422
Intelは自社存続というエゴのために脆弱性対策と称したコード汚染を拡大する汚物そのものなのだが

既存のソフトウェア資産を放棄してまで忖度しろと妄言を吐くIntelこそが消えるべき

434Socket7742018/09/16(日) 14:20:43.46ID:B9WNoYax
RISC-Vは完全フリーと言ってもある数量以上量産するとパテント料を支払う規則になっているよ
まだ量産品がないから完全フリーに思えるだけ料金が幾らかは判らないが

435Socket7742018/09/16(日) 14:58:42.15ID:55B+w8R8
>>427
うーん
判別機構が簡素に成ればコレでも良いとは思うけど、x86系よりは遥かにマシだし
ただ多倍長の時点でデコーダの額面上の幅設計だけでクッソ厄介だろ
長かろうが完全固定長に勝るもんでは無いと思う

436Socket7742018/09/16(日) 17:48:30.70ID:Z2al4btk
RISC-Vって、ARMの禿税回避できること以外に利点があるの?

437Socket7742018/09/17(月) 00:22:04.82ID:mqag4KeJ
そ、そ、そふとばんく

438Socket7742018/09/17(月) 20:05:28.07ID:VEPYkdIU
A12 biocnicが搭載してる高性能CPU Vortex(2.5Ghz)はgeekbenchの
シングルはCore i7-7700に匹敵する
クロックあたりの性能なら越えてる部分もある
MACもIntel採用止めて高性能コアベースの自社製CPUに切り替えた方が面白いわ

Appleは自社製GPUの詳細もソロソロ明かしてくんないかね
PowerVRの特許の問題があるかもしれんが・・・・・

439Socket7742018/09/17(月) 20:53:20.44ID:tqRS4QnA
2.5GHzのCPUと3.6のCPUのIPCを較べて何の意味があるんだか。

440Socket7742018/09/17(月) 22:22:36.49ID:VEPYkdIU
KabylakeのIPCも越え、シングルスレッドも3.6Ghzに匹敵するなら
MACでも使える話をしてる

441Socket7742018/09/17(月) 23:30:08.58ID:N+kUvlgq
Geekbench自体あまり信じてないし、iOSだとAppleがベンチマークソフトを検出して何かしてそうで余計信じてない

442Socket7742018/09/18(火) 00:08:54.66ID:hgE63jXU
geekbenchは3から4になった時にスコアがかなりiPhone寄りに出るようになった
追加するテスト項目次第でスコアの重み付け出来るけど意図的なものかモバイルで重要な項目を重視した結果偶々そうなったのかは不明

443Socket7742018/09/18(火) 00:53:57.28ID:Cm/3YPmM
iPhoneはOSとSoC共自社製でどこよりも最適化されてる
泥とスナドラのバラバラの組合せよかベンチで高い性能がでるのかもしれん
PS4はPCよりCPU性能貧弱でも直接ハードに叩ける分ゲーム最適化しやすいのと似た理屈

444Socket7742018/09/18(火) 01:04:13.07ID:sVd1hiHM
>>405
これか

ヤマハ、NVIDIAと協業し自律動作の農作業車/ヘリ/ボートなどを開発へ
9/13(木) 12:40

スバル、インプレッサにAIドライブコンピュータ「NVIDIA DRIVE PX 2」を搭載した自動運転プロトタイプ車
9/14(金) 5:00

いすゞ自動車がNVIDIAのプラットフォームを使って自動運転技術確立を目指す
9/16(日) 6:03

445Socket7742018/09/18(火) 12:54:20.92ID:hfi3TGOa
risc vはARMのシェアを奪うほど伸びるでしょうか?

446Socket7742018/09/18(火) 13:25:40.46ID:u6nu8QBZ
もうちょっと早く出てきてればポスト京に最適だったんだが
そこをARMに取られちゃ後は一銭も払ってくれない中華しか市場はない。

447Socket7742018/09/18(火) 18:04:13.42ID:LK0K9iuH
欧州はARM+RISC-Vアクセラレータじゃなかったっけ?

448Socket7742018/09/20(木) 14:38:38.98ID:wdeSbBNw
兆芯、“第7世代Core i5並みの性能”を実現した「開先KX-6000」の写真を初公開
ttps://pc.watch.impress.co.jp/docs/news/1143939.html

449Socket7742018/09/20(木) 16:12:23.92ID:JiWKqNUa
>>448
KX-5000 8C でi3-6100 2C4T 相当と言っていた。
KX-6000 8C はi5-7xxx 4C4T相当に向上したわけか

448からたどれるKX-5000の記事にあるけど
こういう性能でも膨大な開発リソースが費やされたようだ

>x86は1つのアーキテクチャを設計するのにおおむね30億ドル

IntelやAMDに比べたら手本があることやビジネス環境の経費の低さで
30億ドルにはならないだろうけど、それでも多額だろう

450Socket7742018/09/20(木) 16:53:03.96ID:bCXrHDvP
やっぱ今更x86互換に新規参入ってすっげぇ金かかんのね

451Socket7742018/09/20(木) 17:53:42.16ID:+cltU5y7
街中でiPhoneにマウスとキーボードを接続して使っている人を全然見かけない謎

452Socket7742018/09/20(木) 17:55:45.81ID:+cltU5y7
性能以前にHPCからモバイルデバイスまでターゲットにするとか無茶杉だろ
消費電力100Wのプロセサをスマホに載せるとか

453Socket7742018/09/20(木) 18:28:00.74ID:NbtPzeDU
あんだけの値段するならキーボード付けてディスプレイに繋げばMacにもなります
くらいな林檎フォンであってくれよ

454Socket7742018/09/20(木) 23:45:16.09ID:2mO1abz2
まあモバイルはタブレットとかノートとかが限界だろう
禁輸された時対策だろうけど逆に関税かけられたという。

>>446
ベクトル命令がなんかもめてるみたいなブログ記事読んだけど今はまとまってるのかね?
まあPostKに採用されてたら問答無用でSVE追加されてただろうけど。

455Socket7742018/09/21(金) 06:36:58.74ID:QH66OMkw
>>454
SVEは配列演算専用でベクタ長を意識する必要がないGPGPUの代替目的なんだろうけど全命令がmask指定を持つのは無駄が多いんだよね。
そこまでmaskを多用するならグローバルmaskレジスタを用意してそれを設定したら以後の命令にはすべてそのmaskが適用される仕組みにして演算命令のオペランド数を増やした方がいい。
でもお客さんの言うことなのでお客さん専用命令ということでARMとしては不本意ながらOKを出したってことだろう。

456Socket7742018/09/21(金) 10:08:23.74ID:kUHCmar1
コプロやバリエーションなどのヘテロ編成も視野に入れてるからなのでは

457Socket7742018/09/21(金) 12:45:50.85ID:6imJ/LPP
ARMじゃVNNIのようなAI用命令は無理だの云々て議論が1年前にあったっけ

458Socket7742018/09/23(日) 00:22:04.35ID:tBnidTU9
SVEがお客さん専用なら
そのうちNEON256とか……だいぶ先か。

459Socket7742018/09/24(月) 15:40:55.10ID:Kl3YxSMe
NEONは64bit演算器を2回回す前提の128bitモードから作り直さないときつい。

460Socket7742018/09/24(月) 17:08:11.66ID:jhSnWeDl
次世代京は時期が悪いとしか言えないな

SPARCは実質ディスコン、RISC-Vはまだまだ、っていう微妙な時期に作らないといけない

新着レスの表示
レスを投稿する