CPUアーキテクチャについて語れ 44

1過去スレ2018/06/29(金) 19:56:12.11ID:IpLVNs44

719Socket7742018/11/03(土) 20:23:52.17ID:YT62os/J
Btrfsは全然メモリ食わないんだけども

720Socket7742018/11/03(土) 23:21:12.89ID:R9f8Y3FN
性能でしかイノベイティブを起こせてないからな

721Socket7742018/11/04(日) 02:11:17.56ID:E07EZoaI
>>718
CPUコアに対してメモリ帯域が足りないな
DDR4 16chとか無いと

722Socket7742018/11/04(日) 02:38:46.30ID:5A1rMdCk
https://pbs.twimg.com/media/Dq44LA5UwAAAppc.jpg

A12X Bionicの性能が凄すぎる
コアを倍増すれば20W程度で9900Kとほぼ同じ性能を実現できそう

723Socket7742018/11/04(日) 02:39:13.93ID:1lX8j7v4
>>721
帯域なんてデュアル時代にはぶっちぎった筈
現存のCPUでも1コアの半分にも満たない総帯域なんてザラ
今更多少増えたところでそんなに変わらん

724Socket7742018/11/04(日) 18:43:39.03ID:eVBZIfH+
>>722
A12とA12Xのシングルスレッドはあまり変わらないのか
A12XのTwisterは2.6Ghzと若干高いくらいかなあ
Coreはターボと定格とのクロックの変化が激しいからシングル・マルチとも
比べにくいな
とはいえA12XからPCノートを越える性能があるって歌い文句も
あながち間違いではないね
GPUもXbox one S程度はあるから、IntelのiGPUより遙かに強力だし

A11のMonsoonからL3$が廃止され、L2$が強化されてる
クロックはHurricaneそれほど変わらないから
内部も改良された新コアと言ってもいいね

725Socket7742018/11/04(日) 19:14:07.08ID:NiIo2aVH
>>723
メモリバッファで32ch接続とかにすりゃ余裕

726Socket7742018/11/05(月) 15:15:34.65ID:HGEzuziJ
Hyper-Threading有効時にスレッド上の情報が盗まれる「PortSmash」 〜Intel製品のほかRyzenにも影響か
ttps://pc.watch.impress.co.jp/docs/news/1151619.html

SMTはあかんな

727Socket7742018/11/05(月) 15:18:23.18ID:Hm9An0BL
>>726
L3でCore間のデータをやり取りしてるやつが多いから取っ掛かりがあれば見える
インテルの場合はHTTがC2Dの頃からその手鉤ひっかける場所にされてるから見つかりやすい
HTTきっといたほうがいいな、マジで

728Socket7742018/11/05(月) 15:34:25.76ID:hIQF60Lk
>>727
C2DにHTTがあったとかどこの世界?
設定上は物理1コアあたり論理1コアだったけどこれとっかかりにならんだろ

729Socket7742018/11/05(月) 16:26:32.09ID:8mtG4Xcq
SMTとOoOはこのままだと脆弱性の巣になりそう

730Socket7742018/11/05(月) 17:20:40.37ID:GJXYkAAC
>>729
十分堅牢に作っとけばいい
zen系みたいにな

731Socket7742018/11/05(月) 17:35:22.43ID:98hkhECu
サイドチャネル攻撃は堅牢とかそういう話ともちょっと違うんだよな

732Socket7742018/11/05(月) 17:38:40.96ID:l754HUe1
>>731
実際有効に攻撃出来てないんだから堅牢で良いだろう
それとも何か?
「あたかもどう設計しても回避できないように印象付ける」必要でもあるのか?

733Socket7742018/11/05(月) 23:55:48.32ID:Sfxtzb0F
今回の脆弱性はざっと調べた感じだと
読み出したい内部状態が0か1かで使う命令発行ポートが変わるから
そのポートに別スレッドで命令を流し込んでプレッシャーかければ処理時間の変化で内部状態を推定できるみたいなやつ
たぶんキャッシュとかメモリシステム周りは関係してない
ソフトウェアの方でアルゴリズムを堅牢にして対策しろって話で終わる感じがする

734Socket7742018/11/06(火) 00:27:09.19ID:kn6Aw5s4
SMT上でも他のスレッドと混ざらずatomicに実行されることを保証するのを
ソフトウェア側で制御できる仕組みとか作ればいいのに

735Socket7742018/11/06(火) 01:10:31.67ID:wk7WoP6+
SMTをオフにすればいい

736Socket7742018/11/06(火) 16:29:01.84ID:cSBKb6zW
>>733
キュー分離してる上に分配の条件が不明って状態でそれやると、何処に放り込めるかわからんだろう
FP分離してる上にNSQ付いてるからP6みてーに共用パイプの重ユース突っ込むのも出来ない

737Socket7742018/11/06(火) 17:24:41.90ID:VhEyV7Ev
潜在的にタイミング攻撃に脆弱な実装はSMT上だと問題が顕在化しますよというお話

OpenSSLのDSA/ECDSA署名の実装がビットが立ってるか立ってないかで処理時間が変化する欠陥があって
その変化をSMTを使って拡大することでサイドチャネル攻撃を成立させるというのが要点

738Socket7742018/11/06(火) 20:17:13.26ID:wk7WoP6+
本来乱数・暗号なんかは、Intel SGXで作った謎空間で、Intel Digital Random Number Generatorとかで
作った乱数でやるのがいいのだろうが、Intel SGXも、Intel DRNGもあまり信頼されてないからな

信頼できる同様の実装があればいいんだけど

739Socket7742018/11/06(火) 20:43:06.44ID:a2kjumyU
SMTやなくてCGMTやFGMTなら大丈夫なん?

740Socket7742018/11/06(火) 21:25:52.80ID:e6VB2PD8
>>732
普通のセキュリティホールはやるべきチェックを怠って起きるようなものが多いが、
タイミングアタックとかのサイドチャネル攻撃は、正しく作っていればいいという事ではなく、
性能最適化とかで良いことをしたつもりでも穴になってしまうし、まあ難しい
ソフトウェアしか知らないけどハードウェアも同じ感じだろう

741Socket7742018/11/07(水) 03:46:21.55ID:fFrXSpvR
直接配信を見られないがAMDの発表がすごいことになってそうな話だな

742Socket7742018/11/07(水) 12:30:45.73ID:BrMm3DqE
>>278
>>328
https://geocities.yahoo.co.jp/

>Yahoo!ジオシティーズサービス終了のお知らせ
>2019年3月末をもちましてサービス提供を終了いたします。詳しくはこちらをご確認ください。

743Socket7742018/11/07(水) 12:57:13.44ID:ioViGot9
>>741
あの8Cの1ダイ、HPL走らせたら
5W以下で100Gflops超えそう

744Socket7742018/11/07(水) 19:29:28.97ID:ProJ/XGu
>>740
https://ja.wikipedia.org/wiki/サイドチャネル攻撃
サイドチャネルを何か勘違いしてないか?
暗号鍵を扱うシステムは不逞の輩が様々な手段で覗き見ようと狙ってくるので
ありとあらゆる事象がサイドチャネルにならないよう注意を払わなければいけないって事だぞ

Wikipediaに載ってるキャッシュ攻撃のような初歩中の初歩の手段で破られるようではお話にならない
まあ天井からぶら下がるアレも「物理的な侵入経路がある」という意味では立派なサイドチャネル攻撃なのだが・・・

745Socket7742018/11/07(水) 20:04:05.02ID:zItAEM+K
MSやLinuxがスケジューラちょっと変更して、暗号を扱うプロセス向けに、物理コア占有するAPIを作ればいいのに
そのAPIつかったプロセスは、同じコアのSMTで他のプロセスを動かせないようにして

ただしマイクロソフトの署名済みのOSのプロセスだけ例外とかやっておくと、OSが有効利用してくれるはず

746Socket7742018/11/09(金) 18:00:55.65ID:0ieZ8PYo
>>744
その注意が必要な対象が自明じゃないよねという話
http://msyksphinz.hatenablog.com/entry/2018/11/09/040000
まあどれだけ気をつけられるかではあるけど

747Socket7742018/11/09(金) 18:18:16.72ID:qjHzE5QS
Zen2はSIMDを128bitから256bitと拡張してくれたのが嬉しい
RomeのMCM構成は興味深いがやはりSiCよりSoCの方がロマンがある
Zen2でもRyzen 5以下とノート用APUはSoCでやってほしいね

あまり話題にはならんが・・・・・・・・
このゲーム機本体はどうでも良いがコイツのZen+VegaAPUはそそられる
GF14nmプロセスで作ってんだろうか

ttps://www.notebookcheck.net/Zhongshan-Subor-Z-s-custom-Ryzen-Vega-SoC-has-more-GPU-compute-power-than-the-Intel-Kaby-Lake-G-Core-i7-8809G.331872.0.html

現段階でもRavenridge以上のAPUを作ろうと思えばできんだな

748Socket7742018/11/10(土) 13:59:50.65ID:pdD6YXSQ
128bitのまま並列度を増やすのかと思った
AVX2の256bitを処理すると2倍のクロックかかるからその間別のAVXユニットが使えるようにするとか

512bit化はないと思うが256bitのまま512bit対応もありうるのかね
互換性のためだけになるけど。

749Socket7742018/11/10(土) 15:16:11.01ID:7TNLxik9
Intelでさえ持て余してるAVX512はないんじゃね

750Socket7742018/11/10(土) 15:39:27.87ID:s3II6dfA
>>748
恐らく微細化でデータパスの能力向上とバランスが取れたんだろう
512は流石にどうかと思うけど、全体として歪にならない範囲なら十分あり
14nmでやるのが無茶で有って、詰め込めれば当然放置できるゲインでは無い
要はバランスだ

ま今回の改良の裏は他にも色々有りそうだけどね

751Socket7742018/11/10(土) 17:21:51.62ID:Peygkn4Q
avx612は、phiみたいなHPC用チップ向けだろ
一般向けじゃないような

752Socket7742018/11/10(土) 17:43:36.21ID:WkvgTFuV
phiが爆死してしまったのでサーバー用のxeonにHBMくっつけたものをHPC向けに投入するらしい

753Socket7742018/11/10(土) 18:01:16.03ID:sSj3Gl+P
Zen2ではAVX/AVX2による死角は無くなったのは大きいね
AVX512は普及度合いを見極めてからでいいんでない
Zen→Zen2でIPCは10%チョイ上がるようだからSkylakeコアよりは
確実に上になる
Intelは最後の隠し弾14nmの9900kまで引き出され、
もはやタコ足配線限界のIcelake出すまでどうにもならんな
当初の10nmポシャってプロセスじゃA12/A12XやKirin980と
スマホ・タブのSoCに負ける始末
RomeはI/OチップにL4$がどの程度積んでメモリのレイテンシを
減らせるのか見ものだね

754Socket7742018/11/11(日) 00:16:18.95ID:VSFna9a+
>>753
まだヒートスプレッダ廃止とダイ研磨、スペクター緩和が残ってる

来年はCoffee Lake-R2でイケる!

755Socket7742018/11/11(日) 07:45:32.28ID:HnqbKoZ/
XeonにHBMくっつけるならそれはそれで結構革命だと思うけど
EMIBでつけるのかIF新規実装で直でつけるのか

756Socket7742018/11/11(日) 07:51:19.01ID:HnqbKoZ/
Zen2もあの真ん中の14nmのIOチップをHBM仕様に改良したら
そのままHBMの64コアEPYC・TRができちゃうのな

757Socket7742018/11/11(日) 08:27:11.00ID:Q/YZXT4S
載せるスペースある?

758Socket7742018/11/11(日) 09:40:34.37ID:fCqYybZ4
いよいよコンシューマ向けにも変化が現れ始めたな
いいぞAMDもっとやれ

759Socket7742018/11/11(日) 13:41:23.73ID:O6joboY2
>>757
IBM「スペースは、あるかどうかではなく作るもの」
http://www.cpu-world.com/forum/files/group_mcm_136.jpg

760Socket7742018/11/11(日) 15:41:05.29ID:1MWk8FT/
>>759
あたまおかしなるで

761Socket7742018/11/11(日) 15:46:26.88ID:Ru4XFrkq
チップが山盛りに乗ってるやつってCPUがたくさん載ってるんじゃなくてこれ全部で一つのCPUなんだよね

762Socket7742018/11/11(日) 16:12:38.09ID:O6joboY2
>759の
上段中央は12コア、20コア用パッケージで
L2キャッシュは別ダイだけど1コアは1ダイ。
その左とかの碁盤の目のようなパッケージの1ダイはCPUコアの一部

763Socket7742018/11/12(月) 22:42:28.42ID:l90I1rth
ひょっとしてGPUとDRAMコントローラとインターコネクトと合わせたダイを作って
8コアのCCX入ったダイをあわせてAPUなんて事にはならんよね?
手軽に作れそうだがコンシューマ向けにはコスト上がりそうだし。

764Socket7742018/11/12(月) 22:54:16.72ID:KxOlwPvK
普通に考えたらI/O、CPU、GPUの3チップ構成か
I/OチップとCPU+GPUの二種構成だと思う
なぜなら7nmでアナログ回路作るのが大変という理由だから

765Socket7742018/11/12(月) 23:31:43.72ID:OdgRLvX6
どのみち3.3Vや5VのI/Oは内蔵できないんだから
今まで通りワンチップ+PHYだろ

766Socket7742018/11/13(火) 00:13:21.01ID:Le+cPfwr
>>765
少なくともVegaとA64FXにはPCIe3.0が実装されてる

767Socket7742018/11/13(火) 02:55:37.80ID:v8geTbWV
時期APUのRyzen 3xxxシリーズは、GF 12nmシングルダイとかになるんじゃないの?

768Socket7742018/11/13(火) 08:36:48.62ID:FuQ2Hkns
top500の季節

769Socket7742018/11/13(火) 21:06:11.87ID:ZgkkFeqb
米国のスパコンが第52回TOP500ランキングでワンツーフィニッシュ - PC Watch
https://pc.watch.impress.co.jp/docs/news/1153151.html

新着レスの表示
レスを投稿する